KR101630332B1 - 구동회로 칩 및 이를 포함하는 표시 장치 - Google Patents

구동회로 칩 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR101630332B1
KR101630332B1 KR1020090128810A KR20090128810A KR101630332B1 KR 101630332 B1 KR101630332 B1 KR 101630332B1 KR 1020090128810 A KR1020090128810 A KR 1020090128810A KR 20090128810 A KR20090128810 A KR 20090128810A KR 101630332 B1 KR101630332 B1 KR 101630332B1
Authority
KR
South Korea
Prior art keywords
input end
bump
bumps
circuit chip
driving circuit
Prior art date
Application number
KR1020090128810A
Other languages
English (en)
Other versions
KR20110072043A (ko
Inventor
김병희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090128810A priority Critical patent/KR101630332B1/ko
Publication of KR20110072043A publication Critical patent/KR20110072043A/ko
Application granted granted Critical
Publication of KR101630332B1 publication Critical patent/KR101630332B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시 장치의 휘도 불균일을 방지하여 신뢰성을 향상시킬 수 있는 구동회로 칩 및 이를 포함하는 표시 장치에 관한 것으로, 표시 장치는 표시 영역과 비표시 영역으로 정의되는 표시 패널 및 상기 비표시 영역에 COG 방식으로 실장되어 상기 표시 패널을 구동하는 구동회로 칩을 포함하고, 상기 구동회로 칩은 본체 배면의 장변 일측에 일렬로 이격되어 형성되는 다수개의 제 1 입력단 범프와, 상기 제 1 입력단 범프와 X축 방향으로 동일 선상에 이격되어 형성되고, Y축 방향으로 일렬로 이격되어 형성되는 다수개의 제 2 입력단 범프를 포함하는 입력단 범프 및 상기 본체 배면의 장변 타측에 일렬로 이격되어 형성되는 출력단 범프를 포함하는 것을 특징으로 한다.
구동회로 칩, COG, 범프, 저항, 면적

Description

구동회로 칩 및 이를 포함하는 표시 장치 {DRIVING CIRCUIT CHIP AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 구동회로 칩 및 이를 포함하는 표시 장치에 관한 것으로, 특히 표시 장치의 휘도 불균일을 방지하여 신뢰성을 향상시킬 수 있는 구동회로 칩 및 이를 포함하는 표시 장치에 관한 것이다.
최근 들어, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시 장치들이 개발되고 있다. 이러한 표시 장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 전계발광소자를 이용하는 EL발광표시장치(Electro-luminescence Display Device) 등이 있다.
상술한 표시 장치는 표시 패널과, 표시 패널을 구동하기 위한 구동부를 구비한다. 표시 패널은 화상이 표시되는 표시 영역과 구동부들이 실장되는 비표시 영역으로 나뉘어지며, 표시 영역에 m x n개의 셀이 매트릭스 타입으로 배치되는 표시 장치는 m개의 데이터 라인과 n개의 게이트 라인들이 수직교차된다.
그 교차부마다 형성된 셀을 구동하여 표시 패널에 화상을 표시하기 위하여 구동회로가 비표시 영역에 전기적으로 연결되고, 비표시 영역의 배선을 통해 표시 신호와 전압이 표시 영역으로 공급된다. 고해상도를 위한 픽셀 수가 증가하는 표시 장치의 구동회로 실장방법이 극미세피치 접속, 실장평가의 용이성, 수리가능성, 높은 신뢰도, 저가격화 등이 요구되는 가운데 기존의 실장 방법인 탭 방식에서 COG(Chip On Glass) 방식이 제안되었다.
COG 방식은 구동회로 칩을 뒤집어 구동회로 칩의 입력 또는 출력 단자(이하 '범프'라 한다)를 표시 패널을 구성하는 기판에 직접 실장하는 방법으로 극미세피치 접속, 실장평가의 용이성, 수리가능성, 높은 신뢰도, 저가격화가 가능한 차세대 실장기술이다. 구동회로 칩이 COG 방식으로 안정적인 접속을 유지할 수 있도록 하기 위해서는 범프 면적을 최대화시키고 또한 극미세간격을 갖는 접속 범프간의 절연특성이 보장되어야만 한다.
그런데, 표시 장치가 소형화될수록 구동회로 칩이 소형화되어 범프의 면적이 줄어들거나 범프의 개수가 줄어든다. 특히, 입력단 범프는 출력단 범프에 비해 상대적으로 크기가 커서 일렬로 배열되는데, 범프의 면적이나 개수를 줄이면서 COG 방식으로 실장된 구동회로 칩의 범프의 접촉 저항이 증가한다.
증가되는 저항은 구동회로 칩을 구성하는 회로에서의 내부 소모 전류로 인해 전압 강하(IR drop)의 원인이 된다. 결국 COG 본딩시 저항 증가로 인한 전압 강하 현상은 표시 장치의 휘도 불균일을 초래하고 표시 장치의 신뢰성을 감소시킨다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 표시 장치의 휘도 불균일을 방지하여 신뢰성을 향상시킬 수 있는 구동회로 칩 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명에 따른 구동회로 칩은 본체 배면의 장변 일측에 일렬로 이격되어 형성되는 다수개의 제 1 입력단 범프와, 상기 제 1 입력단 범프와 X축 방향으로 동일 선상에 이격되어 형성되고, Y축 방향으로 일렬로 이격되어 형성되는 다수개의 제 2 입력단 범프를 포함하는 입력단 범프 및 상기 본체 배면의 장변 타측에 일렬로 이격되어 형성되는 출력단 범프를 포함한다.
본 발명에 따른 표시 장치는 표시 영역과 비표시 영역으로 정의되는 표시 패널 및 상기 비표시 영역에 COG 방식으로 실장되어 상기 표시 패널을 구동하는 구동회로 칩을 포함하고, 상기 구동회로 칩은 본체 배면의 장변 일측에 일렬로 이격되어 형성되는 다수개의 제 1 입력단 범프와, 상기 제 1 입력단 범프와 X축 방향으로 동일 선상에 이격되어 형성되고, Y축 방향으로 일렬로 이격되어 형성되는 다수개의 제 2 입력단 범프를 포함하는 입력단 범프 및 상기 본체 배면의 장변 타측에 일렬로 이격되어 형성되는 출력단 범프를 포함한다.
상기 입력단 범프는 2열로 배열된다.
상기 제 1 입력단 범프와 상기 제 2 입력단 범프는 상기 본체 내에서 전기적 으로 연결된다.
상기 제 1 입력단 범프와 상기 제 2 입력단 범프는 동일 형태로 형성된다.
상기 제 2 입력단 범프는 Y축 방향으로 비연속적으로 형성된다.
상기 비표시 영역의 상기 표시 패널 상에는 상기 제 1 입력단 범프와 대응하여 형성되는 제 1 패드와, 상기 제 2 입력단 범프와 대응하여 형성되는 제 2 패드 및 상기 출력단 범프와 대응하는 출력단 패드가 형성된다.
상기 제 1 패드와 상기 제 2 패드는 전기적으로 연결되나, 노출된 부분이 서로 이격되어 형성된다.
상기 제 1 패드와 상기 제 1 입력단 범프는 투명 전극 및 이방성 도전필름을 통해 전기적으로 연결되고, 상기 제 2 패드와 상기 제 2 입력단 범프는 상기 투명 전극 및 상기 이방성 도전필름을 통해 전기적으로 연결되고, 상기 출력단 패드와 상기 출력단 범프는 상기 투명 전극 및 상기 이방성 도전필름을 통해 전기적으로 연결된다.
본 발명에 따른 구동회로 칩 및 이를 포함하는 표시 장치는 구동회로 칩의 입력단 범프의 면적을 넓혀 COG 본딩시 저항이 증가되는 것을 방지한다.
아울러, 저항 증가에 따른 전압 강하 현상을 방지하여 휘도 불균일을 방지하므로 표시 장치의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 입력단 범프를 2단으로 형성함으로써 입력단 범프의 면적을 2배로 늘릴 수 있어 콘택 저항은 향상시킴과 동시에 구동회로 칩의 전체 크기는 줄 일 수 있으므로 생산 비용을 저하시킬 수 있다.
이하, 첨부된 도면을 통해 본 발명에 따른 구동회로 칩 및 이를 포함하는 표시 장치를 구체적으로 살펴보면 다음과 같다.
도 1 및 2를 참조하면, 본 발명에 따른 표시 장치는 표시 영역과 비표시 영역으로 정의되는 표시 패널(110)과, 표시 패널을 구동하기 위한 구동회로 칩(120)을 포함한다. 표시 패널(110)은 액정 표시 패널, 플라즈마 디스플레이 패널, FET 표시 패널, 유기전계 발광 표시 패널 등 다양한 표시 패널이 될 수 있다.
표시 패널(110)은 하판(112)과 상판(114)이 공간을 두고 대향하여 합착된 구조로, 표시 패널(110)의 표시 영역에는 게이트 라인(GL)과 데이터 라인(DL)이 매트릭스 형태로 배열되어 다수개의 서브 픽셀을 정의하고, 각 서브 픽셀이 구동되어 화상을 표시한다.
게이트 라인(GL)과 데이터 라인(DL)의 수직 교차부마다 각 서브 픽셀을 구동하는 트랜지스터(TFT)가 형성되어 각 게이트 라인(GL)의 스캔 신호에 따라 박막 트랜지스터(TFT)가 턴온되어 데이터 라인(DL)의 데이터 신호를 각 서브 픽셀에 인가하여 화상을 표시하게 된다. 다수의 게이트 라인(GL) 및 데이터 라인(DL)은 구동회로 칩(120)을 통해 스캔 신호 및 데이터 신호 등 표시 신호 및 전압을 공급받는다.
표시 패널(110)의 비표시 영역은 표시 영역의 게이트 라인 및 데이터 라인에 표시 신호 및 전압을 공급하기 위한 구동회로 칩(120)이 실장되는 영역이다. 비표 시 영역에는 외부 구동부와 구동회로 칩(120)의 입력단을 전기적으로 연결하기 위한 입력단 배선(132) 및 입력단 패드(134; 134a, 134b) 다수개와, 구동회로 칩(120)의 출력단과 표시 영역의 서브 픽셀들을 전기적으로 연결하기 위한 출력단 배선(136) 및 출력단 패드(138)가 다수개씩 형성된다.
입력단 패드(134)는 제 1 패드(134a)와 제 2 패드(134b)를 다수개씩 포함한다. 다수개의 제 1 패드(134a)는 입력단 배선(132)에 전기적으로 연결되어 하판(112)의 일측 가장자리에 일렬로 배열된다. 제 2 패드(134b)는 제 1 패드(134a)와 전기적으로 연결되나, 노출된 부분이 서로 이격되도록 X축 방향으로 일렬로 형성된다.
즉 제 2 패드(134b)는 제 1 패드(134a)와 전기적으로 연결되나, 노출된 부분이 서로 이격되어 X축 방향으로 동일 선상에 형성되고, Y축 방향으로 이격되어 일렬로 다수개가 형성된다. 도면에는 도시되지 않았으나, 제 2 패드(134b)는 제 1 패드(134a)와 동일한 개수로 형성될 수 있다.
구동회로 칩(120)은 표시 패널(110)의 비표시 영역에 COG 방식으로 실장되어 표시 패널(110)의 구동에 필요한 다양한 신호를 공급한다. 도면에서는 구동회로 칩(120)이 1개 형성되어 있으나 구동회로 칩(120)의 개수가 이에 한정되는 것은 아니다. 또한, 도면에서는 구동회로 칩(120)이 표시 패널(110)의 단변에 형성되어 있는 것으로 도시되어 있으나 이에 한정되는 것은 아니고 비표시 영역으로 정의된 영역이면 장변에도 형성될 수 있다.
도 3a 및 도 3b를 참조하면, 구동회로 칩(120. 220)은 본체(128, 228)와 본 체(128, 228)의 배면에 형성된 제 1 입력단 범프(122, 222), 제 2 입력단 범프(124, 224) 및 출력단 범프(126, 226)를 다수개씩 포함한다. 구동회로 칩(120, 220)은 다수개의 더미 범프(미도시)를 더 포함할 수 있다.
제 1 입력단 범프(122, 222) 및 제 2 입력단 범프(124, 224)는 외부 구동부(미도시)로부터의 각종 신호 및 전압을 공급받아 구동회로 칩(120, 220)의 본체(128, 228)에 내장된 회로들에 공급한다. 제 1 입력단 범프(122, 222) 및 제 2 입력단 범프(124, 224)는 본체(128, 228) 내부에서 전기적으로 연결되어 동일한 신호를 공급받는다.
즉 제 1 입력단 범프(122, 222) 및 제 2 입력단 범프(124, 224)는 동일 기능을 하는 범프가 2단 또는 2열로 구동회로 칩(120, 220)의 배면에 형성된 것이다. 제 1 입력단 범프(122, 222) 및 제 2 입력단 범프(124, 224)는 표시 패널(110)의 가장자리에 형성되어 외부 구동부와 전기적으로 연결되는 범프들을 정의한 것으로 신호를 입력하는 기능에 한정되는 것은 아니고 구동회로 칩(120, 220)으로부터의 신호 출력에도 이용될 수 있다.
다수개의 제 1 입력단 범프(122, 222)는 구동회로 칩(120, 220)의 장변 일측 가장자리에 Y축 방향으로 이격되어 일렬로 배열되도록 형성된다. 다수개의 제 2 입력단 범프(124, 224)는 제 1 입력단 범프(122, 222)와 절연되도록 X축 방향으로 거리(d)만큼 이격되어 형성되고, Y축 방향으로 이격되어 일렬로 배열되도록 형성된다.
다수개의 제 2 입력단 범프(124)는 Y축 방향으로 일렬로 배열됨에 있어서 도 3a에 도시된 바와 같이 비연속적일 수 있다. 또는 도 3b와 같이 제 2 입력단 범프(224)는 Y축 방향으로 일렬로 배열됨에 있어서 제 1 입력단 범프(222)의 개수와 동일할 수 있다. 제 2 입력단 범프(124)는 전압을 입력 또는 출력하는 제 1 입력단 범프(122)의 측면에 형성되는 것이 바람직하다.
제 1 입력단 범프(122, 222)와 제 2 입력단 범프(124, 224)는 동일 형태로 형성된다. 제 1 입력단 범프(122, 222) 및 제 2 입력단 범프(124, 224)는 동일 재료로 형성될 수 있다. 다수개의 출력단 범프(126, 226)는 구동회로 칩(120, 220)의 타변 일측 가장자리에 형성된다. 다수개의 출력단 범프(126, 226)는 제 1 입력단 범프(122, 222) 또는 제 2 입력단 범프(124, 224)와 동일 재료로 형성될 수 있다.
도 4를 참조하면, 상술한 구동회로 칩(120)은 표시 패널(110)의 하판(112)의 비표시 영역에 형성된 제 1 패드(134a), 제 2 패드(134b) 및 출력단 패드(138) 상의 투명 전극(117) 및 이방성 도전 필름(ACF; anisotropic conductive film, 150)을 통해 전기적으로 연결된다.
제 1 패드(134a), 제 2 패드(134b) 및 출력단 패드(138)는 절연막(116)에 의해 보호되고 일부만 노출되며, 노출된 제 1 패드(134a), 제 2 패드(134b) 및 출력단 패드(138) 상에 전도성을 가지는 투명 전극(117)이 형성된다. 투명 전극(117)은 하판(112)에 형성된 패드의 개수에 대응되는 개수가 형성된다.
투명 전극(117)을 포함하여 구동회로 칩(120)이 실장될 영역에 부착되는 이방성 도전 필름(150)의 내부에는 다수개의 도전볼(152)이 분포되어 있다. 이방성 도전 필름(150)을 열압착 공정으로 부착할 시 도전볼(152)의 깨짐에 의해 제 1 패드(134a)와 제 1 입력단 범프(122), 제 2 패드(134b)와 제 2 입력단 범프(124) 및 출력단 패드(138)와 출력단 범프(126)가 전기적으로 연결된다.
따라서, 제 1 패드(134a) 또는 제 2 패드(134b)로부터의 신호는 제 1 패드(134a) 및 제 2 패드(134b)와 전기적으로 연결되는 투명 전극(117) 및 투명 전극(117)과 접촉되는 도전볼(152)을 통해 제 1 입력단 범프(122) 및 제 2 입력단 범프(124)로 공급된다. 출력단 패드(138)의 신호는 출력단 패드(138)와 전기적으로 연결되는 도전볼(152) 및 도전볼(152)와 접촉되는 투명전극(117)을 통해 출력단 범프(126)로 공급된다.
이때, 본 발명의 구동회로 칩(120)은 입력단에 2단으로 형성된 제 1 입력단 범프(122) 및 제 2 입력단 범프(124)를 형성함으로써 범프의 개수가 줄더라도 범프의 면적을 증가시킬 수 있다. 따라서, COG 방식으로 실장된 구동회로 칩(120)의 입력단 범프(122, 124)의 접촉 저항을 감소시켜 구동회로 칩(120)을 구성하는 회로에서의 내부 소모 전류로 인한 전압 강하를 방지할 수 있다. 결국 본 발명은 전압 강하를 방지하여 표시 장치의 휘도 불균일을 방지하고 표시 장치의 신뢰성을 향상시킬 수 있다.
한편, 도 5a에 도시된 바와 범프(22)의 면적을 늘리기 위해 범프(22)의 길이만을 연장 형성한 경우 구동회로 칩 본딩시 이방성 도전필름(50)이 플로우 되는 패스(Path)가 형성되지 않고 수지로 인한 탄력이 발생하여 도전볼이 범프(22)와 접촉되는 것을 제한하는 콘택 미흡 영역(C)이 발생되어 콘택 저항이 증가된다.
그러나, 본 발명의 구동회로 칩(120)은 도 5b에 도시된 바와 같이 제 1 입력단 범프(122) 및 제 2 입력단 범프(124)가 서로 이격되어 형성되므로 본딩시 화살표 방향으로 이방성 도전필름(150)이 플로우되는 패드가 형성되어 수지로 인한 탄력이 발생되지 않아 콘택 저항을 감소시킬 수 있다.
따라서, 본 발명은 입력단 범프를 2단으로 형성함으로써 입력단 범프의 면적을 2배로 늘릴 수 있어 콘택 저항은 향상시킴과 동시에 구동회로 칩의 전체 크기는 줄일 수 있으므로 생산 비용을 저하시킬 수 있다.
한편, 하판(112)의 비표시 영역에 형성되는 입력단 패드(134a, 134b)는 구동회로 칩(120)의 입력단 범프(122, 124)와 대응하도록 형성된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 표시 장치의 표시 패널을 설명하기 위한 도면이다.
도 3a 및 도 3b는 도 1에 도시된 표시 장치의 구동회로 칩의 실시예를 설명하기 위한 배면도이다.
도 4는 도 1에 도시된 표시 장치를 Ⅰ-Ⅰ'로 자른 단면도이다.
도 5a 및 도 5b는 본 발명에 따른 구동회로 칩의 입력단 범프 및 출력단 패드의 형태에 따른 효과를 설명하기 위한 도면이다.
<< 도면의 주요 부분에 대한 부호의 설명 >>
110: 표시 패널 120, 220: 구동회로 침
122, 222: 제 1 입력단 범프 124, 224: 제 2 입력단 범프
126, 226: 출력단 범프 134: 입력단 패드
134a: 제1 패드 134b: 제 2 패드
138: 출력단 패드 150: 이방성 도전필름

Claims (10)

  1. 단변 방향이 X축, 장변 방향이 Y축인 본체 배면의 장변 일측에 상기 Y축 방향으로 일렬로 이격되어 구비되는 다수개의 제 1 입력단 범프와, 상기 제 1 입력단 범프와 상기 X축 방향으로 평행하게 이격되어 상기 Y축 방향으로 일렬로 구비되는 다수개의 제 2 입력단 범프를 포함하는 입력단 범프; 및,
    상기 본체 배면의 장변 타측에 상기 Y축 방향으로 일렬로 이격되어 구비되는 출력단 범프를 포함하고,
    상기 각 제 1 입력단 범프는 상기 각 제1 입력단 범프로부터 상기 X축 방향으로 이격되어 있는 상기 각 제 2 입력단 범프와 상기 본체 내에서 전기적으로 연결되는 구동회로 칩.
  2. 제 1 항에 있어서, 상기 입력단 범프는 2열로 배열되는 것을 특징으로 하는 구동회로 칩.
  3. 삭제
  4. 제 1 항에 있어서, 상기 제 1 입력단 범프와 상기 제 2 입력단 범프는 동일 형태로 형성되는 것을 특징으로 하는 구동회로 칩.
  5. 제 1 항에 있어서, 상기 제 2 입력단 범프는 Y축 방향으로 비연속적으로 형성되는 것을 특징으로 하는 구동회로 칩.
  6. 표시 영역과 비표시 영역으로 정의되는 표시 패널; 및
    상기 비표시 영역에 COG 방식으로 실장되어 상기 표시 패널을 구동하는 구동회로 칩을 포함하고,
    상기 구동회로 칩은,
    단변 방향이 X축, 장변 방향이 Y축인 본체 배면의 장변 일측에 상기 Y축 방향으로 일렬로 이격되어 구비되는 다수개의 제 1 입력단 범프와, 상기 각 제 1 입력단 범프와 상기 X축 방향으로 평행하게 이격되어 상기 Y축 방향으로 일렬로 구비되는 다수개의 제 2 입력단 범프를 포함하는 입력단 범프 및,
    상기 본체 배면의 장변 타측에 상기 Y축 방향으로 일렬로 이격되어 형성되는 출력단 범프를 포함하고,
    상기 각 제 1 입력단 범프는 상기 각 제1 입력단 범프로부터 상기 X축 방향으로 이격되어 있는 상기 각 제 2 입력단 범프와 상기 본체 내에서 전기적으로 연결되는 표시 장치.
  7. 제 6 항에 있어서, 상기 비표시 영역의 상기 표시 패널 상에는 상기 제 1 입력단 범프와 대응하여 형성되는 제 1 패드와,
    상기 제 2 입력단 범프와 대응하여 형성되는 제 2 패드 및
    상기 출력단 범프와 대응하여 형성되는 출력단 패드가 형성되는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서, 상기 제 1 패드와 상기 제 2 패드는 전기적으로 연결되나, 노출된 부분이 서로 이격되어 형성되는 것을 특징으로 하는 표시 장치.
  9. 제 7 항에 있어서, 상기 제 1 패드와 상기 제 1 입력단 범프는 투명 전극 및 이방성 도전필름을 통해 전기적으로 연결되고,
    상기 제 2 패드와 상기 제 2 입력단 범프는 상기 투명 전극 및 상기 이방성 도전필름을 통해 전기적으로 연결되고,
    상기 출력단 패드와 상기 출력단 범프는 상기 투명 전극 및 상기 이방성 도전필름을 통해 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  10. 제 6 항에 있어서, 상기 제 2 입력단 범프는 상기 Y축 방향으로 비연속적으로 형성되는 것을 특징으로 하는 표시 장치.
KR1020090128810A 2009-12-22 2009-12-22 구동회로 칩 및 이를 포함하는 표시 장치 KR101630332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128810A KR101630332B1 (ko) 2009-12-22 2009-12-22 구동회로 칩 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128810A KR101630332B1 (ko) 2009-12-22 2009-12-22 구동회로 칩 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20110072043A KR20110072043A (ko) 2011-06-29
KR101630332B1 true KR101630332B1 (ko) 2016-06-14

Family

ID=44403019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128810A KR101630332B1 (ko) 2009-12-22 2009-12-22 구동회로 칩 및 이를 포함하는 표시 장치

Country Status (1)

Country Link
KR (1) KR101630332B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
KR20180027693A (ko) 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099310A (ja) 2003-09-24 2005-04-14 Seiko Epson Corp 実装構造体、ｉｃ、電気光学装置および電子機器
JP2005309018A (ja) 2004-04-20 2005-11-04 Sharp Corp 電子部品、表示駆動用ドライバおよび表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000455B1 (ko) * 2004-01-15 2010-12-13 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR20060112521A (ko) * 2005-04-27 2006-11-01 한국과학기술원 접속 범프와 기판도전막 패턴 간의 안정적인 접촉저항을갖는 액정구동회로 칩 접속 범프 구조 설계 및 이방성 전도접착제를 사용한 칩온글라스/칩온플렉스 접속 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099310A (ja) 2003-09-24 2005-04-14 Seiko Epson Corp 実装構造体、ｉｃ、電気光学装置および電子機器
JP2005309018A (ja) 2004-04-20 2005-11-04 Sharp Corp 電子部品、表示駆動用ドライバおよび表示装置

Also Published As

Publication number Publication date
KR20110072043A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
US11116079B2 (en) High resolution display device
US10617005B2 (en) Display device
KR101736930B1 (ko) 플렉서블 유기발광 디스플레이 장치
CN106531765B (zh) 显示设备
KR102569967B1 (ko) 인쇄회로기판 및 이를 포함하는 표시 장치
US7936432B2 (en) Display device
US11393851B2 (en) Display device having a plurality of pad terminals including connection pad terminals and dummy pad terminals
KR102567483B1 (ko) 표시 장치
KR102535209B1 (ko) 인쇄회로기판 패키지 및 이를 포함하는 표시 장치
KR101630332B1 (ko) 구동회로 칩 및 이를 포함하는 표시 장치
KR20100070270A (ko) 표시 장치
KR20060103652A (ko) 액정 표시 장치
KR101356340B1 (ko) 평판표시장치
CN114361135A (zh) 阵列基板、显示面板及显示装置
KR100690578B1 (ko) 디스플레이장치
CN219876761U (zh) 显示装置
CN115249717B (zh) Tft基板、显示模组及电子设备
US20240055562A1 (en) Display device
US20240119900A1 (en) Display device
US20230225178A1 (en) Display device
US20240164164A1 (en) Display device
US20230268350A1 (en) Display device
US20230033341A1 (en) Display device
KR20080000369A (ko) 액정 디스플레이 장치용 패드 및 액정 디스플레이 장치
CN116469894A (zh) Tft基板、显示模组及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4