KR102535557B1 - 표시 장치 및 전자 디바이스 - Google Patents

표시 장치 및 전자 디바이스 Download PDF

Info

Publication number
KR102535557B1
KR102535557B1 KR1020160027270A KR20160027270A KR102535557B1 KR 102535557 B1 KR102535557 B1 KR 102535557B1 KR 1020160027270 A KR1020160027270 A KR 1020160027270A KR 20160027270 A KR20160027270 A KR 20160027270A KR 102535557 B1 KR102535557 B1 KR 102535557B1
Authority
KR
South Korea
Prior art keywords
row
conductive
conductive balls
ball group
integrated circuit
Prior art date
Application number
KR1020160027270A
Other languages
English (en)
Other versions
KR20170104716A (ko
Inventor
최석호
김으뜸
김준삼
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160027270A priority Critical patent/KR102535557B1/ko
Priority to US15/440,329 priority patent/US10488720B2/en
Publication of KR20170104716A publication Critical patent/KR20170104716A/ko
Priority to US16/657,613 priority patent/US11226522B2/en
Application granted granted Critical
Publication of KR102535557B1 publication Critical patent/KR102535557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 표시 장치는 표시 패널, 구동 집적 회로, 및 이방성 도전 필름을 포함한다. 상기 표시 패널은 표시 영역 및 상기 표시 영역과 인접한 비표시 영역으로 구분되고, 상부 기판 및 하부 기판을 포함한다. 상기 구동 집적 회로는 평면상에서 상기 비표시 영역에 중첩하고, 상기 하부 기판에 실장된다. 상기 이방성 도전 필름은 상기 하부 기판 및 상기 구동 집적 회로를 부착시킨다. 상기 이방성 도전 필름은 제1 도전볼 그룹을 포함한다. 상기 제1 도전볼 그룹의 도전볼들은 상기 표시 영역에 가까워질수록 큰 지름을 갖는다.

Description

표시 장치 및 전자 디바이스{DISPLAY APPARATUS AND ELECTRONIC DEVICE}
본 발명은 표시 장치 및 전자 디바이스에 관한 것으로, 좀 더 상세하게는 표시 패널과 구동 집적 회로간의 접속 불량을 방지하는 표시 장치 또는 베이스 기판과 구동 집적 회로간의 접속 불량을 방지하는 전자 디바이스에 관한 것이다.
평판 형태의 디스플레이 장치로는 액정 표시장치(LCD: Liquid Crystal Display Device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계 방출 표시장치(FED: Field Emission Display Device), 발광 다이오드 표시장치(Light Emitting Diode Display Device), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device) 등이 개발되고 있다.
평판 형태의 디스플레이 장치는 영상을 표시하는 표시 패널과 영상을 제어하기 위한 구동 집적 회로(Driving IC)를 포함한다. 구동 집적 회로는 제어신호 및 영상신호 등을 표시 패널에 인가하여 표시 패널을 구동하는 역할을 한다. 구동 집적 회로는 칩(Chip)형태로 제작된다.
구동 집적 회로와 표시 패널의 본딩방식으로는 TAB(Tape Automated Bonding)방식 또는 COG(Chip On Glass)방식 등이 있다. 탭(TAB)방식은 구동 집적 회로가 TCP(Tape Carrier Package)에 실장되고 그 TCP를 표시패널의 패드에 본딩하는 방식이다. COG방식은 구동 집적 회로를 표시 패널의 패드에 직접 본딩하는 방식이다.
이와 달리, 표시 패널에 부착된 연성 회로 기판에 구동 집적 회로를 직접 본딩하는 COF(Chip On Film)방식이 있다.
본 발명은 기판과 구동 집적 회로간의 접속 불량을 방지하는 표시 장치 및 전자 디바이스를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널, 구동 집적 회로, 및 이방성 도전필름을 포함한다.
상기 표시 패널은 영상을 표시하는 표시 영역 및 상기 표시 영역과 인접한 비표시 영역으로 구분된다. 상기 표시 패널은 상부 기판 및 하부 기판을 포함한다.
상기 구동 집적 회로는 평면상에서 상기 비표시 영역에 중첩하고, 상기 하부 기판에 실장된다. 상기 구동 집적 회로는 상기 표시 패널을 구동시키는 구동 칩, 출력 범프들, 및 입력 범프들을 포함한다.
상기 이방성 도전 필름은 상기 하부 기판 및 상기 구동 집적 회로 사이에 배치되고, 상기 하부 기판 및 상기 구동 집적 회로를 부착시킨다.
상기 이방성 도전 필름은 제1 도전볼 그룹 및 제2 도전볼 그룹을 포함한다. 상기 제2 도전볼 그룹은 상기 제1 도전볼 그룹에 비해 상기 표시 영역으로부터 멀리 이격된다. 상기 이방성 도전 필름은 상기 구동 집적 회로와 상기 하부 기판을 접착시키는 접착 레진을 더 포함할 수 있다.
상기 출력 범프들은 상기 제1 도전볼 그룹과 접촉하고 상기 구동칩과 상기 하부 기판 사이에 배치된다. 상기 입력 범프들은 상기 제2 도전볼 그룹과 접촉하고 상기 구동 칩과 상기 하부 기판 사이에 배치된다. 상기 출력 범프들의 개수는 상기 입력 범프들의 개수보다 많을 수 있다.
상기 제1 도전볼 그룹의 도전볼들은 상기 표시 영역에 가까워질수록 큰 지름을 갖는다. 상기 제2 도전볼 그룹의 도전볼들은 서로 동일한 지름을 가질 수 있다. 상기 제2 도전볼 그룹의 도전볼들은 상기 표시 영역으로부터 멀어질수록 큰 지름을 가질 수 있다.
상기 제2 도전볼 그룹의 도전볼들이 서로 동일할 지름을 갖는 경우, 상기 출력 범프들은 상기 구동 칩의 장변 방향으로 복수의 열로 배치될 수 있고, 상기 입력 범프들은 상기 구동 칩의 장변 방향으로 일렬로 배치될 수 있다.
상기 제2 도전볼 그룹의 도전볼들이 상기 표시 영역으로부터 큰 지름을 갖는 경우, 상기 입력 범프들 및 출력 범프들은 상기 구동 칩의 장변 방향으로 복수의 열로 배치될 수 있다.
상기 제1 도전볼 그룹의 상기 도전볼들 중 서로 인접한 도전볼들의 중심들 사이의 거리는 서로 동일할 수 있다. 상기 제2 도전볼 그룹의 상기 도전볼들 중 서로 인접한 도전볼들의 중심들 사이의 거리는 서로 동일할 수 있다.
상기 표시 패널은 출력 패드들 및 입력 패드들을 더 포함할 수 있다. 상기 출력 패드들은 상기 제1 도전볼 그룹을 사이에 두고 상기 출력 범프들과 마주하게 배치될 수 있다. 상기 입력 패드들은 상기 제2 도전볼 그룹을 사이에 두고 상기 입력 범프들과 마주하게 배치될 수 있다.
본 발명의 표시 장치 및 전자 디바이스는 이방성 도전 필름의 도전볼의 지름을 위치 별로 달리하여 기판과 구동 집적 회로간의 접속 불량을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 3은 도 2의 I-I'선을 따라 절단한 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 구동 집적 회로의 배면도이다.
도 5는 본 발명의 일 실시예에 따른 이방성 도전 필름의 평면도이다.
도 6은 도 2의 I-I'선을 따라 절단한 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 7는 본 발명의 다른 실시예에 따른 구동 집적 회로의 배면도이다.
도 8는 본 발명의 다른 실시예에 따른 이방성 도전 필름의 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 사시도이다.
도 10은 본 발명의 일 실시예에 따른 전자 디바이스의 사시도이다.
도 11은 도 10의 I-I'선을 따라 절단한 전자 디바이스의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1000)의 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시 장치(1000)의 평면도이다.
도 1과 도 2를 참조하면, 표시 장치(1000)는 표시 패널(100), 구동 집적 회로(200), 이방성 도전 필름(300), 및 연성 회로 기판(400)을 포함한다.
표시 패널(100)은 영상을 표시할 수 있다. 표시 패널(100)은 스스로 광을 발광하는 표시 패널(예를 들어, 유기 발광 표시 패널(organic light emitting display panel))일 수 있다. 또는, 표시 패널(100)은 광을 발광하지 않고 주위의 광을 이용하여 영상을 표시할 수 있다. 예를 들어, 표시 패널(100)은 액정 표시 패널(liquid crystal display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel) 중 어느 하나일 수 있다.
표시 패널(100)은 게이트 라인들, 데이터 라인들, 박막트랜지스터, 및 화소 전극을 포함할 수 있다. 게이트 라인들과 데이터 라인들은 서로 절연되며 교차할 수 있다. 박막 트랜지스터는 3 단자 소자로서, 하나의 게이트 라인, 하나의 데이터 라인, 및 하나의 화소 전극에 연결된다. 게이트 라인에 인가된 신호에 따라 데이터 라인으로 인가된 데이터 전압이 화소 전극에 인가될 수 있다.
표시 패널(100)은 영상을 표시하는 표시 영역(VA) 및 표시 영역(VA)과 인접한 비표시 영역(NVA)으로 구분될 수 있다. 비표시 영역(NVA)에는 영상을 표시하기 위한 배선이 제공될 수 있다.
표시 패널(100)은 상부 기판(110)과 하부 기판(120)을 포함한다. 상부 기판(110)은 하부 기판(120) 상에 배치될 수 있다. 평면상에서 상부 기판(110)은 하부 기판(120)에 비해 작은 크기를 가질 수 있다. 상부 기판(110)에 의해 하부 기판(120)의 일부가 노출될 수 있다.
구동 집적 회로(200)는 표시 패널(100)을 구동하기 위한 게이트 신호 또는 데이터 신호 등을 제공한다. 구동 집적 회로(200)는 평면상에서 비표시 영역(NVA)에 중첩하고, 하부 기판(120)에 실장된다. 구동 집적 회로(200)는 하부 기판(120)에 COG(Chip On Glass)방식으로 부착될 수 있다.
이방성 도전 필름(300)은 하부 기판(120) 및 구동 집적 회로(200) 사이에 배치된다. 이방성 도전 필름(300)은 하부 기판(120) 및 구동 집적 회로(200)를 부착시킨다. 이방성 도전 필름(300)은 구동 집적 회로(200)에서 제공하는 신호가 표시 패널(100)로 전달되도록 도전성 물질을 포함한다. 이방성 도전 필름(300)의 구체적인 구성요소 및 특징은 후술된다.
연성 회로 기판(400)은 외부 시스템 및 전원 공급부(미도시) 등과 접속된다. 연성 회로 기판(400)은 표시 패널(100) 및 구동 집적 회로(200)에 제어 신호 및 전원 등을 공급한다. 연성 회로 기판(400)은 구동 집적 회로(200)에 비해 표시 영역(VA)으로부터 멀리 이격되어 있다.
연성 회로 기판(400)은 하부 기판(120)에 부착된다. 도시되지 않았으나, 연성 회로 기판(400)과 하부 기판(120) 사이에 이방성 도전 필름이 배치되고, 연성 회로 기판(400)과 하부 기판(120)은 이방성 도전 필름에 의해 부착될 수 있다.
도 3은 도 2의 I-I’선을 따라 절단한 본 발명의 일 실시예에 따른 표시 장치(1000)의 단면도이다.
도 3을 참조하면, 표시 패널(100)은 출력 패드들(130) 및 입력 패드들(140)을 더 포함한다.
출력 패드들(130)과 입력 패드들(140)은 하부 기판(120)과 구동 집적 회로(200) 사이에 배치된다. 출력 패드들(130)은 출력 영역(AA)에 배치되고, 입력 패드들(140)은 입력 영역(BB)에 배치된다. 출력 패드들(130)과 입력 패드들(140)은 하부 기판(120) 상에 접촉된다. 출력 패드들(130)과 입력 패드들(140)은 영상을 제공하기 위해 하부 기판(120)에 제공되는 배선들과 연결된다.
입력 패드들(140)은 연성 회로 기판(400)이 공급하는 제어 신호 및 전원 등을 입력 받고, 구동 집적 회로(200)에 제어 신호 및 전원 등을 공급한다. 따라서, 입력 패드들(140)은 연성 회로 기판(400)에 가깝게 배치될 수 있다.
출력 패드들(130)은 구동 집적 회로(200)가 공급하는 구동 신호 등을 입력 받고, 표시 패널(100)에 구동 신호 등을 공급한다. 출력 패드들(130)은 입력 패드들(140)에 비해 표시 영역(VA)에 가깝게 배치될 수 있다.
출력 패드들(130)은 후술될 출력 범프들(220)에 대응되고, 입력 패드들(140)은 후술될 입력 범프들(230)에 대응된다. 출력 패드들(130)은 출력 범프들(220)과 동일한 개수를 갖고, 입력 패드들(140)은 입력 범프들(230)과 동일한 개수를 갖는다.
구동 집적 회로(200)는 표시 패널(100)을 구동시키는 구동 칩(210), 출력 범프들(220), 및 입력 범프들(230)을 포함한다.
출력 범프들(220)과 입력 범프들(230)은 구동 칩(210)과 하부 기판(120)사이에 배치된다. 출력 범프들(220)은 구동 칩(210)과 출력 패드들(130)사이에 배치되고, 입력 범프들(230)은 구동 칩(210)과 입력 패드들(140)사이에 배치된다. 출력 범프들(220)과 입력 범프들(230)은 구동 칩(210) 하부에 접촉된다.
입력 범프들(230)은 입력 패드들(140)로부터 제어 신호 및 전원 등을 공급 받는다. 입력 범프들(230)은 입력 패드들(140)에 각각 대응되어 전기적으로 연결된다. 출력 범프들(220)은 출력 패드들(130)에 구동 신호 등을 공급한다. 출력 범프들(220)은 출력 패드들(130)에 각각 대응되어 전기적으로 연결된다.
입력 범프들(230)은 연성 회로 기판(400)에서 제공하는 신호를 입력받고 출력 범프들(220)은 표시 패널(100)에 구동 신호를 공급한다. 따라서, 입력 범프들(230)은 출력 범프들(220)에 비해 연성 회로 기판(400)에 가깝게 배치되고 표시 영역(VA)으로부터 멀리 배치될 수 있다.
이방성 도전 필름(300)은 접착 레진(310), 제1 도전볼 그룹(320), 및 제2 도전볼 그룹(330)을 포함할 수 있다.
접착 레진(310)은 구동 집적 회로(200)와 하부 기판(120)을 접착시킨다. 접착 레진(310)은 금속 및 플라스틱과 접착력이 강한 물질을 포함한다. 접착 레진(310)은 절연 물질을 포함한다. 접착 레진(310)이 전도성 물질을 포함하게 되면, 구동 집적 회로(200)와 하부 기판(120)의 배선 사이에 합선이 발생할 수 있고, 구동 집적 회로(200)와 하부 기판(120) 사이에 신호 전달 과정에서 오류가 발생할 수 있다.
제1 도전볼 그룹(320)과 제2 도전볼 그룹(330)은 접착 레진(310)에 의해 둘러싸여 있다. 제1 도전볼 그룹(320)은 출력 영역(AA)에 배치된다. 제1 도전볼 그룹(320)은 출력 패드들(130)과 출력 범프들(220) 사이에 배치될 수 있다. 제2 도전볼 그룹(330)은 입력 영역(BB)에 배치된다. 제2 도전볼 그룹(330)은 입력 패드들(140)과 입력 범프들(230) 사이에 배치될 수 있다. 제1 도전볼 그룹(320)은 제2 도전볼 그룹(330)에 비해 표시 영역(VA)에 가깝게 배치될 수 있다.
제1 도전볼 그룹(320)은 출력 패드들(130)과 출력 범프들(220)에 접촉하여 출력 패드들(130)과 출력 범프들(220)을 전기적으로 연결시킨다. 제2 도전볼 그룹(330)은 입력 패드들(140)과 입력 범프들(230)에 접촉하여 입력 패드들(140)과 입력 범프들(230)을 전기적으로 연결시킨다. 제1 도전볼 그룹(320) 및 제2 도전볼 그룹(330)은 도전성 물질을 포함한다.
제1 도전볼 그룹(320) 및 제2 도전볼 그룹(330)은 탄성을 갖는 구형일 수 있다. 출력 패드들(130)과 출력 범프들(220) 사이의 압력에 의해, 제1 도전볼 그룹(320)은 변형될 수 있다. 입력 패드들(140)과 입력 범프들(230) 사이의 압력에 의해, 제2 도전볼 그룹(330)은 변형될 수 있다.
제1 도전볼 그룹(320) 및 제2 도전볼 그룹(330)은 탄성 및 도전성을 확보하기 위해 고분자(Polymer) 물질의 탄성체 및 탄성체의 표면에 코팅된 금속 물질의 도전막을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 구동 집적 회로(200)의 배면도이다.
입력 범프들(230)은 구동 칩(210)의 장변 방향(DR1)으로 일렬로 배치될 수 있다. 출력 범프들(220)은 구동 칩(210)의 장변 방향(DR1)으로 1열 이상으로 배치될 수 있다. 도 4를 참조하면, 입력 범프들(230)은 구동 칩(210)의 장변 방향(DR1)으로 일렬로 배치되고, 출력 범프들(220)은 구동 칩(210)의 장변 방향(DR1)으로 4열로 배치되어 있다.
출력 범프들(220)의 개수는 입력 범프들(230)의 개수보다 많을 수 있다. 입력 범프들(230)은 출력 범프들(220) 보다 평면상에서 넓은 면적을 가질 수 있다. 입력 범프들(230)과 출력 범프들(220)의 크기 및 개수는 이에 제한되지 않고, 동일한 크기 및 개수를 갖거나 다른 크기 및 개수를 가질 수 있다.
출력 범프들(220), 입력 범프들(230), 출력 패드들(130), 및 입력 패드들(140)의 크기에는 제한이 없다. 출력 범프들(220)은 출력 패드들(130)보다 작은 크기를 가질 수 있고, 입력 범프들(230)은 입력 패드들(140)보다 작은 크기를 가질 수 있다.
도 5는 본 발명의 일 실시예에 따른 이방성 도전 필름(300)의 평면도이다.
도 5를 참조하면, 제1 도전볼 그룹(320)의 도전볼들은 단변 방향(DR2)을 따라서 점점 작은 지름을 갖는다. 단변 방향(DR2)은 표시 영역(VA)으로부터 멀어지는 방향이다. 제1 도전볼 그룹(320)의 도전볼들은 표시 영역(VA)에 가까워질수록 큰 지름을 갖는다. 제2 도전볼 그룹(330)의 도전볼들은 서로 동일한 지름을 갖는다.
제1 도전볼 그룹(320)의 도전볼들이 표시 영역(VA)에 가까워질수록 큰 지름을 갖도록 배치된 이유는 단변 방향(DR2)을 따라서 출력 범프들(220)과 출력 패드들(130) 사이의 간격이 좁아지기 때문이다.
구체적으로 도 3 및 도 5를 참조하면, 구동 집적 회로(200)와 하부 기판(120)이 가압되면, 구동 칩(210)에 휨 현상(Warpage)이 발생한다. 구체적으로, 입력 범프들(230)과 출력 범프들(220)사이의 공간으로 구동 칩(210)이 휘어 들어가고, 표시 영역(VA)에 가까워질수록 출력 범프들(220)과 출력 패드들(130) 사이의 간격이 벌어진다.
예를 들어, 제2 도전볼 그룹(330)에 인접한 제1 도전볼 그룹(320)의 도전볼들의 지름은 3.0~3.2 ㎛일 수 있다. 제1 도전볼 그룹(320)의 도전볼들은 표시 영역(VA)에 가까워질수록 점진적으로 큰 지름을 갖고, 표시 영역(VA)에 인접한 제1 도전볼 그룹(320)의 도전볼들의 지름은 3.2~3.5 ㎛일 수 있다.
입력 범프들(230)은 하나의 열로 배치되는 경우, 휨 현상이 발생하여도 입력 범프들(230)과 입력 패드들(140)사이의 간격은 일정하다. 따라서, 제2 도전볼 그룹(330)의 도전볼들이 동일한 지름을 갖게 되어도, 입력 범프들(230)과 입력 패드들(140)은 제2 도전볼 그룹(330)에 의해 전기적으로 연결된다.
제1 도전볼 그룹(320)의 도전볼들 중 서로 인접한 도전볼들의 중심들 사이의 거리, 즉 제1 중심거리들(L1, L2, L3)은 서로 동일할 수 있다. 도 5에는 3개의 제1 중심거리들(L1, L2, L3)을 예시적으로 도시하였다. 제2 도전볼 그룹(330)의 도전볼들 중 서로 인접한 도전볼들의 중심들 사이의 거리, 즉 제2 중심거리(L4, L5, L6)는 서로 동일할 수 있다. 도 5에는 3개의 제2 중심거리들(L4, L5, L6)을 예시적으로 도시하였다.
제1 중심거리(L1, L2, L3)가 동일한 경우 출력 범프들(220)과 출력 패드들(130) 사이에 각각 배치되는 도전볼들의 개수가 일정할 수 있다. 제2 중심거리(L4, L5, L6)가 동일한 경우 입력 범프들(230)과 입력 패드들(140) 사이에 각각 배치되는 도전볼들의 개수가 일정할 수 있다. 제1 중심거리(L1, L2, L3)와 제2 중심거리(L4, L5, L6)는 동일할 수 있다.
예를 들어, 제1 도전볼 그룹(320)의 도전볼들의 지름이 3~4㎛인 경우, 출력 범프들(220)중 하나와 출력 범프들(220)중 하나와 대응되는 출력 패드들(130)중 어느 하나의 패드 사이에는 적어도 5개의 도전볼들이 배치되는 것이 바람직하다. 제1 도전볼 그룹(320)의 도전볼들이 불규칙하게 배열되는 경우, 출력 범프들(220)중 어느 하나와 출력 패드들(130)중 어느 하나 사이에는 5개 미만의 도전볼들이 배치될 수 있다. 제1 중심거리(L1)가 동일하도록 배열된 경우, 출력 범프들(220)과 출력 패드들(130) 사이에 적어도 5개 이상의 도전볼이 배치될 수 있다. 다시 말해서, 낮은 도전볼 밀도에 의한 도전 불량이 방지될 수 있다.
도 6은 도 2의 I-I’선을 따라 절단한 본 발명의 다른 실시예에 따른 표시 장치(1000)의 단면도이다. 도 7은 본 발명의 다른 실시예에 따른 구동 집적 회로(200)의 배면도이다. 도 8은 본 발명의 다른 실시예에 따른 이방성 도전 필름(300)의 평면도이다.
도 6은 도 3의 입력 패드들(140), 입력 범프들(230), 및 제2 도전볼 그룹(330)을 제외한 나머지 구성요소는 동일한 바, 나머지 구성요소의 설명은 생략한다.
입력 범프들(230)은 구동 칩(210)의 장변 방향(DR1)으로 복수의 열로 배치될 수 있다. 도 6 및 도 7을 참조하면, 입력 범프들(230)은 구동 칩(210)의 장변 방향(DR1)으로 2열로 배치되어 있다.
구동 집적 회로(200)와 하부 기판(120)이 가압되면, 구동 칩(210)에 휨 현상(Warpage)이 발생한다. 구체적으로, 입력 범프들(230)과 출력 범프들(220)사이의 공간으로 구동 칩(210)이 휘어 들어가고, 표시 영역(VA)으로부터 멀어질수록 입력 범프들(230)과 입력 패드들(140) 사이의 간격이 벌어진다. 입력 범프들(230)과 입력 패드들(140) 사이의 전기적 연결을 위해, 입력 범프들(230)과 입력 패드들(140) 사이에 벌어진 간격만큼 도전볼의 지름이 커질 필요성이 있다. 따라서, 제2 도전볼 그룹(330)의 도전볼들은 표시 영역(VA)으로부터 멀어질수록 큰 지름을 가질 수 있다.
출력 범프들(220)의 개수는 입력 범프들(230)의 개수보다 많을 수 있다. 출력 범프들(220)은 입력 범프들(230)보다 장변 방향(DR1)으로 많은 열을 가질 수 있다. 입력 범프들(230)과 출력 범프들(220)의 배치가 상이하므로, 입력 범프들(230)과 입력 패드들(140) 사이에 벌어진 간격과 출력 범프들(220)과 출력 패드들(130) 사이에 벌어진 간격이 상이할 수 있다.
도 8을 참조하면, 제1 도전볼 그룹(320)의 도전볼은 단변 방향(DR2)을 따라서 점점 작은 지름을 갖는다. 제2 도전볼 그룹(330)의 도전볼들은 단변 방향(DR2)을 따라서 점점 큰 지름을 갖는다. 단변 방향(DR2)은 표시 영역(VA)으로부터 멀어지는 방향이다. 제1 도전볼 그룹(320)의 도전볼들은 표시 영역(VA)에 가까워질수록 큰 지름을 갖는다. 제2 도전볼 그룹(330)의 도전볼들은 표시 영역(VA)으로부터 멀어질수록 큰 지름을 갖는다.
입력 범프들(230)과 출력 범프들(220)은 서로 다른 배열을 가질 수 있다. 출력 영역(AA)에서 구동 칩(210)의 휘어진 정도와 입력 영역(BB)에서 구동 칩(210)의 휘어진 정도는 다를 수 있다. 따라서, 제1 도전볼 그룹(320)의 도전볼들의 지름과 제2 도전볼 그룹(330)의 도전볼들의 지름은 다를 수 있다.
구체적으로 출력 범프들(220)이 배치된 출력 영역(AA)에서의 구동 칩(210)이 입력 범프들(230)이 배치된 입력 영역(BB)에서의 구동 칩(210)보다 더 휘어질 수 있다. 따라서, 제1 도전볼 그룹(320)의 도전볼들은 제2 도전볼 그룹(330)의 도전볼 보다 더 큰 지름을 가질 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치(2000)의 사시도이다.
도 9를 참조하면, 표시 장치(2000)는 표시 패널(2100), 구동 집적 회로(2200), 이방성 도전 필름(2300), 및 연성 회로 기판(2400)을 포함한다. 표시 패널(2100)은 상부 기판(2110)과 하부 기판(2120)을 포함한다. 연성 회로 기판(2400)은 하부 기판(2120)에 부착된다.
구동 집적 회로(2200)는 연성 회로 기판(2400)에 중첩하고, 연성 회로 기판(2400)상에 실장된다. 구동 집적 회로(2200)는 연성 회로 기판(2400)에 COF(Chip On Film)방식으로 부착될 수 있다.
이방성 도전 필름(2300)은 연성 회로 기판(2400) 및 구동 집적 회로(2200) 사이에 배치된다. 이방성 도전 필름(2300)은 연성 회로 기판(2400) 및 구동 집적 회로(2200)를 부착시킨다.
이방성 도전 필름(2300)은 제1 도전볼 그룹(2320) 및 제2 도전볼 그룹(2330)을 포함한다. 제2 도전볼 그룹(2330)은 제1 도전볼 그룹(2320)에 비해 표시 영역(VA)으로부터 멀리 이격되어 있다. 제1 도전볼 그룹(2320)의 도전볼들은 표시 영역(VA)에 가까워질수록 큰 지름을 갖는다. 제2 도전볼 그룹(2330)의 도전볼들은 서로 동일한 지름을 가질 수 있다. 제2 도전볼 그룹(2330)의 도전볼들은 표시 영역(VA)으로부터 멀어질수록 큰 지름을 가질 수 있다.
도 10은 본 발명의 일 실시예에 따른 전자 디바이스(3000)의 사시도이고, 도 11은 도 10의 I-I’선을 따라 절단한 본 발명의 전자 디바이스(3000)의 단면도이다.
도 10 및 도 11을 참조하면, 전자 디바이스(3000)는 베이스 기판(3100), 구동 집적 회로(3200), 및 이방성 도전 필름(3300)을 포함한다.
전자 디바이스(3000)는 영상 처리, 통신, 기계 제어 등 기능 및 목적에 제한되지 않고 전원을 공급하여 동작하는 일체의 장비를 포함한다.
구동 집적 회로(3200)는 베이스 기판(3100) 상에 실장된다. 구동 집적 회로(3200)는 입력부(3212) 및 출력부(3211)를 포함한다. 입력부(3212)는 입력 영역(BB)에 중첩되고, 출력부(3211)는 출력 영역(AA)에 중첩된다. 입력부(3212)는 외부 신호를 입력받고, 출력부(3211)는 베이스 기판(3100)에 신호를 인가한다.
구동 집적 회로(3200)는 입력부(3212) 및 베이스 기판(3100) 사이에 입력 범프들(3230)을 더 포함할 수 있다. 구동 집적 회로(3200)는 출력부(3211) 및 베이스 기판(3100) 사이에 출력 범프들(3220)을 더 포함할 수 있다.
이방성 도전 필름(3300)은 베이스 기판(3100) 및 구동 집적 회로(3200) 사이에 배치된다. 이방성 도전 필름(3300)은 베이스 기판(3100) 및 구동 집적 회로(3200)를 부착시킨다.
이방성 도전 필름(3300)은 접착 레진(3310), 제1 도전볼 그룹(3320), 및 제2 도전볼 그룹(3330)을 포함할 수 있다.
제1 도전볼 그룹(3320)은 출력 범프들(3220)과 베이스 기판(3100) 사이에 배치된다. 제1 도전볼 그룹(3320)의 도전볼들은 입력부(3212)로부터 멀어질수록 큰 지름을 갖는다. 제2 도전볼 그룹(3330)은 입력 범프들(3230)과 베이스 기판(3100) 사이에 배치된다. 제2 도전볼 그룹(3330)의 도전볼들은 서로 동일한 지름을 가질 수 있다. 제2 도전볼 그룹(3330)의 도전볼들은 출력부(3211)로부터 멀어질수록 큰 지름을 가질 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 청구범위에 속한다 해야 할 것이다.
1000,2000: 표시 장치 3000: 전자 디바이스
100,2100: 표시 패널 3100: 베이스 기판
110,1110: 상부 기판 120,1120: 하부 기판
130: 출력 패드들 140: 입력 패드들
200,2200,3200: 구동 집적 회로 210,2210: 구동 칩
220,2220.3220: 출력 범프들 230,2230,3230: 입력 범프들
300,2300,3300: 이방성 도전 필름 310,2310,3310: 접착 레진
320,2320,3320: 제1 도전볼 그룹 330,2330,3330: 제2 도전볼 그룹
400:2400: 연성 회로 기판 VA: 표시 영역
NVA: 비표시 영역

Claims (20)

  1. 영상을 표시하는 표시 영역 및 상기 표시 영역과 인접한 비표시 영역으로 구분되고, 상부 기판 및 하부 기판을 포함하는 표시 패널;
    평면상에서 상기 비표시 영역에 중첩하고, 상기 하부 기판에 실장된 구동 집적 회로; 및
    상기 하부 기판 및 상기 구동 집적 회로 사이에 배치되고, 상기 하부 기판 및 상기 구동 집적 회로를 부착시키는 이방성 도전 필름을 포함하고,
    상기 이방성 도전 필름은 제1 도전볼 그룹 및 상기 제1 도전볼 그룹을 사이에 두고 상기 표시 영역으로부터 이격된 제2 도전볼 그룹을 포함하고,
    상기 제1 도전볼 그룹은 제1 행의 도전볼 및 상기 제1 행의 도전볼보다 상기 표시 영역과 더 인접한 제2 행의 도전볼을 포함하고,
    상기 제2 행의 도전볼은 상기 제1 행의 도전볼보다 더 큰 지름을 가지며,
    상기 제2 도전볼 그룹은 제3 행의 도전볼 및 제4 행의 도전볼을 포함하고,
    상기 제3 행의 도전볼 및 상기 제4 행의 도전볼의 지름은 서로 동일하며,
    상기 구동 집적 회로는 상기 제3 행의 도전볼 및 상기 제4 행의 도전볼에 접착하는 입력 범프들 및 상기 제1 행의 도전볼 및 상기 제2 행의 도전볼에 접착하는 출력 범프들을 포함하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 구동 집적 회로는,
    상기 표시 패널을 구동시키는 구동 칩을 더 포함하고,
    상기 출력 범프들은 상기 구동 칩의 장변 방향으로 복수의 열로 배치되고,
    상기 입력 범프들은 상기 구동 칩의 장변 방향으로 일렬로 배치되는 표시 장치.
  5. 삭제
  6. 제1 항에 있어서,
    상기 구동 집적 회로는,
    상기 표시 패널을 구동시키는 구동 칩을 더 포함하고,
    상기 입력 범프들 및 출력 범프들은 상기 구동 칩의 장변 방향으로 복수의 열로 배치되는 표시 장치.
  7. 삭제
  8. 제1 항에 있어서,
    상기 출력 범프들의 개수는 상기 입력 범프들의 개수보다 많은 표시 장치.
  9. 제1 항에 있어서,
    상기 표시 패널은,
    상기 제1 도전볼 그룹을 사이에 두고 상기 출력 범프들과 마주하는 출력 패드들; 및
    상기 제2 도전볼 그룹을 사이에 두고 상기 입력 범프들과 마주하는 입력 패드들을 더 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 도전볼 그룹의 도전볼들 중 서로 인접한 도전볼들의 중심들 사이의 거리는 서로 동일한 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 도전볼 그룹의 도전볼들 중 서로 인접한 도전볼들의 중심들 사이의 거리는 서로 동일한 표시 장치.
  12. 제1 항에 있어서,
    상기 이방성 도전 필름은,
    상기 구동 집적 회로와 상기 하부 기판을 접착시키는 접착 레진을 더 포함하는 표시 장치.
  13. 영상을 표시하는 표시 영역 및 상기 표시 영역과 인접한 비표시 영역으로 구분되고, 상부 기판 및 상면과 하부 기판을 포함하는 표시 패널;
    상기 하부 기판에 부착된 연성 회로 기판;
    상기 연성 회로 기판에 중첩하고, 상기 연성 회로 기판상에 실장된 구동 집적 회로; 및
    상기 연성 회로 기판 및 상기 구동 집적 회로 사이에 배치되고, 상기 연성 회로 기판 및 상기 구동 집적 회로를 부착시키는 이방성 도전 필름을 포함하고,
    상기 이방성 도전 필름은 제1 도전볼 그룹 및 상기 제1 도전볼 그룹을 사이에 두고 상기 표시 영역으로부터 이격된 제2 도전볼 그룹을 포함하고,
    상기 제1 도전볼 그룹은 제1 행의 도전볼 및 상기 제1 행의 도전볼보다 상기 표시 영역과 더 인접한 제2 행의 도전볼을 포함하고,
    상기 제2 행의 도전볼은 상기 제1 행의 도전볼보다 더 큰 지름을 가지며,
    상기 제2 도전볼 그룹은 제3 행의 도전볼 및 제4 행의 도전볼을 포함하고,
    상기 제3 행의 도전볼 및 상기 제4 행의 도전볼의 지름은 서로 동일하며,
    상기 구동 집적 회로는 상기 제3 행의 도전볼 및 상기 제4 행의 도전볼에 접착하는 입력 범프들 및 상기 제1 행의 도전볼 및 상기 제2 행의 도전볼에 접착하는 출력 범프들을 포함하는 표시 장치.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 베이스 기판;
    상기 베이스 기판 상에 실장된 구동 집적 회로; 및
    상기 베이스 기판 및 상기 구동 집적 회로 사이에 배치되고, 상기 베이스 기판 및 상기 구동 집적 회로를 부착시키는 이방성 도전 필름을 포함하고,
    상기 구동 집적 회로는,
    외부 신호를 입력받는 입력부 및 상기 베이스 기판에 신호를 인가하는 출력부를 포함하고,
    상기 이방성 도전 필름은 상기 출력부와 상기 베이스 기판 사이에 배치된 제1 도전볼 그룹 및 상기 제1 도전볼 그룹과 이격된 제2 도전볼 그룹을 포함하고,
    상기 제1 도전볼 그룹은 제1 행의 도전볼 및 제2 행의 도전볼을 포함하고,
    상기 제2 행의 도전볼은 상기 제1 행의 도전볼보다 더 큰 지름을 가지며,
    상기 제2 도전볼 그룹은 제3 행의 도전볼 및 제4 행의 도전볼을 포함하고,
    상기 제3 행의 도전볼 및 상기 제4 행의 도전볼의 지름은 서로 동일하며,
    상기 구동 집적 회로는 상기 제3 행의 도전볼 및 상기 제4 행의 도전볼에 접착하는 입력 범프들 및 상기 제1 행의 도전볼 및 상기 제2 행의 도전볼에 접착하는 출력 범프들을 포함하는 전자 디바이스.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020160027270A 2016-03-07 2016-03-07 표시 장치 및 전자 디바이스 KR102535557B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160027270A KR102535557B1 (ko) 2016-03-07 2016-03-07 표시 장치 및 전자 디바이스
US15/440,329 US10488720B2 (en) 2016-03-07 2017-02-23 Display apparatus and electronic device
US16/657,613 US11226522B2 (en) 2016-03-07 2019-10-18 Display apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160027270A KR102535557B1 (ko) 2016-03-07 2016-03-07 표시 장치 및 전자 디바이스

Publications (2)

Publication Number Publication Date
KR20170104716A KR20170104716A (ko) 2017-09-18
KR102535557B1 true KR102535557B1 (ko) 2023-05-24

Family

ID=59724300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027270A KR102535557B1 (ko) 2016-03-07 2016-03-07 표시 장치 및 전자 디바이스

Country Status (2)

Country Link
US (2) US10488720B2 (ko)
KR (1) KR102535557B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
JP2018032848A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 半導体装置
KR102111045B1 (ko) * 2017-10-31 2020-05-14 엘지디스플레이 주식회사 표시장치
CN107749239B (zh) * 2017-10-31 2020-08-25 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN109036155A (zh) * 2018-07-26 2018-12-18 武汉华星光电技术有限公司 显示面板及显示装置
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
KR20210028773A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시 장치
KR20210054619A (ko) 2019-11-05 2021-05-14 삼성디스플레이 주식회사 접착 부재 및 이를 포함한 표시장치
CN111554202B (zh) * 2020-05-27 2022-08-09 上海中航光电子有限公司 一种显示面板和显示装置
KR20220016364A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 전자장치
CN113917747B (zh) * 2021-09-30 2022-11-01 武汉华星光电技术有限公司 显示面板及显示装置
CN113823241B (zh) * 2021-09-30 2022-09-27 武汉华星光电技术有限公司 驱动芯片及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152350A1 (en) 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US20130120948A1 (en) 2011-10-26 2013-05-16 Hitachi Chemical Co., Ltd. Circuit component and method of making the same
US20150021759A1 (en) 2013-07-16 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
JP2015076485A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008169A1 (en) * 1998-06-30 2001-07-19 3M Innovative Properties Company Fine pitch anisotropic conductive adhesive
JP3730037B2 (ja) * 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
JP2002032031A (ja) * 2000-05-12 2002-01-31 Seiko Epson Corp 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
KR101000455B1 (ko) * 2004-01-15 2010-12-13 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
WO2007039960A1 (ja) * 2005-10-05 2007-04-12 Sharp Kabushiki Kaisha 配線基板及びそれを備えた表示装置
KR20100108677A (ko) * 2009-03-30 2010-10-08 엘지디스플레이 주식회사 액정표시장치
KR101025620B1 (ko) * 2009-07-13 2011-03-30 한국과학기술원 초음파 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품 간 접속방법
KR101630332B1 (ko) * 2009-12-22 2016-06-14 엘지디스플레이 주식회사 구동회로 칩 및 이를 포함하는 표시 장치
KR101797001B1 (ko) 2011-05-12 2017-11-13 엘지디스플레이 주식회사 이방성 도전필름, 이를 이용한 표시패널의 제조방법 및 그 표시패널을 포함하는 평판표시장치모듈
JP6066643B2 (ja) * 2012-09-24 2017-01-25 デクセリアルズ株式会社 異方性導電接着剤
US8970051B2 (en) * 2013-06-28 2015-03-03 Intel Corporation Solution to deal with die warpage during 3D die-to-die stacking
JP2016029698A (ja) * 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
JP6476747B2 (ja) * 2014-10-28 2019-03-06 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
JP6759578B2 (ja) * 2014-12-22 2020-09-23 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP6659247B2 (ja) * 2015-06-16 2020-03-04 デクセリアルズ株式会社 接続体、接続体の製造方法、検査方法
US20170012081A1 (en) * 2015-07-06 2017-01-12 Xintec Inc. Chip package and manufacturing method thereof
KR102422077B1 (ko) 2015-11-05 2022-07-19 삼성디스플레이 주식회사 도전성 접착 필름 및 이를 이용한 전자기기의 접착 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152350A1 (en) 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US20130120948A1 (en) 2011-10-26 2013-05-16 Hitachi Chemical Co., Ltd. Circuit component and method of making the same
US20150021759A1 (en) 2013-07-16 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
JP2015076485A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
KR20170104716A (ko) 2017-09-18
US10488720B2 (en) 2019-11-26
US20170256583A1 (en) 2017-09-07
US20200050043A1 (en) 2020-02-13
US11226522B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
KR102535557B1 (ko) 표시 장치 및 전자 디바이스
US7683471B2 (en) Display driver integrated circuit device, film, and module
KR20160089014A (ko) 가요성 표시 장치
KR102300254B1 (ko) 표시 장치
US20190378451A1 (en) Display device
US9716115B2 (en) Flexible display and method of manufacturing the same
US11495591B2 (en) Display device
US20160351155A1 (en) Chip on film package and display device including the same
CN111722745B (zh) 显示装置
KR20230004376A (ko) 표시 장치
KR102600528B1 (ko) 표시 장치
US7999466B2 (en) Display device with power generator on panel cover and manufacturing method thereof
US10741516B2 (en) Drive integrated circuit and display device including the same
KR102113793B1 (ko) 표시 장치
US11520200B2 (en) Display device and method of manufacturing the same
KR102108993B1 (ko) 연성 인쇄회로기판
US11437413B2 (en) Display device including path change circuit
US20070176860A1 (en) Display apparatus
KR100766895B1 (ko) 표시 장치
KR102631153B1 (ko) 표시 장치
CN114725161A (zh) 包括各向异性导电膜的显示装置和制造显示装置的方法
KR100966426B1 (ko) 액정표시장치의 테입 캐리어 패키지와 패드의 본딩 구조
KR20210064474A (ko) 연성 인쇄회로기판 및 이를 포함하는 표시 장치
CN113097220A (zh) 电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant