CN113823241B - 驱动芯片及显示面板 - Google Patents

驱动芯片及显示面板 Download PDF

Info

Publication number
CN113823241B
CN113823241B CN202111164185.6A CN202111164185A CN113823241B CN 113823241 B CN113823241 B CN 113823241B CN 202111164185 A CN202111164185 A CN 202111164185A CN 113823241 B CN113823241 B CN 113823241B
Authority
CN
China
Prior art keywords
terminal
region
driving
area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111164185.6A
Other languages
English (en)
Other versions
CN113823241A (zh
Inventor
董书亚
葛浩森
田勇
刘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202111164185.6A priority Critical patent/CN113823241B/zh
Priority to PCT/CN2021/125013 priority patent/WO2023050494A1/zh
Priority to US17/613,003 priority patent/US20240038700A1/en
Publication of CN113823241A publication Critical patent/CN113823241A/zh
Application granted granted Critical
Publication of CN113823241B publication Critical patent/CN113823241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种驱动芯片及显示面板，驱动芯片包括第一区和第二区，驱动芯片包括基板和驱动端子，位于第一区的端子的分布密度小于位于第二区的端子的分布密度，位于第二区的端子包括第一驱动端子和第二驱动端子，第一驱动端子位于第二区远离第一区的一侧；本发明通过对驱动芯片上的端子远离基板的端面至基板的距离差异化设计，第一驱动端子远离基板的端面至基板的距离大于第二驱动端子远离基板的端面至基板的距离，以补偿由于第一驱动端子翘起导致与显示面板主体之间的高度差，起到支撑驱动芯片平衡的作用，避免出现导电粒子导浅现象，保证驱动芯片能正常绑定于显示面板主体上。

Description

驱动芯片及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种驱动芯片及显示面板。
背景技术
为改善COG(chip on glass，芯片被直接绑定在玻璃上)显示面板下边框较大的弊端，对驱动芯片进行改进设计以实现显示面板超级窄下边框，具体为，将用于传输显示信号的驱动端子放在驱动芯片的一侧，而其他区域未放置驱动端子。然而，采用此种设计的驱动芯片上的驱动端子分布不均，会导致驱动芯片支撑失衡，当驱动芯片绑定在显示面板上时，会出现“跷跷板”效应，部分驱动端子出现翘起，从而导致驱动端子和显示面板之间的导电粒子发生导浅，驱动端子无法绑定于显示面板的焊盘上，进而导致显示面板性能降低，甚至不能正常工作。
发明内容
本发明实施例提供一种驱动芯片及显示面板，以解决现有的驱动芯片在与显示面板绑定时会出现“跷跷板”效应，导致部分驱动端子出现翘起而无法绑定于显示面板上的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种驱动芯片，所述驱动芯片包括第一区和第二区；
所述驱动芯片还包括基板和设于所述基板上的端子，位于所述第一区的所述端子的分布密度小于位于所述第二区的所述端子的分布密度，位于所述第二区的所述端子包括第一驱动端子和第二驱动端子，所述第一驱动端子位于所述第二区远离所述第一区的一侧；
其中，所述第一驱动端子远离所述基板的端面至所述基板的距离，大于所述第二驱动端子远离所述基板的端面至所述基板的距离。
根据本发明提供的驱动芯片，所述第一区至少包括空白区，所述第二区包括沿第一方向依次排列的第一子区和第二子区，所述第一子区位于所述第一区和所述第二子区之间；
所述第一驱动端子位于所述第二子区，所述第二驱动端子至少位于所述第一子区；其中，所述第一方向为所述第一区指向所述第二区的方向，第二方向垂直于所述第一方向。
根据本发明提供的驱动芯片，所述第一区还包括虚拟端子区，所述虚拟端子区内设有多个虚拟端子；所述空白区包括两个子空白区，两个所述子空白区分别位于所述虚拟端子区的相对两端，两个所述子空白区和所述虚拟端子区沿所述第二方向排列；
所述第二子区包括沿所述第二方向排列的中间端子区和两个边缘端子区，两个所述边缘端子区分别位于所述中间端子区的相对两端，所述第一驱动端子位于所述边缘端子区，所述第二驱动端子位于所述第一子区和所述中间端子区。
根据本发明提供的驱动芯片，每一所述边缘端子区内的所述第一驱动端子呈单排排布，所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
根据本发明提供的驱动芯片，每一所述边缘端子区包括第一边缘端子区，所述第一边缘端子区内的所述第一驱动端子呈至少两排排布，每一排所述第一驱动端子包括至少两个并排设置的所述第一驱动端子；
所述第一边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离在所述第一方向上递增。
根据本发明提供的驱动芯片，所述第一边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
根据本发明提供的驱动芯片，每一所述边缘端子区还包括第二边缘端子区，所述第二边缘端子区位于所述第一边缘端子区和所述中间端子区之间，所述第二边缘端子区内的所述第一驱动端子沿所述第二方向呈单排排布；
所述第二边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
根据本发明提供的驱动芯片，每一所述边缘端子区相对于所述中间端子区倾斜设置，每一所述边缘端子区包括连接所述中间端子区的第一端和远离所述中间端子区的第二端，所述第一端至所述第一区的距离小于所述第二端至所述第一区的距离；
每一所述边缘端子区的所述第一端和所述第二端之间的连线在所述第二方向上的夹角为钝角。
根据本发明提供的驱动芯片，所述空白区为整个所述第一区，所述第一驱动端子位于整个所述第二子区，所述第二驱动端子位于所述第一子区。
根据本发明提供的驱动芯片，所述空白区为整个所述第一区，所述第二子区包括沿所述第二方向排列的中间端子区和两个边缘端子区，两个所述边缘端子区位于所述中间端子区的相对两端，所述第一驱动端子位于所述边缘端子区，所述第二驱动端子位于所述第一子区和所述中间端子区；
每一所述边缘端子区相对于所述中间端子区倾斜设置，每一所述边缘端子区包括连接所述中间端子区的第一端和远离所述中间端子区的第二端，所述第一端至所述第一区的距离小于所述第二端至所述第一区的距离；每一所述边缘端子区的所述第一端和所述第二端之间的连线在所述第二方向上的夹角为钝角。
根据本发明提供的驱动芯片，每一所述边缘端子区内的所述第一驱动端子自所述第一端至所述第二端呈单排排布，所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
根据本发明提供的驱动芯片，每一所述边缘端子区内的所述第一驱动端子呈至少两排排布，每一排所述第一驱动端子包括至少两个并排设置的所述第一驱动端子；
所述边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离在所述第一方向上递增。
根据本发明提供的驱动芯片，所述边缘端子区内的每一排所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
根据本发明提供的驱动芯片，所述第一驱动端子的厚度大于所述第二驱动端子的厚度。
根据本发明提供的驱动芯片，所述第一驱动端子的厚度与所述第二驱动端子的厚度差值范围为大于或等于0.1微米。
本发明提供一种显示面板，包括显示面板主体以及上述驱动芯片；
所述显示面板主体包括显示区和位于所述显示区一侧的绑定区，所述驱动芯片设置于所述绑定区；所述绑定区包括多个第一绑定焊盘和多个第二绑定焊盘，所述第一绑定焊盘与所述第一驱动端子电连接，所述第二绑定焊盘与所述第二驱动端子电连接。
本发明提供一种显示面板，包括：
显示面板主体，包括显示区和位于所述显示区一侧的绑定区；以及
驱动芯片，位于所述绑定区内，包括基板和设于所述基板上的第一驱动端子和第二驱动端子，所述第一驱动端子和所述第二驱动端子均电性连接于所述显示面板主体；
其中，所述驱动芯片处于翘起状态，所述第一驱动端子远离所述基板的端面至所述基板的距离，大于所述第二驱动端子远离所述基板的端面至所述基板的距离。
本发明的有益效果为：本发明提供的驱动芯片及显示面板，通过对驱动芯片上的端子远离基板的端面至基板的距离差异化设计，发生翘曲的第一驱动端子远离基板的端面至基板的距离，大于未发生翘曲的第二驱动端子远离基板的端面至所述基板的距离，以补偿由于第一驱动端子翘起导致与显示面板主体之间的高度差，起到支撑驱动芯片平衡的作用，避免出现导电粒子导浅现象，保证驱动芯片能正常绑定于显示面板主体上。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的驱动芯片的第一种平面结构示意图；
图2A是本发明实施例提供的驱动芯片和显示面板主体的绑定结构示意图；
图2B是图2A中的驱动芯片和显示面板主体沿A-A切线的截面示意图；
图3A是本发明实施例提供的驱动芯片的第二种平面结构示意图；
图3B是本发明实施例提供的驱动芯片的第三种平面结构示意图；
图3C是本发明实施例提供的驱动芯片的第四种平面结构示意图；
图3D是本发明实施例提供的驱动芯片的第五种平面结构示意图；
图3E是本发明实施例提供的驱动芯片的第六种平面结构示意图；
图4A是本发明实施例提供的驱动芯片的第七种平面结构示意图；
图4B是本发明实施例提供的驱动芯片的第八种平面结构示意图；
图5是本发明实施例提供的显示面板的平面结构示意图。
附图标记说明：
100、驱动芯片；11、第一侧边；12、第二侧边；13、第三侧边；14、第一区；141、空白区；1411、子空白区；142、虚拟端子区；15、第二区；151、第一子区；152、第二子区；1521、边缘端子区；1521a、第一边缘端子区；1521b、第二边缘端子区；1522、中间端子区；
1、基板；2、第一驱动端子；3、第二驱动端子；4、虚拟端子；
200、显示面板主体；201、显示区；202、绑定区；203、非显示区；204、扇出区；
300、导电粒子。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1、图2A～图2B，图1是本发明实施例提供的驱动芯片的第一种平面结构示意图，图2A是本发明实施例提供的驱动芯片和显示面板主体的绑定结构示意图；图2B是图2A中的驱动芯片和显示面板主体沿A-A切线的截面示意图。
本发明实施例提供一种驱动芯片100，驱动芯片100包括第一区14和第二区15，所述驱动芯片100包括基板1和设于所述基板1上的端子，位于所述第一区14的所述端子的分布密度小于位于所述第二区15的所述端子的分布密度，设置于所述第二区15的多个所述端子包括第一驱动端子2和第二驱动端子3，所述第一驱动端子2位于所述第二区15远离所述第一区14的一侧。
具体地，所述端子和所述显示面板主体200之间设有各向异性导电胶，所述各向异性导电胶中分布有多个导电粒子300，所述端子和所述显示面板主体200通过挤压所述导电粒子300实现电连接。
可以理解的是，由于所述第一区14的所述端子的分布密度小于位于所述第二区15的所述端子的分布密度，使得设置于所述第一区14的所述第一驱动端子2受到的支撑力小于设置于所述第二区15的所述第二驱动端子3受到的支撑力，则所述基板1会向所述第一区14侧倾斜，导致所述第二区15内的所述第一驱动端子2会发生翘起，导致所述第一驱动端子2靠近所述显示面板主体200的端面与所述显示面板主体200之间的距离增大，而无法使所述导电粒子300挤压产生变形，所述第一驱动端子2无法绑定于所述显示面板主体200上，导致所述第一驱动端子2发生导浅现象。
有鉴于此，本发明实施例通过使所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1，大于所述第二驱动端子3远离所述基板1的端面至所述基板1的距离d2，通过采用所述第一驱动端子2和所述第二驱动端子3距离差异化设计，两者之间的距离差(d2-d1)用于补偿由于所述第一驱动端子2翘起而导致其与所述显示面板主体200之间的高度差，从而能够使所述第一驱动端子2和所述显示面板主体200之间的所述导电粒子300挤压产生变形，进而保证所述驱动芯片100能正常绑定于所述显示面板主体200上，避免出现所述导电粒子300发生导浅现象。
需要说明的是，本发明并不限定所述第一区14和所述第二区15在所述驱动芯片100上的具体位置以及所述端子的具体设置位置，本发明提出的发明构思适用于任何关于上述描述中的“跷跷板”效应的情况。
具体地，在一种实施例中，所述第一区14的所述端子的分布密度为0，即，所述端子仅设置于所述第二区15，所述第一区14未设置有任何所述端子，所述第一驱动端子2位于所述第二区15；在另一种实施例中，所述第一区14的所述端子的分布密度大于0，即，所述第一区14和所述第二区15均设置有所述端子，设置于所述第一区14的所述端子受到的支撑力小于设置于所述第二区15的所述端子受到的支撑力，导致设置于所述第二区15的部分所述端子发生翘起，例如，设置于所述第一区14的所述端子的数量小于设置于所述第二区15的所述端子的数量。当然地，并不限于本发明实施例所列列举的情况，其他情况在此不再详述。
为了改善布线情况，提升布线空间，本发明实施例以所述端子设置于所述驱动芯片100的同一侧为例进行阐述说明，当然地，并不限于本发明实施例所列列举的情况，其他情况在此不再详述。
具体地，请再次参阅图1，所述驱动芯片100包括相对设置的第一侧边11、第二侧边12和连接所述第一侧边11及所述第二侧边12的两个第三侧边13，所述第一侧边11和所述第二侧边12平行设置，两个所述第三侧边13平行设置。
在本发明实施例中，定义第一方向D1为所述第一区14指向所述第二区15的方向，即，所述第一方向D1为所述第一侧边11指向所述第二侧边12的方向，第二方向D2垂直于所述第一方向D1。
具体地，所述第一区14至少包括空白区141，所述第二区15包括沿所述第一方向D1依次排列的第一子区151和第二子区152，所述第二子区152靠近所述第二侧边12设置，所述第一子区151位于所述第一区14和所述第二子区152之间，所述第一驱动端子2位于所述第二子区152，所述第二驱动端子3至少位于所述第一子区151。
可以理解的是，所述空白区141对应所述显示面板主体200上的区域为布线区域，所述显示面板主体200的扇出走线经过此布线区域与所述第一驱动端子2和所述第二驱动端子3电连接，可节省所述显示面板主体200的下边框，有利于实现窄边框。
需要说明的是，所述驱动芯片100上发生翘起的位置取决于所述空白区141的位置及所述第一驱动端子2和所述第二驱动端子3的位置和排布，以下将结合具体实施例对本发明的所述驱动芯片100上发生翘起的位置详细描述。
请参阅图3A，图3A是本发明实施例提供的驱动芯片的第二种平面结构示意图。图3A与图1的不同之处在于，所述第一区14还包括虚拟端子区142，所述虚拟端子区142沿所述第二方向D2延伸，所述虚拟端子区142内设有多个虚拟端子4。
可以理解的是，所述第一驱动端子2和所述第二驱动端子3均会传输电信号，而所述虚拟端子4仅用于起到支撑作用，不会传输电信号。当所述驱动芯片100绑定于所述显示面板主体200上时，所述虚拟端子4与所述显示面板主体200上的虚拟焊盘一一对应连接，使得与所述虚拟端子区142对应的所述第二子区152内的所述第二驱动端子3与所述显示面板主体200上的焊盘一一对应连接而不会发生翘起；由于所述空白区141未设置有所述虚拟端子4，与所述空白区141对应的所述第二子区152内的所述第一驱动端子2则无法与所述显示面板主体200上的焊盘一一对应连接而发生翘起。
具体地，所述空白区141包括两个子空白区1411，两个所述子空白区1411分别位于所述虚拟端子区142的相对两端，两个所述子空白区1411分别靠近两个所述第三侧边13；所述第二子区152包括沿所述第二方向D2排列的中间端子区1522和两个边缘端子区1521，两个所述边缘端子区1521分别位于所述中间端子区1522的相对两端，两个所述边缘端子区1521分别靠近两个所述第三侧边13。其中，所述第一驱动端子2位于所述边缘端子区1521，所述第二驱动端子3位于所述第一子区151和所述中间端子区1522，即，所述驱动芯片100上发生翘起的位置位于所述边缘端子区1521。
在本实施例中，每一所述边缘端子区1521内的所述第一驱动端子2呈单排排布，具体地，所述边缘端子区1521内的所述第一驱动端子2沿所述第二方向D2呈单排排布，所述第一驱动端子2和所述中间端子区1522内的所述第二驱动端子3沿所述第二侧边12排布，所述第一驱动端子2和所述中间端子区1522内的所述第二驱动端子3的排布方式相同，所述第一驱动端子2和所述第二驱动端子3均竖向放置。
可以理解的是，在沿自靠近所述中间端子区1522至远离所述中间端子区1522的方向上，所述第一驱动端子2距离所述虚拟端子4越远，则所述第一驱动端子2翘起的高度越高，本发明通过将所述第一驱动端子2在水平排列方向上(即所述第二方向)采用距离差异化设计，使得所述第一驱动端子2远离所述基板1的端面至所述基板1的距离，沿自靠近所述中间端子区1522至远离所述中间端子区1522的方向递增，以克服上述缺陷。
在一种实施例中，请参阅图3B，图3B是本发明实施例提供的驱动芯片的第三种平面结构示意图。图3B与图3A的不同之处在于，所述边缘端子区1521包括第一边缘端子区1521a，所述第一边缘端子区1521a内的所述第一驱动端子2呈至少两排排布，每一排所述第一驱动端子2包括至少两个并排设置的所述第一驱动端子2；其中，所述第一边缘端子区1521a内的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离在所述第一方向D1上递增。
具体地，所述第一边缘端子区1521a内的所述第一驱动端子2沿所述第二方D2向呈至少两排排布，所述扇出走线可以从所述第一边缘端子区1521a的侧面与所述第一驱动端子2靠近所述第三侧边13的一端电连接，以节省布线空间，有利于进一步减小所述显示面板主体200的下边框。
为了清楚地描述本实施例的技术方案，现以所述第一边缘端子区1521a内的所述第一驱动端子2呈三排排布为例进行简单说明。
在所述第一方向D1上，所述第一驱动端子2依次分为第一排、第二排和第三排，所述第一驱动端子2横向放置，所述第二驱动端子3竖向放置。可以理解的是，第一排的所述第一驱动端子2距离所述虚拟端子4最近，发生翘起的高度最小；第三排的所述第一驱动端子2距离所述虚拟端子4最远，发生翘起的高度最大；第二排的所述第一驱动端子2距离所述虚拟端子4介于第一排的所述第一驱动端子2和第二排的所述第一驱动端子2之间，发生翘起的高度也介于第一排的所述第一驱动端子2和第二排的所述第一驱动端子2之间。
基于此，本实施例通过使第一排的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离<第二排的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离<第三排的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离，即在所述第一方向D1上，不同排的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离采用递增渐变设计，以克服上述缺陷。
进一步地，所述第一边缘端子区1521a内的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1，沿自靠近所述中间端子区1522至远离所述中间端子区1522的方向递增，以适应在水平排列方向上(即所述第二方向D2)的所述第一驱动端子2不同的翘曲程度。
在一种实施例中，请参阅图3C，图3C是本发明实施例提供的驱动芯片的第四种平面结构示意图。图3C与图3B的不同之处在于，为了保证所有翘起的所述第一驱动端子2均可绑定于所述显示面板主体200上，本实施例中的所述第一驱动端子2采用“单排+多排”的排布方式。
具体地，所述边缘端子区1521还包括第二边缘端子区1521b，所述第二边缘端子区1521b位于所述第一边缘端子区1521a和所述中间端子区1522之间，所述第二边缘端子区1521b内的所述第一驱动端子2沿所述第二方向D2呈单排排布；所述第二边缘端子区1521b内的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离，沿自靠近所述中间端子区1522至远离所述中间端子区1522的方向递增。
在一种实施例中，请参阅图3D，图3D是本发明实施例提供的驱动芯片的第五种平面结构示意图。图3D与图3A的不同之处在于，所述边缘端子区1521相对于所述中间端子区1522倾斜设置，每一所述边缘端子区1521包括连接所述中间端子区1522的第一端E1和远离所述中间端子区1522的第二端E2，所述第一端E1至所述第一区14的距离小于所述第二端E2至所述第一区14的距离。
具体地，所述第一端E1至所述第一侧边11的距离小于所述第二端E2至所述第一侧边11的距离；每一所述边缘端子区1521的所述第一端E1和所述第二端E2之间的连线在所述第二方向D2上的夹角为钝角。
在本实施例中，所述边缘端子区1521内的所述第一驱动端子2也可采用“单排”排布方式，每条扇出走线的一部分可以延伸至与所述第二区15对应的所述显示面板主体200的绑定区内，使得所述显示面板主体200的部分扇出区与绑定区交叠，得以实现所述显示面板主体200的下边框的缩小，从而在满足市场追求的高分辨率及不降低所述驱动芯片100性能的前提下，实现极窄边框设计。
在一种实施例中，请参阅图3E，图3E是本发明实施例提供的驱动芯片的第六种平面结构示意图。图3E与图3D的不同之处在于，在本实施例中，所述边缘端子区1521内的所述第一驱动端子2也“多排”排布方式，多排所述第一驱动端子2远离所述基板1的端面至所述基板1的距离的具体设置特征可参照上述实施例图4B中的多排所述第一驱动端子2，在此不再详述。
在一种实施例中，请继续参阅图1，图1与图3A的不同之处在于，所述空白区141为整个所述第一区14，所述第一驱动端子2位于整个所述第二子区152，所述第二驱动端子3位于所述第一子区151，也就是说，此种情况下，所述驱动芯片上发生翘曲的位置为整个所述第二子区152。
具体地，由于所述第一区14内未设置有所述虚拟端子4，所述第二子区152中的所有端子均会产生翘起，所述第二子区152中的所有端子均为所述第二驱动端子3，所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1，大于所述第二驱动端子3远离所述基板1的端面至所述基板1的距离d2，以克服所述第二驱动端子3产生翘起的缺陷。
在一种实施例中，请参阅图4A，图4A是本发明实施例提供的驱动芯片的第七种平面结构示意图。图4A与图3D的不同之处在于，所述空白区141为整个所述第一区14，所述第二子区152包括沿所述第二方向D2排列的中间端子区1522和两个边缘端子区1521，两个所述边缘端子区1521分别位于所述中间端子区1522的相对两端，所述第一驱动端子2位于所述边缘端子区1521，所述第二驱动端子3位于所述第一子区151和所述中间端子区1522，即，所述驱动芯片100上发生翘起的位置位于所述边缘端子区1521。
每一所述边缘端子区1521相对于所述中间端子区1522倾斜设置，每一所述边缘端子区1521包括连接所述中间端子区1522的第一端E1和远离所述中间端子区1522的第二端E2，所述第一端E1至所述第一区14的距离小于所述第二端E2至所述第一区14的距离。
具体地，所述第一端E1至所述第一侧边11的距离小于所述第二端E2至所述第一侧边11的距离；每一所述边缘端子区1521的所述第一端E1和所述第二端E2之间的连线在所述第二方向D2上的夹角为钝角。
在本实施例中，所述边缘端子区1521内的所述第一驱动端子2自所述第一端E1至所述第二端E2呈单排排布，所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1，沿自靠近所述中间端子区1522至远离所述中间端子区1522的方向递增。
可以理解的是，在本实施例中，即使所述第一区14未设置有所述虚拟端子4，由于所述第一驱动端子2倾斜设置，所述第二子区152内的所述第二驱动端子3设置于所述驱动芯片100的中间位置，所述第二子区152内的所述第二驱动端子3并不会发生翘起，仅所述第一驱动端子2发生翘起，本发明通过将所述第一驱动端子2在所述第一端E1和所述第二端E2的连线方向上采用距离差异化设计，以适应在连线方向上的所述第一驱动端子2不同的翘曲程度。
在一种实施例中，请参阅图4B，图4B是本发明实施例提供的驱动芯片的第八种平面结构示意图。图4B与图4A的不同之处在于，所述边缘端子区1521内的所述第一驱动端子2呈至少两排排布，每一排所述第一驱动端子2包括至少两个并排设置的所述第一驱动端子2；所述边缘端子区1521内的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1在所述第一方向D1上递增，本发明通过使不同排的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1采用递增渐变设计以适应在所述第一方向D1上的所述第一驱动端子2不同的翘曲程度。
进一步地，所述边缘端子区1521内的每一排所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1，沿自靠近所述中间端子区1522至远离所述中间端子区1522的方向递增，以适应在连线方向上的每一排所述第一驱动端子2不同的翘曲程度。
请参阅图1、图3A～图3E及图4A～图4B，所述第二子区152内的所述第一驱动端子2及所述第二驱动端子3与所述第一子区151内的所述第二驱动端子3交错排布，以优化布线空间。
需要说明的是，本发明中的所述第一驱动端子2远离所述基板1的端面至所述基板1的距离d1，大于所述第二驱动端子3远离所述基板1的端面至所述基板1的距离，具体表现为，所述第一驱动端子2的厚度大于所述第二驱动端子3的厚度。
具体地，所述第一驱动端子2的厚度与所述第二驱动端子3的厚度差值范围为大于或等于0.1微米。
请参阅图5，图5是本发明实施例提供的显示面板的平面结构示意图。本发明实施例还提供了一种显示面板，所述显示面板包括显示面板主体200和上述实施例中的所述驱动芯片100；所述显示面板主体200包括显示区201和位于所述显示区201一侧的绑定区202，所述驱动芯片100设置于所述绑定区202；所述绑定区202包括多个第一绑定焊盘和多个第二绑定焊盘，所述第一绑定焊盘与所述第一驱动端子2电连接，所述第二绑定焊盘与所述第二驱动端子3电连接。
具体地，所述显示面板主体200还包括非显示区203，所述非显示区203围绕所述显示区201设置，所述绑定区202位于所述非显示区203内，所述非显示区203设置有至少一组GOA(栅极驱动电路)走线，所述GOA走线以两组相对称的GOA走线为例进行说明，两组所述GOA走线均包括位于所述显示区201外侧且平行于所述显示区201边缘的平行段，以及位于所述非显示区203内且指向所述驱动芯片100的倾斜段，所述GOA走线的倾斜段连接所述驱动芯片100以输入扫描信号，所述GOA走线的平行段连接各像素行的扫描线以输出扫描信号。
所述显示区201设置有包括多条沿第二方向D2排列并沿第一方向D1延伸的信号线，示例性地，所述信号线可以包括用于传输数据信号的数据信号线，也可以包括现有技术中公知的其它信号线，如触控信号线等，本发明实施例对此不做具体限定。所述非显示区203包括扇出区204，所述扇出区204位于所述显示区201和所述绑定区202之间，所述扇出区204设置有多条扇出走线，所述扇出走线的一端与相应的所述信号线电连接，所述扇出走线的另一端与所述第一绑定焊盘和所述第二绑定焊盘电连接，从而使得所述显示面板主体200电性连接于所述驱动芯片100，进而使得所述驱动芯片100能够将信号传递给所述信号线。
具体地，所述显示面板主体200可以为液晶显示面板，所述显示面板主体200也可以为有机发光二极管显示面板。具体地，所述显示面板主体200为边缘场开关(FringeField Switching，FFS)液晶显示面板。可以理解的是，所述显示面板主体200也可以为平面转换(In-Plane Switching，IPS)液晶显示面板或者垂直配向(Vertical Alignment)液晶显示面板。
请结合图5和图2B，本发明实施例还提供了一种显示面板，所述显示面板包括显示面板主体200和驱动芯片100，所述显示面板主体200包括显示区201和位于所述显示区201一侧的绑定区202；所述驱动芯片100位于所述绑定区202内，所述驱动芯片100包括基板1和设于所述基板1上的第一驱动端子2和第二驱动端子3，所述第一驱动端子2和所述第二驱动端子3均电性连接于所述显示面板主体200。
其中，所述驱动芯片100处于翘起状态，所述第一驱动端子2远离所述基板1的端面至所述基板1的距离，大于所述第二驱动端子3远离所述基板1的端面至所述基板1的距离，以补偿由于所述第一驱动端子2翘起导致与所述显示面板主体200之间的高度差，起到支撑所述驱动芯片100平衡的作用，避免导电粒子300出现导浅现象，保证所述驱动芯片100能正常绑定于所述显示面板主体200上。
有益效果为：本发明提供的驱动芯片及显示面板，通过对驱动芯片上的端子远离基板的端面至基板的距离差异化设计，发生翘曲的第一驱动端子远离基板的端面至基板的距离，大于未发生翘曲的第二驱动端子远离基板的端面至所述基板的距离，以补偿由于第一驱动端子翘起导致与显示面板主体之间的高度差，起到支撑驱动芯片平衡的作用，避免出现导电粒子导浅现象，保证驱动芯片能正常绑定于显示面板主体上。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (17)

1.一种驱动芯片，其特征在于，所述驱动芯片包括第一区和第二区；
所述驱动芯片还包括基板和设于所述基板上的端子，位于所述第一区的所述端子的分布密度小于位于所述第二区的所述端子的分布密度，位于所述第二区的所述端子包括第一驱动端子和第二驱动端子，所述第一驱动端子位于所述第二区远离所述第一区的一侧；
其中，所述第一驱动端子远离所述基板的端面至所述基板的距离，大于所述第二驱动端子远离所述基板的端面至所述基板的距离。
2.根据权利要求1所述的驱动芯片，其特征在于，所述第一区至少包括空白区，所述第二区包括沿第一方向依次排列的第一子区和第二子区，所述第一子区位于所述第一区和所述第二子区之间；
所述第一驱动端子位于所述第二子区，所述第二驱动端子至少位于所述第一子区；其中，所述第一方向为所述第一区指向所述第二区的方向，第二方向垂直于所述第一方向。
3.根据权利要求2所述的驱动芯片，其特征在于，所述第一区还包括虚拟端子区，所述虚拟端子区内设有多个虚拟端子；所述空白区包括两个子空白区，两个所述子空白区分别位于所述虚拟端子区的相对两端，两个所述子空白区和所述虚拟端子区沿所述第二方向排列；
所述第二子区包括沿所述第二方向排列的中间端子区和两个边缘端子区，两个所述边缘端子区分别位于所述中间端子区的相对两端，所述第一驱动端子位于所述边缘端子区，所述第二驱动端子位于所述第一子区和所述中间端子区。
4.根据权利要求3所述的驱动芯片，其特征在于，每一所述边缘端子区内的所述第一驱动端子呈单排排布，所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
5.根据权利要求3所述的驱动芯片，其特征在于，每一所述边缘端子区包括第一边缘端子区，所述第一边缘端子区内的所述第一驱动端子呈至少两排排布，每一排所述第一驱动端子包括至少两个并排设置的所述第一驱动端子；
所述第一边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离在所述第一方向上递增。
6.根据权利要求5所述的驱动芯片，其特征在于，所述第一边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
7.根据权利要求6所述的驱动芯片，其特征在于，每一所述边缘端子区还包括第二边缘端子区，所述第二边缘端子区位于所述第一边缘端子区和所述中间端子区之间，所述第二边缘端子区内的所述第一驱动端子沿所述第二方向呈单排排布；
所述第二边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
8.根据权利要求4～6任一项所述的驱动芯片，其特征在于，每一所述边缘端子区相对于所述中间端子区倾斜设置，每一所述边缘端子区包括连接所述中间端子区的第一端和远离所述中间端子区的第二端，所述第一端至所述第一区的距离小于所述第二端至所述第一区的距离；
每一所述边缘端子区的所述第一端和所述第二端之间的连线在所述第二方向上的夹角为钝角。
9.根据权利要求2所述的驱动芯片，其特征在于，所述空白区为整个所述第一区，所述第一驱动端子位于整个所述第二子区，所述第二驱动端子位于所述第一子区。
10.根据权利要求2所述的驱动芯片，其特征在于，所述空白区为整个所述第一区，所述第二子区包括沿所述第二方向排列的中间端子区和两个边缘端子区，两个所述边缘端子区位于所述中间端子区的相对两端，所述第一驱动端子位于所述边缘端子区，所述第二驱动端子位于所述第一子区和所述中间端子区；
每一所述边缘端子区相对于所述中间端子区倾斜设置，每一所述边缘端子区包括连接所述中间端子区的第一端和远离所述中间端子区的第二端，所述第一端至所述第一区的距离小于所述第二端至所述第一区的距离；每一所述边缘端子区的所述第一端和所述第二端之间的连线在所述第二方向上的夹角为钝角。
11.根据权利要求10所述的驱动芯片，其特征在于，每一所述边缘端子区内的所述第一驱动端子自所述第一端至所述第二端呈单排排布，所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
12.根据权利要求10所述的驱动芯片，其特征在于，每一所述边缘端子区内的所述第一驱动端子呈至少两排排布，每一排所述第一驱动端子包括至少两个并排设置的所述第一驱动端子；
所述边缘端子区内的所述第一驱动端子远离所述基板的端面至所述基板的距离在所述第一方向上递增。
13.根据权利要求11所述的驱动芯片，其特征在于，所述边缘端子区内的每一排所述第一驱动端子远离所述基板的端面至所述基板的距离，沿自靠近所述中间端子区至远离所述中间端子区的方向递增。
14.根据权利要求1所述的驱动芯片，其特征在于，所述第一驱动端子的厚度大于所述第二驱动端子的厚度。
15.根据权利要求14所述的驱动芯片，其特征在于，所述第一驱动端子的厚度与所述第二驱动端子的厚度差值范围为大于或等于0.1微米。
16.一种显示面板，其特征在于，包括显示面板主体以及如权利要求1～15任一项所述的驱动芯片；
所述显示面板主体包括显示区和位于所述显示区一侧的绑定区，所述驱动芯片设置于所述绑定区；所述绑定区包括多个第一绑定焊盘和多个第二绑定焊盘，所述第一绑定焊盘与所述第一驱动端子电连接，所述第二绑定焊盘与所述第二驱动端子电连接。
17.一种显示面板，其特征在于，包括：
显示面板主体，包括显示区和位于所述显示区一侧的绑定区；以及
驱动芯片，位于所述绑定区内，包括基板和设于所述基板上的第一驱动端子和第二驱动端子，所述第一驱动端子和所述第二驱动端子均电性连接于所述显示面板主体；
其中，所述驱动芯片处于翘起状态，所述第一驱动端子远离所述基板的端面至所述基板的距离，大于所述第二驱动端子远离所述基板的端面至所述基板的距离。
CN202111164185.6A 2021-09-30 2021-09-30 驱动芯片及显示面板 Active CN113823241B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111164185.6A CN113823241B (zh) 2021-09-30 2021-09-30 驱动芯片及显示面板
PCT/CN2021/125013 WO2023050494A1 (zh) 2021-09-30 2021-10-20 驱动芯片及显示面板
US17/613,003 US20240038700A1 (en) 2021-09-30 2021-10-20 Drive chip and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111164185.6A CN113823241B (zh) 2021-09-30 2021-09-30 驱动芯片及显示面板

Publications (2)

Publication Number Publication Date
CN113823241A CN113823241A (zh) 2021-12-21
CN113823241B true CN113823241B (zh) 2022-09-27

Family

ID=78920014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111164185.6A Active CN113823241B (zh) 2021-09-30 2021-09-30 驱动芯片及显示面板

Country Status (3)

Country Link
US (1) US20240038700A1 (zh)
CN (1) CN113823241B (zh)
WO (1) WO2023050494A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339942A (zh) * 2007-07-03 2009-01-07 力成科技股份有限公司 避免基板翘曲引起的焊接缺陷的半导体封装接合构造
JP2009032948A (ja) * 2007-07-27 2009-02-12 Sony Chemical & Information Device Corp Ｉｃチップ及びｉｃチップの実装方法
WO2015186932A1 (ko) * 2014-06-05 2015-12-10 주식회사 아이에스시 컨택 시트 및 소켓 구조체

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247534A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
CN101285942B (zh) * 2007-04-13 2010-05-26 群康科技(深圳)有限公司 液晶显示器
US20090039490A1 (en) * 2007-08-08 2009-02-12 Powertech Technology Inc. Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage
WO2014057908A1 (ja) * 2012-10-11 2014-04-17 シャープ株式会社 駆動チップ及び表示装置
JP2016134450A (ja) * 2015-01-16 2016-07-25 デクセリアルズ株式会社 接続構造体
JP2017138377A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
CN107749239B (zh) * 2017-10-31 2020-08-25 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
JP2019095694A (ja) * 2017-11-27 2019-06-20 株式会社ジャパンディスプレイ 表示装置
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
CN109036155A (zh) * 2018-07-26 2018-12-18 武汉华星光电技术有限公司 显示面板及显示装置
CN110579917B (zh) * 2019-10-15 2022-03-01 上海中航光电子有限公司 显示模组及显示装置
CN111383554B (zh) * 2019-11-06 2021-12-17 上海中航光电子有限公司 显示面板及显示装置
CN111180464B (zh) * 2020-01-03 2021-12-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111883039B (zh) * 2020-07-31 2023-05-30 厦门天马微电子有限公司 一种驱动芯片及显示装置
CN112037649A (zh) * 2020-08-12 2020-12-04 上海中航光电子有限公司 显示面板和显示装置
CN113362716B (zh) * 2021-06-17 2022-08-05 武汉华星光电技术有限公司 显示面板、显示装置及驱动芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339942A (zh) * 2007-07-03 2009-01-07 力成科技股份有限公司 避免基板翘曲引起的焊接缺陷的半导体封装接合构造
JP2009032948A (ja) * 2007-07-27 2009-02-12 Sony Chemical & Information Device Corp Ｉｃチップ及びｉｃチップの実装方法
WO2015186932A1 (ko) * 2014-06-05 2015-12-10 주식회사 아이에스시 컨택 시트 및 소켓 구조체

Also Published As

Publication number Publication date
CN113823241A (zh) 2021-12-21
US20240038700A1 (en) 2024-02-01
WO2023050494A1 (zh) 2023-04-06

Similar Documents

Publication Publication Date Title
US11048132B2 (en) Display panel and display apparatus
US11092860B1 (en) Display panel and display device
US11624956B2 (en) Display panel and display device
CN109212852B (zh) 显示面板及显示装置
CN112037649A (zh) 显示面板和显示装置
CN111650788A (zh) 异形显示面板及异形显示装置
US20210405420A1 (en) Display panel and display device
CN212675816U (zh) 显示面板和显示装置
CN108718481B (zh) 一种引脚结构及显示面板的绑定结构
US20240128278A1 (en) Bonding structure, display panel, flexible circuit board and display apparatus
JP7405859B2 (ja) ディスプレイパネル、ディスプレイ装置及び駆動チップ
CN113823241B (zh) 驱动芯片及显示面板
CN113823183B (zh) 显示面板及显示装置
CN111951682B (zh) 显示面板及显示装置
CN114255658B (zh) 显示面板及显示装置
CN112135467A (zh) 焊接结构和显示模组
US11406017B2 (en) Flexible printed circuit board, display panel, and display device
CN113487971A (zh) 显示面板及显示装置
KR102669341B1 (ko) 디스플레이 패널, 디스플레이 장치 및 구동 칩
CN113917747B (zh) 显示面板及显示装置
CN113160703B (zh) 显示面板及其制作方法、显示装置
CN101304018B (zh) 影像显示系统
JPH085552Y2 (ja) フラットパネルディスプレイ
TW202207379A (zh) 晶片之導流結構
CN118116286A (zh) 阵列基板、柔性显示面板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant