JPH085552Y2 - フラットパネルディスプレイ - Google Patents
フラットパネルディスプレイInfo
- Publication number
- JPH085552Y2 JPH085552Y2 JP1988041397U JP4139788U JPH085552Y2 JP H085552 Y2 JPH085552 Y2 JP H085552Y2 JP 1988041397 U JP1988041397 U JP 1988041397U JP 4139788 U JP4139788 U JP 4139788U JP H085552 Y2 JPH085552 Y2 JP H085552Y2
- Authority
- JP
- Japan
- Prior art keywords
- flat panel
- panel display
- input
- terminals
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はフラットパネルディスプレイ用ドライバーIC
のパッドレイアウトに関する。以下フラットパネルディ
スプレイ用ドライバーICはDr.ICと呼ぶ。
のパッドレイアウトに関する。以下フラットパネルディ
スプレイ用ドライバーICはDr.ICと呼ぶ。
従来のDr.ICのパッドレイアウトは、出力パッドと入
力パッドは対向する方向にレイアウトされていた。第６
図に示すようにICチップ21の３辺へ出力パッド23をレイ
アウトして残る１辺へ入力パッド22をレイアウトしてい
た。
力パッドは対向する方向にレイアウトされていた。第６
図に示すようにICチップ21の３辺へ出力パッド23をレイ
アウトして残る１辺へ入力パッド22をレイアウトしてい
た。
出力パッド23は通常80〜160箇所設けられて入力パッ
ド22は10〜20箇所設けられていた。
ド22は10〜20箇所設けられていた。
このようなICチップ21は第11図に示されるようなフラ
ットパッケージ26に実装され供給されたり、第９図に示
されるようなテープキャリア27に実装され供給されてい
る。
ットパッケージ26に実装され供給されたり、第９図に示
されるようなテープキャリア27に実装され供給されてい
る。
しかし前述の従来技術ではフラットパネルディスプレ
イを駆動させる場合入力信号の配線のためのスペースが
共通基板上に大きくとられてしまい製品外形のサイズが
大きく重くなってしまうという問題を有していた。つま
りフラットパネルディスプレイの表示サイズに対して配
線のスペース分だけどうしても大きくなってしまい重量
も増していた。また、第７図及び第８図に示したような
従来技術のICチップ21を使用したチップオンパネルでは
外形サイズが大きく、そのためフラットパネルディスプ
レイ９の不良率が高くコストの増加を招いていた。また
通常ガラスでフラットパネルディスプレイ９は作られて
いるため重量も重いものとなっていた。また入力パッド
22の各種信号を接続するためワイヤーボンディングのワ
イヤー14を手前の配線を飛び越して遠くの配線へ接続す
る必要がありワイヤーボンディングの不良率が高くコス
トアップに結びついていた。
イを駆動させる場合入力信号の配線のためのスペースが
共通基板上に大きくとられてしまい製品外形のサイズが
大きく重くなってしまうという問題を有していた。つま
りフラットパネルディスプレイの表示サイズに対して配
線のスペース分だけどうしても大きくなってしまい重量
も増していた。また、第７図及び第８図に示したような
従来技術のICチップ21を使用したチップオンパネルでは
外形サイズが大きく、そのためフラットパネルディスプ
レイ９の不良率が高くコストの増加を招いていた。また
通常ガラスでフラットパネルディスプレイ９は作られて
いるため重量も重いものとなっていた。また入力パッド
22の各種信号を接続するためワイヤーボンディングのワ
イヤー14を手前の配線を飛び越して遠くの配線へ接続す
る必要がありワイヤーボンディングの不良率が高くコス
トアップに結びついていた。
又、第10図に示すようなテープキャリア実装において
も第９図のような従来のICチップ21をボンディングする
と製品外形11は大きくなり、基板28も大形になってしま
う。そのためコストは高くなり、重量も増加するという
欠点があった。
も第９図のような従来のICチップ21をボンディングする
と製品外形11は大きくなり、基板28も大形になってしま
う。そのためコストは高くなり、重量も増加するという
欠点があった。
そこで本考案はこのような問題点を解決するものでそ
の目的とするところは軽量，薄型，小型のフラットパネ
ルディスプレイを実現できる理想的なパッドレイアウト
をもつDr.ICを用いたフラットパネルディスプレイを提
供するところにある。
の目的とするところは軽量，薄型，小型のフラットパネ
ルディスプレイを実現できる理想的なパッドレイアウト
をもつDr.ICを用いたフラットパネルディスプレイを提
供するところにある。
〔課題を解決するための手段〕 本考案のフラットパネルディスプレイは,1辺のみに出
力端子が形成され，その辺と直交する２辺のみに入力端
子が形成された複数の駆動用集積回路もしくは該駆動用
集積回路が実装されてなり該駆動用集積回路と同様に出
力端子と入力端子とが形成された複数のテープキャリア
を，前記出力端子の形成された辺がフラットパネルディ
スプレイの表示部側に位置するように前記フラットパネ
ルディスプレイを構成する基板上の端部に分離配置して
なり，回路基板上または前記フラットパネルディスプレ
イを構成する基板上に形成された配線により前記入力端
子間を電気的に接続することを特徴とする。
力端子が形成され，その辺と直交する２辺のみに入力端
子が形成された複数の駆動用集積回路もしくは該駆動用
集積回路が実装されてなり該駆動用集積回路と同様に出
力端子と入力端子とが形成された複数のテープキャリア
を，前記出力端子の形成された辺がフラットパネルディ
スプレイの表示部側に位置するように前記フラットパネ
ルディスプレイを構成する基板上の端部に分離配置して
なり，回路基板上または前記フラットパネルディスプレ
イを構成する基板上に形成された配線により前記入力端
子間を電気的に接続することを特徴とする。
本考案の上記の構成によれば、第１図に示すようにIC
チップ１の１辺に出力パッド３をレイアウトし、残る２
辺（あるいは１辺でもよい）に入力パッド２をレイアウ
トすることになる。つまり出力パッド３の並んだ方向と
入力パッド２の並んだ方向とが直交してレイアウトされ
る。従って、第２図に示されるようにレイアウトされた
場合出力パッド３の存在する辺12に対して反対側の辺13
近傍のPCB8上では配線10を必要としなくなりICチップ１
のチップサイズのみが製品外形11を決定することにな
る。
チップ１の１辺に出力パッド３をレイアウトし、残る２
辺（あるいは１辺でもよい）に入力パッド２をレイアウ
トすることになる。つまり出力パッド３の並んだ方向と
入力パッド２の並んだ方向とが直交してレイアウトされ
る。従って、第２図に示されるようにレイアウトされた
場合出力パッド３の存在する辺12に対して反対側の辺13
近傍のPCB8上では配線10を必要としなくなりICチップ１
のチップサイズのみが製品外形11を決定することにな
る。
第２図は本考案の一実施例におけるフラットパネルデ
ィスプレイ９の構造図であって、本考案による出力パッ
ド３を持ち入力パッド２を持つICチップ１がフラットパ
ネルディスプレイ９の３辺に実装されている。このフラ
ットパネルディスプレイ９が液晶表示装置（LCD）であ
るとすると、その透明電極（通常インジウムティンオキ
サイドITOを使用）へはニッケルメッキを施してワイヤ
ーボンディング14による実装を行なって第２図のような
形態（一般的にはICチップがフラットパネルへ直接搭載
されているのでチップオンパネルと呼称される。）とし
てもよい。あるいはLCDでなるフラットパネルディスプ
レイ９にはニッケルメッキを施さなくてもよい異方性導
電接着剤による実装も可能である。また第３図に示すよ
うに第２図のチップのパッド面を下にして直接異方性導
電接着剤中の導通剤（通常５〜10μｍのNi粒子）によっ
て接続をとることもできる。この実装方法だと更に本考
案の特徴である省スペース化という目的を生かせる。
ィスプレイ９の構造図であって、本考案による出力パッ
ド３を持ち入力パッド２を持つICチップ１がフラットパ
ネルディスプレイ９の３辺に実装されている。このフラ
ットパネルディスプレイ９が液晶表示装置（LCD）であ
るとすると、その透明電極（通常インジウムティンオキ
サイドITOを使用）へはニッケルメッキを施してワイヤ
ーボンディング14による実装を行なって第２図のような
形態（一般的にはICチップがフラットパネルへ直接搭載
されているのでチップオンパネルと呼称される。）とし
てもよい。あるいはLCDでなるフラットパネルディスプ
レイ９にはニッケルメッキを施さなくてもよい異方性導
電接着剤による実装も可能である。また第３図に示すよ
うに第２図のチップのパッド面を下にして直接異方性導
電接着剤中の導通剤（通常５〜10μｍのNi粒子）によっ
て接続をとることもできる。この実装方法だと更に本考
案の特徴である省スペース化という目的を生かせる。
このような実装方法はフェースダウンによるチップオ
ンパネルと呼ばれており、フェースダウンとはバンプの
ある表面（フェース）を下向きにして取付けるものであ
る。
ンパネルと呼ばれており、フェースダウンとはバンプの
ある表面（フェース）を下向きにして取付けるものであ
る。
以上第２図，第３図に示した実施例ではフラットパネ
ルディスプレイ９の表示部15に対して製品外形11は本考
案のICチップ１を使用したことにより従来のICチップを
使用した場合より各辺で５〜15mm全体では10〜30mmの縦
横サイズの縮小ができた。
ルディスプレイ９の表示部15に対して製品外形11は本考
案のICチップ１を使用したことにより従来のICチップを
使用した場合より各辺で５〜15mm全体では10〜30mmの縦
横サイズの縮小ができた。
また，第４図に示す実施例は，上述したICチップ１を
テープキャリア７に実装した例であり,ICチップ１の出
力パッド・入力パッドに対応して出力端子５・入力端子
４がテープキャリア７上に形成されている。そして，第
５図に示す実施例は，上記第４図に示すテープキャリア
をフラットパネルディスプレイ９に実装した例を示して
いる。第５図より明らかなようにテープキャリア７の出
力端子５が形成された辺がフラットパネルディスプレイ
９の表示部15側に配置されている。
テープキャリア７に実装した例であり,ICチップ１の出
力パッド・入力パッドに対応して出力端子５・入力端子
４がテープキャリア７上に形成されている。そして，第
５図に示す実施例は，上記第４図に示すテープキャリア
をフラットパネルディスプレイ９に実装した例を示して
いる。第５図より明らかなようにテープキャリア７の出
力端子５が形成された辺がフラットパネルディスプレイ
９の表示部15側に配置されている。
従って、ラップトップコンピュータ，ハンドヘルドコ
ンピュータの外形は使用されるフラットパネルディスプ
レイ９の製品外形11によって左右されるため最終製品で
あるラップトップコンピュータ，ハンドヘルドコンピュ
ータの小型，軽量化が達成されるという効果を有する。
ンピュータの外形は使用されるフラットパネルディスプ
レイ９の製品外形11によって左右されるため最終製品で
あるラップトップコンピュータ，ハンドヘルドコンピュ
ータの小型，軽量化が達成されるという効果を有する。
以上述べたように、本考案によれば小型，軽量，低コ
ストのフラットディスプレイを可能にするという効果を
有している。
ストのフラットディスプレイを可能にするという効果を
有している。
第１図は本考案のフラットパネルディスプレイ用ドライ
バーICのパッドレイアウト図。 第２図は本考案のフラットパネルディスプレイ用ドライ
バーICをワイヤーボンディングで実装した平面図。 第３図は本考案のフラットパネルディスプレイ用ドライ
バーICをフェースダウンボンディングで実装した平面
図。 第４図は本考案のフラットパネルディスプレイ用ドライ
バーICをテープキャリアで実装した平面図。 第５図は本考案のテープキャリア実装品７をフラットパ
ネルディスプレイ９に実装した平面図。 第６図は従来のフラットパネルディスプレイ用ドライバ
ーICのパッドレイアウト図。 第７図は従来のフラットパネルディスプレイ用ドライバ
ーICをワイヤーボンディングで実装した平面図。 第８図は従来のフラットパネルディスプレイ用ドライバ
ーICをフェースダウンボンディングで実装した平面図
（第３図と同じ理由（パッドが下側のため）で入出力端
子は表面からは見えない。） 第９図は従来のフラットパネルディスプレイ用ドライバ
ーICをテープキャリアで実装した平面図。 第10図は従来のテープキャリア実装品27をフラットパネ
ルディスプレイ９に実装した平面図。 第11図は従来のフラットパネルディスプレイ用ドライバ
ーICをリードフレームへワイヤーボンディングしたフラ
ットパッケージの平面図。 1,21……ICチップ 2,22……入力パッド 3,23……出力パッド 4,24……入力端子 5,25……出力端子 26……フラットパケージ 7,27……テープキャリア 8,28……基板 ９……フラットパネルディスプレイ 10……配線 11……製品外形 12……出力パッドの辺 13……出力パッドの反対側の辺 14……ワイヤーボンディング（ワイヤー） 15……表示部
バーICのパッドレイアウト図。 第２図は本考案のフラットパネルディスプレイ用ドライ
バーICをワイヤーボンディングで実装した平面図。 第３図は本考案のフラットパネルディスプレイ用ドライ
バーICをフェースダウンボンディングで実装した平面
図。 第４図は本考案のフラットパネルディスプレイ用ドライ
バーICをテープキャリアで実装した平面図。 第５図は本考案のテープキャリア実装品７をフラットパ
ネルディスプレイ９に実装した平面図。 第６図は従来のフラットパネルディスプレイ用ドライバ
ーICのパッドレイアウト図。 第７図は従来のフラットパネルディスプレイ用ドライバ
ーICをワイヤーボンディングで実装した平面図。 第８図は従来のフラットパネルディスプレイ用ドライバ
ーICをフェースダウンボンディングで実装した平面図
（第３図と同じ理由（パッドが下側のため）で入出力端
子は表面からは見えない。） 第９図は従来のフラットパネルディスプレイ用ドライバ
ーICをテープキャリアで実装した平面図。 第10図は従来のテープキャリア実装品27をフラットパネ
ルディスプレイ９に実装した平面図。 第11図は従来のフラットパネルディスプレイ用ドライバ
ーICをリードフレームへワイヤーボンディングしたフラ
ットパッケージの平面図。 1,21……ICチップ 2,22……入力パッド 3,23……出力パッド 4,24……入力端子 5,25……出力端子 26……フラットパケージ 7,27……テープキャリア 8,28……基板 ９……フラットパネルディスプレイ 10……配線 11……製品外形 12……出力パッドの辺 13……出力パッドの反対側の辺 14……ワイヤーボンディング（ワイヤー） 15……表示部
Claims (2)
- 【請求項１】１辺のみに出力端子が形成され，その辺と
直交する２辺のみに入力端子が形成された複数の駆動用
集積回路を，前記出力端子の形成された辺がフラットパ
ネルディスプレイの表示部側に位置するように前記フラ
ットパネルディスプレイを構成する基板上の端部に分離
配置してなり，回路基板上または前記フラットパネルデ
ィスプレイを構成する基板上に形成された配線上に前記
入力端子を配置して電気的接続することを特徴とするフ
ラットパネルディスプレイ。 - 【請求項２】１辺のみに出力端子が形成され，その辺と
直交する２辺のみに入力端子が形成された複数の駆動用
集積回路が実装されてなり該駆動用集積回路と同様に出
力端子と入力端子とが形成された複数のテープキャリア
を，前記出力端子の形成された辺がフラットパネルディ
スプレイの表示部側に位置するように前記フラットパネ
ルディスプレイを構成する基板上の端部に分離配置して
なり、回路基板上に形成された配線上に前記入力端子を
配置して電気的接続することを特徴とするフラットパネ
ルディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988041397U JPH085552Y2 (ja) | 1988-03-29 | 1988-03-29 | フラットパネルディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988041397U JPH085552Y2 (ja) | 1988-03-29 | 1988-03-29 | フラットパネルディスプレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01145131U JPH01145131U (ja) | 1989-10-05 |
| JPH085552Y2 true JPH085552Y2 (ja) | 1996-02-14 |
Family
ID=31267832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988041397U Expired - Lifetime JPH085552Y2 (ja) | 1988-03-29 | 1988-03-29 | フラットパネルディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH085552Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2528055Y2 (ja) * | 1991-08-22 | 1997-03-05 | 三洋電機株式会社 | 液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6294970A (ja) * | 1985-10-21 | 1987-05-01 | Sharp Corp | フイルムキヤリアｌｓｉ |
-
1988
- 1988-03-29 JP JP1988041397U patent/JPH085552Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01145131U (ja) | 1989-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300997B1 (en) | Liquid crystal display device having an IC chip mounted on a narrow film wiring board | |
| WO2019210660A1 (zh) | 显示面板和显示装置 | |
| JP2753549B2 (ja) | 液晶表示デバイス | |
| JPH0611721A (ja) | 液晶パネルの実装構造および実装方法 | |
| JP3123616B2 (ja) | 液晶表示装置の実装方法 | |
| JPH085552Y2 (ja) | フラットパネルディスプレイ | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| JP3150334B2 (ja) | 液晶パネル | |
| WO2020107654A1 (zh) | 显示屏及显示装置 | |
| JP2510754Y2 (ja) | 液晶装置 | |
| US5654730A (en) | Liquid crystal display device | |
| JPH11307902A (ja) | 回路基板 | |
| JP2674033B2 (ja) | 液晶装置 | |
| JPH10308413A (ja) | 電子部品及び電子部品搭載モジュール | |
| JPH06222378A (ja) | 平面型表示装置 | |
| CN101685205B (zh) | 芯片、芯片-玻璃接合的封装结构及液晶面板 | |
| TWI392948B (zh) | 主動元件陣列基板 | |
| JP2001056479A (ja) | 半導体装置及びその接合構造 | |
| JPH07263485A (ja) | Ｉｃチップおよびそれと基板との接続構造 | |
| JP2665275B2 (ja) | 半導体装置 | |
| TW546514B (en) | Liquid crystal display module structure | |
| JP2001057375A (ja) | 半導体装置の接合構造 | |
| KR100524484B1 (ko) | 엘시디 모듈 | |
| JP3224848B2 (ja) | 液晶表示装置 | |
| JPS60208734A (ja) | 液晶表示装置 |