JP2009032948A - Icチップ及びicチップの実装方法 - Google Patents

Icチップ及びicチップの実装方法 Download PDF

Info

Publication number
JP2009032948A
JP2009032948A JP2007196083A JP2007196083A JP2009032948A JP 2009032948 A JP2009032948 A JP 2009032948A JP 2007196083 A JP2007196083 A JP 2007196083A JP 2007196083 A JP2007196083 A JP 2007196083A JP 2009032948 A JP2009032948 A JP 2009032948A
Authority
JP
Japan
Prior art keywords
chip
mounting
height
connection
mounting terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007196083A
Other languages
English (en)
Inventor
Misao Konishi
美佐夫 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2007196083A priority Critical patent/JP2009032948A/ja
Publication of JP2009032948A publication Critical patent/JP2009032948A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract


【課題】接続不良が発生せず導通信頼性を向上させることが可能な異方導電性接着剤を用いたICチップの接続技術を提供する。
【解決手段】本発明は、接続電極としてチップ本体2に複数の実装端子3、4を有し、異方導電性接着剤によって実装されるICチップである。複数の実装端子3、4のうち、予め特定された領域として、長方形形状の接続側面2aの短辺側縁部に設けられたの実装端子4の高さが、接続側面2aの長辺側縁部に設けられた実装端子3の高さより高くされている。
【選択図】 図1

Description

本発明は、接続端子としてバンプを有するICチップ、及びICチップを用いた実装方法に関する。
従来より、例えば液晶表示装置等の配線(ガラス)基板上にICチップを実装する手段として、異方導電性接着フィルムが用いられている(例えば、特許文献1参照)。
この異方導電性接着フィルムを用いてICチップの実装を行うには、ICチップの接続端子(バンプ)と配線基部の電極端子との間に異方導電性接着フィルムを介在させ、熱圧着ヘッドによってICチップを加熱するとともに押圧することによって熱圧着を行う。
しかし、従来、ICチップに設けられたバンプのうち、特定のバンプに関して接続不良が生ずる場合がある。
例えば、図7(a)に示すように、ICチップ101のチップ本体102縁部に設けられたバンプ103、104のうち、短辺側に設けられたバンプ(楕円A、B内)に接続不良が生ずる場合がある。
また、図7(b)に示すように、ICチップ201のチップ本体202長辺部に設けられたバンプ203〜205のうち、一方の長辺側においてバンプが千鳥状に設けられたICチップ201にあっては、外側のバンプ204(楕円C内)に接続不良が生ずる場合がある。
特開平8−7658号公報
本発明は、このような従来技術の課題を解決するためになされたもので、接続不良が発生せず導通信頼性を向上させることが可能な異方導電性接着剤を用いたICチップの接続技術を提供することを目的とする。
上記目的を達成するためになされた請求項1記載の発明は、接続電極としてチップ本体に複数の実装端子を有し、異方導電性接着剤によって実装されるICチップであって、前記複数の実装端子のうち、予め特定された領域の実装端子の高さが、他の実装端子の高さより高くされたものである。
請求項2記載の発明は、請求項1記載の発明において、前記複数の実装端子が長方形状の接続側面の縁部に設けられ、当該複数の実装端子のうち、前記接続側面の短辺側縁部に設けられた実装端子の高さが、前記接続側面の長辺側縁部に設けられた実装端子の高さより高くされたものである。
請求項3記載の発明は、請求項1記載の発明において、前記複数の実装端子が接続側面の縁部に沿って複数の列状に設けられ、当該複数列の実装端子のうち、当該接続側面の縁部外側に設けられた実装端子の高さが、当該接続側面の縁部内側に設けられた実装端子の高さより高くされたものである。
請求項4記載の発明は、請求項1乃至3のいずれか1項記載の発明において、前記予め特定された領域の実装端子の高さと、前記他の実装端子の高さとの差が、使用する異方導電性接着剤の導電粒子の粒径の5%〜95%であるものである。
請求項5記載の発明は、所定の接続電極が形成された配線基板と、請求項1乃至4のいずれか1項記載のICチップとの間に異方導電性接着剤を配置し、加熱及び加圧を行うことにより、前記配線基板と前記ICチップを接着するとともに当該電極同士を電気的に接続する工程を有するICチップの実装方法である。
本発明の場合、接続電極としてチップ本体に設けられた複数の実装端子のうち、予め特定された領域(例えば、長方形状の接続側面の短辺側縁部領域や、接続側面の縁部に沿って実装端子が複数の列状に設けられた場合の縁部外側領域)の実装端子の高さが、他の実装端子の高さより高くされていることから、異方導電性接着剤を用いて熱圧着を行った場合に、従来技術ではつぶれ状態が不十分であった特定の導電粒子を十分に圧縮することができる。
その結果、本発明によれば、各実装端子上における導電粒子の圧縮状態を均一にすることができるので、種々のタイプのICチップにおいて、導通信頼性を向上させることができる。
特に、本発明によれば、径の大きな導電粒子を用いることなく導通信頼性を向上させることができるので、ファインピッチのバンプを有するICチップに有用となるものである。
本発明によれば、接続不良が発生せず導通信頼性を向上させることができる異方導電性接着剤を用いたICチップの接続技術を提供することができる。
以下、本発明に係るICチップ及びICチップの実装方法の好ましい形態について図面を用いて説明する。
なお、後述するように、本発明に用いる異方導電性接着剤7は、絶縁性接着剤樹脂8中に導電粒子9が分散されているものであるが、その態様としては、ペースト状又はフィルム状のいずれにも適用することができる。
図1(a)(b)は、本発明に係るICチップの実施の形態を示す概略図で、図1(a)は平面図、図1(b)は正面図である。また、図2(a)(b)及び図3(a)(b)は、本発明の原理を示す説明図である。
図1(a)(b)に示すように、本実施の形態のICチップ1は、例えば、COG(Cip On Glass)方式に用いられるもので、長方体形状のチップ本体2を有し、その接続側面2aが長方形形状に形成されている。
ICチップ1の接続側面2aの縁部(長辺及び短辺)には、接続電極として、以下のようなバンプを用いた実装端子3、4が、所定のピッチをおいて複数個設けられている。
本実施の形態の場合、実装端子3、4は、それぞれパターン状のAl(アルミニウム)からなる電極部上に、Au(金)からなるバンプを形成することにより構成されている。
ここで、Al電極部上にAuバンプを形成するには、例えば以下に説明する公知のめっき法(例えば特許2936680号公報参照)を用いることができる。
すなわち、めっき法では、Al配線(電極部)と絶縁膜が形成されたSi基板を用意し、この絶縁膜にAl配線を外部に接続するための開孔を形成し、その全面にTi(チタン)をスパッタしてTi膜を形成し、Pd(パラジウム)をスパッタしてPd膜を形成する。次いで、その上にレジストを被着しこれをパターニングすることによって、Auバンプ形成用の開孔を有するレジストマスクを形成する。
さらに、前述の開孔からPd膜の上にAuめっきを施してAuめっき層を形成し、その後、前述のレジストマスクを除去し、さらに金めっき層をマスクにしてPd膜とTi膜をエッチングする。これによりAl電極部上に形成されたAuバンプを得る。
本発明では、複数の実装端子3、4のうち、予め特定された領域の実装端子の高さが、他の実装端子の高さより高くされている。
本実施の形態においては、図1(a)(b)に示すように、ICチップ1の接続側面2aの短辺側縁部(楕円A,Bで示す領域)に設けられた実装端子4の高さが、接続側面2aの長辺側縁部に設けられた実装端子3の高さより高くなるように構成されている。
本発明の場合、ICチップ1の短辺側縁部の実装端子4の高さを長辺側縁部の実装端子3の高さより高くする方法は、特に限定されることはないが、製造工程の簡易さの観点からは、例えば、図3(b)に示すように、実装端子4を設ける部分、すなわち、Al電極部20上に金属によるかさ上げ部10を設けて電極部分を多層化することが好ましい。
この場合、かさ上げ部10の形成方法としては、例えば、アルミニウムを用いたスパッタリング法を採用することができる。
そして、かさ上げ部10を形成した後、ICチップ1の接続側面2a上にパッシベーション膜21を形成し、さらに、かさ上げ部10と、Al電極部20との上に、上記方法によって同じ高さのバンプ部30、バンプ部40をそれぞれ形成する。
これにより、ICチップ1の短辺側縁部の実装端子4の高さが、かさ上げ部10の分だけ長辺側縁部の実装端子3の高さより高いICチップ1を得ることができる。
以下、本発明の原理を図2(a)(b)及び図3(a)(b)を用いて説明する。
ここでは、接続電極13、14が設けられた配線基板11上に、ICチップ1を実装する場合を考える。配線基板11の接続電極13、14は、ICチップ1の実装端子3、4にそれぞれ対応するものである。
ICチップ1の実装時には、図2(a)に示すように、配線基板11とICチップ1との間に、異方導電性接着剤7を配置して熱圧着を行うが、その際、ICチップ1側から加熱及び加圧を行う。
この場合、ICチップ1の到達温度は200〜250℃程度となるが、配線基板11側の到達温度は100〜150℃程度とICチップ1に比べて低いため、加熱時にはICチップ1の方が延びた状態となっている。このため、実装後、冷却の際にICチップ1のチップ本体2の収縮が大きく、例えば、図2(b)に示すように、配線基板11よりICチップ1の反りが大きくなり、結果として、実装部分全体に反りが発生する。
この状態では、ICチップ1の接続側面2aの縁部のうち短辺側縁部2bに応力が加わりやすいので、図3(a)に示すように、異方導電性接着剤7の導電粒子9bに対する押圧力が他の領域(本例では長辺側縁部)の導電粒子9に比べて小さく導電粒子9bの変形(圧縮)率が不足する傾向にある。
そこで、図3(b)に示すように、ICチップ1の接続側面2aの短辺側縁部2bにおいて、Al電極部20上にかさ上げ部10を設け、このかさ上げ部10上にバンプ部40を形成することにより、実装端子4の高さを、接続側面2aの長辺側縁部の実装端子3の高さ(=バンプ部30の高さ)より高くする。
これにより、実装端子3及び接続電極13間の間隔と、実装端子4及び接続電極14間の間隔とを同等にすることができるので、ICチップ1の接続側面2aの縁部の各部分において導電粒子9に対して均一の力で押圧して圧縮率を均一にすることができる。
本発明の場合、実装端子3、4の高さの差は、特に限定されることはないが、導電粒子9の圧縮状態を均一にして導通信頼性を向上させる観点からは、導電粒子9の粒径の5%〜95%とすることが好ましく、より好ましくは、30%〜60%である。
具体的には、例えば、導電粒子9の粒径が3μm〜5μmである場合において、実装端子3、4の高さの差を、0.5μm〜3μmとすることができる。
この場合、導電粒子9の弾性率が、100kgf/mm2〜1000kgf/mm2の範囲にある場合により効果的である。
図4(a)(b)、図5(a)(b)及び図6(a)(b)は、本発明の他の実施の形態を示すものであり、以下、上記実施の形態と同一の部分については同一の符号を付しその詳細な説明を省略する。
図4(a)(b)に示すように、本実施の形態のICチップ1Aは、チップ本体2の接続側面2aの長辺側縁部に、接続電極としての実装端子3、4A、5が設けられている。
本実施の形態では、ICチップ1Aの接続側面2aの長辺側縁部の一方において、この長辺側縁部に沿って2列の実装端子4A、5が千鳥状に配列されている。
そして、実装端子4A、5のうち、接続側面2aの一方の長辺側縁部外側に設けられた実装端子4A(楕円Cで示す領域)の高さが、この長辺側縁部内側に設けられた実装端子5の高さより高くなるように構成されている。
この場合、ICチップ1Aの接続側面2aの長辺側縁部外側の実装端子4Aの高さを長辺側縁部内側の実装端子5の高さより高くする方法は、上記実施の形態と同様の方法を採用することができる。すなわち、図6(b)に示すように、実装端子5は、Al電極部20上にバンプ部50が形成され、実装端子4Aは、Al電極部20上にかさ上げ部10が形成され、その上にバンプ部40が形成されている。
なお、本実施の形態の場合、ICチップ1Aの接続側面2aの短辺側縁部には、実装端子は設けられていない。
このような2列の実装端子4A、5が長辺側縁部に沿って千鳥状に配列されているICチップ1Aにおいて、実装時にICチップ1A側から加熱及び加圧を行うと、図5(b)に示すように、チップ本体2の中央部分が長辺側縁部と比較して沈み込む傾向がある。
このため、ICチップ1Aの実装後において、チップ本体2の中央部分と長辺側縁部との高さに差が生ずる。この差は、2列の実装端子4A、5が設けられた側の長辺側縁部2cにおいて、特に大きくなる(数μm程度)。
ここで、図6(a)に示すように、実装端子4A、5の高さが等しい場合には、この長辺側縁部外側の実装端子4Aの導電粒子9cに対する押圧力が、他の領域の導電粒子9に比べて小さくなり、この導電粒子9cの変形(圧縮)率が不足する。
そこで、本実施の形態では、図6(b)に示すように、ICチップ1Aの接続側面2aの長辺側縁部2c外側における実装端子4Aの高さを、Al電極部20上にかさ上げ部10を設けることによって長辺側縁部2c内側の実装端子5の高さより高くする。
これにより上記実施の形態と同様に、実装端子5及び接続電極15間の間隔と、実装端子4A及び接続電極14間の間隔とを同等にすることができるので、ICチップ1Aの縁部の各部分において導電粒子9に対して均一の力で押圧して圧縮率を均一にすることができる。
本発明の場合、実装端子5、4Aの高さの差は、特に限定されることはないが、導電粒子9の圧縮状態を均一にして導通信頼性を向上させる観点からは、実装端子5、4Aの差を、導電粒子9の粒径の5%〜95%とすることが好ましい。
具体的には、例えば、導電粒子9の粒径が3μm〜5μmである場合において、実装端子5、4Aの差を、0.5μm〜3μmとすることができる。
この場合、導電粒子9の弾性率が、100kgf/mm2〜1000kgf/mm2の範囲にある場合により効果的である。
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、複数の実装端子のうち高さを高くする実装端子については、上述の実施の形態のように接続側面の縁部(短辺部又は長辺部)に配列されたものの全部には限られず、一部の実装端子であってもよい。
例えば、チップ本体の接続側面の隅部分の実装端子の高さを他の領域の実装端子より高くするなどICチップに応じて種々の変更を行うことができる。
また、特定の領域の実装端子の高さを高くする方法については、上述した電極部上にかさ上げ部を設けて多層化する方法のほか、例えば、当初電極部を厚く形成しておき、実装端子の高さを高くする領域以外の領域の電極部の表層部分をエッチング等によって除去してその領域の高さを低くするようにしてもよい。
さらに、本発明は、上記実施の形態のタイプのICチップのみならず、種々のタイプのICチップに適用することができるものである。
以下、本発明の実施例を比較例とともに詳細に説明する。
[異方導電性接着フィルムの作成]
絶縁性接着剤樹脂としてエポキシ樹脂(ジャパンエポキシレジン社製 EP828)30重量部、フェノキシ樹脂(InChem社製 PKHH)40重量部、エポキシ硬化剤(旭化成社製 HX3941HP)30重量部、導電粒子(積水化学社製 平均粒径3μm)25重量部を、溶剤としてトルエン/酢酸エチルを用いてミキサーで溶解混合させペーストとした。
そして、剥離処理を施したPETフィルム上に、上述したペーストを塗布し、70℃に設定した電気オーブンで8分間加熱し、乾燥膜厚が20μmの異方導電性接着フィルムを作成した。
<実施例1>
図4(a)(b)に示す千鳥足配列の実装端子を有するICチップを用い、長辺側縁部外側の実装端子(4A)の高さを16μmとし、長辺側縁部内側の実装端子(5)の高さを15μmとした。
この場合、電極部の厚さを通常より1μm厚く形成することにより実装端子(4A)の高さを1μm高くした。
ここで、長辺側縁部外側及び内側の実装端子(4A)、(5)の幅は15μmとし、実装端子間ピッチは15μmとした。
<比較例1>
電極部の厚さを通常通りとし長辺側縁部外側の実装端子(4A)の高さを15μmとして実装端子の高さを全て同一にし、それ以外は、実施例1と同一の構成のICチップを用いた。
<実施例2>
図1(a)(b)に示すストレート配列の実装端子を有するICチップを用い、短辺側縁部の実装端子(4)の高さを16μmとし、長辺側縁部の実装端子(3)の高さを15μmとした。
この場合、電極部の厚さを通常より1μm厚く形成することにより短辺側縁部の実装端子(4)の高さを1μm高くした。
ここで、短辺側縁部の実装端子(4)の幅は14μmとし、バンプ間ピッチは25μmとした。
一方、長辺側縁部の実装端子(3)の幅は14μmとし、バンプ間ピッチは25μmとした。
<比較例2>
電極部の厚さを通常通りとし短辺側縁部側の実装端子(4)の高さを15μmとしてバンプの高さを全て同一にし、それ以外は、実施例2と同一の構成のICチップを用いた。
[評価]
配線基板としては、厚さ0.5mmの透明ガラス板上に、厚さ0.2μmのITO電極をパターン形成したTEG(Test Element Group)を用いた。
そして、異方導電性接着フィルムとして上述したもの用いて配線基板上に各ICチップを熱圧着した。
この場合、圧着条件は、温度200℃、圧力30MPa、時間10秒とし、さらに、温度85℃、相対湿度85%の条件下で500時間のエージングを行い、各実装端子間の導通試験を行った。その結果を表1、2に示す。
一方、熱圧着後のICチップ内における導電粒子のつぶれ状態を顕微鏡を用いて目視観察した。
この場合、導電粒子が均一につぶれているものを「○」、実装端子間において導電粒子のつぶれ状態が不均一で、つぶれ状態が十分でない導電粒子が存在するものを「×」とした。
Figure 2009032948
Figure 2009032948
[評価結果]
実施例1及び実施例2については、エージング後において、6Ω以下の抵抗上昇に制御されており、長辺側縁部外側(実施例1)及び短辺側(実施例2)の実装端子間における導通が長期間安定していることがわかる。
また、導電粒子のつぶれ状態についても、実装端子間において均一につぶれていることが確認された。
一方、比較例1については、エージング後において23Ωの抵抗上昇が見られ、また、長辺側縁部外側の実装端子間において、導電粒子のつぶれ具合が十分でない部分が存在した。
さらに、比較例2については、エージング後において18Ωの抵抗上昇が見られ、また、短辺側縁部の実装端子間において、導電粒子のつぶれ具合が十分でない部分が存在した。
以上より、本発明の効果を実証することができた。
(a):本発明に係るICチップの実施の形態を外観構成を示す概略平面図である。(b):同ICチップの外観構成を示す概略正面図である。 (a)(b):本発明の原理を示す説明図である。 (a)(b):本発明の原理を示す説明図である。 (a):本発明に係るICチップの他の実施の形態を外観構成を示す概略平面図である。(b):同ICチップの外観構成を示す概略側面図である。 (a)(b):本発明の原理を示す説明図である。 (a)(b):本発明の原理を示す説明図である。 (a):従来例に係るICチップの外観構成を示す概略平面図である。(b):他の従来例に係るICチップの外観構成を示す概略平面図である。
符号の説明
1 ICチップ
2 チップ本体
2a 接続側面
2b 短辺側縁部
3,4 実装端子
7 異方導電性接着剤
9 導電粒子

Claims (5)

  1. 接続電極としてチップ本体に複数の実装端子を有し、異方導電性接着剤によって実装されるICチップであって、
    前記複数の実装端子のうち、予め特定された領域の実装端子の高さが、他の実装端子の高さより高くされたICチップ。
  2. 前記複数の実装端子が長方形状の接続側面の縁部に設けられ、当該複数の実装端子のうち、前記接続側面の短辺側縁部に設けられた実装端子の高さが、前記接続側面の長辺側縁部に設けられた実装端子の高さより高くされた請求項1記載のICチップ。
  3. 前記複数の実装端子が接続側面の縁部に沿って複数の列状に設けられ、当該複数列の実装端子のうち、当該接続側面の縁部外側に設けられた実装端子の高さが、当該接続側面の縁部内側に設けられた実装端子の高さより高くされた請求項1記載のICチップ。
  4. 前記予め特定された領域の実装端子の高さと、前記他の実装端子の高さとの差が、使用する異方導電性接着剤の導電粒子の粒径の5%〜95%である請求項1乃至3のいずれか1項記載のICチップ。
  5. 所定の接続電極が形成された配線基板と、請求項1乃至4のいずれか1項記載のICチップとの間に異方導電性接着剤を配置し、
    加熱及び加圧を行うことにより、前記配線基板と前記ICチップを接着するとともに当該電極同士を電気的に接続する工程を有するICチップの実装方法。
JP2007196083A 2007-07-27 2007-07-27 Icチップ及びicチップの実装方法 Pending JP2009032948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007196083A JP2009032948A (ja) 2007-07-27 2007-07-27 Icチップ及びicチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007196083A JP2009032948A (ja) 2007-07-27 2007-07-27 Icチップ及びicチップの実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012164034A Division JP5335978B2 (ja) 2012-07-24 2012-07-24 Icチップの製造方法及びicチップの実装方法

Publications (1)

Publication Number Publication Date
JP2009032948A true JP2009032948A (ja) 2009-02-12

Family

ID=40403138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007196083A Pending JP2009032948A (ja) 2007-07-27 2007-07-27 Icチップ及びicチップの実装方法

Country Status (1)

Country Link
JP (1) JP2009032948A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103386A (ja) * 2009-11-11 2011-05-26 Seiko Epson Corp 半導体装置、電子モジュール及びそれらの製造方法
CN113823241A (zh) * 2021-09-30 2021-12-21 武汉华星光电技术有限公司 驱动芯片及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303176A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006041011A (ja) * 2004-07-23 2006-02-09 Optrex Corp Icチップおよび表示装置
JP2006163012A (ja) * 2004-12-08 2006-06-22 Sharp Corp 表示パネル、その表示パネルを用いた表示装置、及び表示パネルの製造方法
JP2006173332A (ja) * 2004-12-15 2006-06-29 Renesas Technology Corp 半導体装置、半導体装置の製造方法及び半導体装置を用いた電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303176A (ja) * 2004-04-15 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006041011A (ja) * 2004-07-23 2006-02-09 Optrex Corp Icチップおよび表示装置
JP2006163012A (ja) * 2004-12-08 2006-06-22 Sharp Corp 表示パネル、その表示パネルを用いた表示装置、及び表示パネルの製造方法
JP2006173332A (ja) * 2004-12-15 2006-06-29 Renesas Technology Corp 半導体装置、半導体装置の製造方法及び半導体装置を用いた電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103386A (ja) * 2009-11-11 2011-05-26 Seiko Epson Corp 半導体装置、電子モジュール及びそれらの製造方法
CN113823241A (zh) * 2021-09-30 2021-12-21 武汉华星光电技术有限公司 驱动芯片及显示面板
CN113823241B (zh) * 2021-09-30 2022-09-27 武汉华星光电技术有限公司 驱动芯片及显示面板

Similar Documents

Publication Publication Date Title
EP1646081B1 (en) Method of thermocompression bonding an electric component
TW478078B (en) Method and apparatus for mounting electronic component
JP4056424B2 (ja) 半導体装置の製造方法
JP2002329747A (ja) 半導体装置の実装構造、その実装方法および液晶表示パネル
JP4097378B2 (ja) 電子部品の実装方法及びその装置
JP2004128337A (ja) Cof半導体装置およびその製造方法
JP2001015551A (ja) 半導体装置およびその製造方法
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JP2008192984A (ja) 半導体装置及びその製造方法
JP5075569B2 (ja) 配線基板及びicチップの実装方法
JP2009032948A (ja) Icチップ及びicチップの実装方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2006294665A (ja) 半導体装置及びその製造方法
JP4990711B2 (ja) Icチップの製造方法及びicチップの実装方法
JP5335978B2 (ja) Icチップの製造方法及びicチップの実装方法
JPH03108734A (ja) 半導体装置及びその製造方法
JP2005259848A (ja) 半導体装置及びその製造方法
JP2001007157A (ja) 半導体装置の実装構造
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP2003188212A (ja) 半導体装置及びその製造方法
JPH05290946A (ja) 電子部品実装方法
JP2002261416A (ja) 電極の接続構造
JP4977194B2 (ja) 電子部品の実装方法
JP2002134558A (ja) 半導体装置及びその製造方法
JPH10270499A (ja) Icチップ搭載基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120724