JP2004128337A - Ｃｏｆ半導体装置およびその製造方法 - Google Patents

Ｃｏｆ半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004128337A
JP2004128337A JP2002292597A JP2002292597A JP2004128337A JP 2004128337 A JP2004128337 A JP 2004128337A JP 2002292597 A JP2002292597 A JP 2002292597A JP 2002292597 A JP2002292597 A JP 2002292597A JP 2004128337 A JP2004128337 A JP 2004128337A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
insulating resin
insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002292597A
Other languages
English (en)
Other versions
JP3871634B2 (ja
Inventor
Toshiharu Seko
瀬古　敏春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002292597A priority Critical patent/JP3871634B2/ja
Priority to US10/668,182 priority patent/US6864119B2/en
Priority to CNB200510092716XA priority patent/CN100411163C/zh
Priority to CNB031326609A priority patent/CN1264208C/zh
Priority to TW092127422A priority patent/TWI232564B/zh
Priority to KR1020030069004A priority patent/KR100563502B1/ko
Publication of JP2004128337A publication Critical patent/JP2004128337A/ja
Application granted granted Critical
Publication of JP3871634B2 publication Critical patent/JP3871634B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Abstract

【課題】半導体素子と薄膜絶縁テープの配線パターンとの接合、封止時に絶縁性樹脂中に発生する気泡、未充填が低減し信頼性が向上したＣＯＦ半導体装置およびその製造方法を提供すること。
【解決手段】表面に複数の配線パターン２が配置された薄膜の絶縁テープ１と、半導体素子３と、この半導体素子３を配線パターン２上に電気的に接続された状態で固着する絶縁性樹脂７とを備えたＣＯＦ半導体装置を製造するＣＯＦ半導体装置の製造方法であって、絶縁テープ１の表面に絶縁性樹脂７の塗布を行う樹脂塗布工程と、半導体素子３を絶縁性樹脂７の上から加圧して配線パターン２上に圧接させる半導体素子圧接工程と、絶縁性樹脂７を硬化させて半導体素子３を配線パターン２上に圧接による電気的に接続された状態で固着する樹脂硬化工程とを備える。さらに、絶縁性樹脂７の塗布前、塗布中および／または塗布後に、絶縁テープ１の裏面を予備加熱する絶縁性樹脂予備加熱工程を含む。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、フレキシブル配線基板上に半導体素子が搭載・接合されたＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来より、ＣＯＦ半導体装置では、その使用目的から自由に折り曲げることが可能な薄膜絶縁テープが使用され、薄膜絶縁テープの表面上に配置された各配線パターンは、半導体素子の対応する端子と電気的に接続され、外部接続用コネクタ部には、液晶パネルやプリント基板などに接続される。上記以外の配線パターン露出部にはソルダーレジストが塗布され、絶縁状態が確保される。
【０００３】
ＣＯＦ半導体装置の製造方法の一つで、多ピン、狭ピッチ、エッジタッチに有効な従来技術として、ＭＢＢ（Ｍｉｃｒｏ　Ｂｕｍｐ　Ｂｏｎｄｉｎｇ）や、近年、注目されているＮＣＰ（Ｎｏｎ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）と呼ばれる接続、封止方法が知られている。
これらは、半導体素子とフレキシブル配線基板との間に絶縁性樹脂を介在させ、半導体素子の突起電極とフレキシブル配線基板の配線パターンとを接続すると共に樹脂封止する製造方法である。なお、絶縁性樹脂の塗布方法については、特に示されていない。
【０００４】
上記ＭＢＢによる従来例１のＣＯＦ半導体装置の製造方法（例えば、特許文献１参照）を図５に示す。従来例１では、先ず、同図（ａ）（ｂ）に示すように、半導体素子の複数の突起電極（バンプ）に対応するフレキシブル配線基板の配線パターン２上に、樹脂吐出ノズル８を移動させつつ絶縁性樹脂２２を塗布形成する。この絶縁性樹脂２２としては、光硬化性樹脂または熱硬化性樹脂が用いられる。なお、１は薄膜絶縁テープ、５はソルダーレジストである。そして、同図（ｃ）に示すように、半導体素子３の複数の突起電極９と配線パターン２とを位置合わせし、半導体素子３を絶縁性樹脂２２の上から加圧して、各突起電極９と各配線パターン２との間の絶縁性樹脂２２を押し拡げて、各突起電極９と各配線パターン２の圧接のみで電気的接続を得ると共に、半導体素子３の周縁まで絶縁性樹脂２２をはみ出させる。なお、２１の矢印は加圧を表し、１２の矢印は半導体素子外周への樹脂流動を表している。その後、同図（ｄ）に示すように、この状態で絶縁性樹脂２２を光もしくは熱によって硬化させて半導体素子３とフレキシブル配線基板とを固定する。なお、２３の矢印は光照射または加熱を表している。
【０００５】
上記ＭＢＢによる従来例２のＣＯＦ半導体装置の製造方法（例えば、特許文献２参照）を図６に示す。なお、図６において、図５の従来例１と同様の要素には同一の符号を付している。従来例２では、先ず、同図（ａ）（ｂ）に示すように、半導体素子の複数の突起電極に対応するフレキシブル配線基板の配線パターン２上に、樹脂吐出ノズル８を移動させつつ絶縁性樹脂２２を塗布形成する。この絶縁性樹脂２２としては、熱硬化性樹脂が用いられる。そして、同図（ｃ）に示すように、半導体素子３の各突起電極９と各配線パターン２とを位置合わせし、その後パルス加熱ツール（図示省略）を用いて半導体素子３を絶縁性樹脂２２の上からフレキシブル配線基板に加圧して、配線パターン２上の絶縁性樹脂２２をその周囲に押しやる。その後、同図（ｄ）に示すように、半導体素子３をフレキシブル配線基板に加圧した状態で、前記パルス加熱ツールに電流を通電して半導体素子３の加熱を行い、絶縁性樹脂２２を加熱硬化させて半導体素子３をフレキシブル配線基板に固着すると共に、各突起電極９と各配線パターン２とを電気的に接続している。なお、２４の矢印は加圧した状態でのパルス加熱を表している。
【０００６】
【特許文献１】
特開昭６０−２６２４３０号公報
【特許文献２】
特開昭６３−１５１０３３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来例１の問題点の一つとして、絶縁性樹脂２２を薄膜絶縁テープ１上に塗布した後に、半導体素子３を圧接し、絶縁性樹脂２２を硬化させることによって（白丸で表した）気泡１３が発生する場合がある（図５（ｄ）参照）。さらに詳しく説明すると、樹脂吐出ノズル８にて畝状に塗布した樹脂縁性樹脂２２の複数本の樹脂塗布ライン間の隙間や、配線パターン２の有無領域に絶縁性樹脂２２を塗布することによる樹脂表面の凹凸により半導体素子３の圧接時に閉じ込められる外気（未充填）、絶縁性樹脂２２の硬化時に発生するアウトガス、吸湿した薄膜絶縁テープ１の乾燥により排出される水分などの要因によって気泡１３が発生することがある。このように、硬化後の絶縁性樹脂２２中に気泡１３を有するＣＯＦ半導体装置では、気泡１３の発生度合いや使用状況によっては、例えば突起電極９間のリークや、半導体素子のアルミ電極腐食等の不具合が発生することがある。
【０００８】
また、従来例２のように、常時加熱された加圧ツールまたはパルス加熱された加圧ツールを用いる場合も、塗布後の絶縁性樹脂２２の表面の状態は従来例１と同じく凹凸状であるため、硬化後の絶縁性樹脂２２中に（白丸で表した）気泡１３が残る問題がある。
【０００９】
本発明は、上記問題点を解決するものであり、半導体素子と薄膜絶縁テープの配線パターンとの接合、封止時に絶縁性樹脂中に発生する気泡、未充填が低減し信頼性が向上したＣＯＦ半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るＣＯＦ半導体装置の製造方法は、表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する絶縁性樹脂とを備えたＣＯＦ半導体装置を製造するＣＯＦ半導体装置の製造方法であって、
前記絶縁テープの表面に前記絶縁性樹脂の塗布を行う樹脂塗布工程と、
半導体素子を絶縁性樹脂の上から加圧して配線パターン上に圧接させる半導体
素子圧接工程と、
絶縁性樹脂を硬化させて半導体素子を配線パターン上に圧接による電気的に接
続された状態で固着する樹脂硬化工程とを備え、
さらに、絶縁性樹脂の塗布前、塗布中および／または塗布後に、絶縁テープの裏面側から予備加熱し、絶縁テープを介して絶縁性樹脂を脱泡可能に予備加熱する絶縁性樹脂予備加熱工程を含むものである。
【００１１】
つまり、本発明では、半導体素子の電極（例えば突起電極）と薄膜絶縁テープの配線パターンとの絶縁性樹脂による接合、封止に際して発生する気泡、未充填を低減するために、絶縁性樹脂の塗布前、塗布中および／または塗布後において、絶縁テープの配線パターンを配置していない裏面側から予備加熱して絶縁テープを介して絶縁性樹脂を脱泡可能な温度に予備加熱することにより、絶縁テープの吸湿分や樹脂硬化時のアウトガスが予め排出し、かつ絶縁性樹脂をレベリング（平滑化）して塗布間の樹脂凹みを小さくして半導体素子を絶縁性樹脂の上から加圧する際に空気が外部周辺へ逃げ易くしている。したがって、半導体素子を絶縁テープ上の配線パターンへ接合、封止する際の絶縁性樹脂中の気泡や未充填を大幅に低減し、半導体素子の電極間のリークや、半導体素子のアルミ電極腐食等を生じない信頼性の高いＣＯＦ半導体装置を得ることができる。
【００１２】
本発明において、薄膜絶縁テープとしては、例えば厚さ１５〜４０μｍのフレキシブルなポリイミド、カプトン等のポリイミド系フイルムを用いることができ、このフィルムに例えば５〜１８μｍの銅箔を貼り合わせた基材をエッチングして任意の配線パターンを形成することができる。この銅箔パターンの表面は、錫メッキや金メッキが施される。また、配線パターンの半導体素子接合領域や外部コネクタ部領域などの所定の配線パターン露出部以外の領域は、絶縁性の例えばポリイミド、ウレタン等を塗布してソルダーレジストを形成し、各配線間の絶縁状態が確保される。このようにして、例えば厚さ３０〜８０ｍｍのフレキシブル配線基板を形成することができる。このフレキシブル配線基板に実装される半導体素子としては、液晶ドライバ、電源ＩＣ、コントローラ等を挙げることができ、特に配線パターンに電気的に接続される電極が突起状に形成された突起電極（バンプ）を多数狭ピッチで有する半導体素子が用いられる。また、絶縁性樹脂としては、例えば、エポキシ、アクリル系樹脂等の熱硬化性樹脂や光硬化性樹脂が用いられる。
【００１３】
このＣＯＦ半導体装置の製造方法の樹脂塗布工程において、絶縁テープの裏面を真空吸着するのもよく、このようにすれば絶縁テープの波打ちを無くして平坦に維持した状態で絶縁性樹脂を塗布することができるので、樹脂凹凸が減少し、半導体素子を絶縁性樹脂の上から加圧する際に空気が外部周辺へより逃げ易くなり、空気の閉じ込めにより発生する未充填をより一層低減することができる。
また、絶縁テープの半導体素子接合領域に塗布する絶縁性樹脂の塗布厚みを、前記領域の外周部よりも中央部を高くすることによっても未充填をより一層低減することができる。
また、この樹脂塗布工程においては、樹脂吐出ノズルを前記絶縁テープの半導体接合領域内で移動させながら絶縁テープの表面に畝状に絶縁性樹脂を塗布するが、樹脂の塗布に際しては、吐出口が拡幅または拡径された樹脂吐出ノズルを用いれば畝状に塗布される絶縁性樹脂のライン幅が大きくなるので全ライン本数を低減することができ、それによって各樹脂塗布ライン間の樹脂凹みの本数を減少させることができ、この樹脂凹みに起因する未充填をより一層低減することができる。なお、樹脂の塗布に際して樹脂吐出ノズルの移動コース（軌跡）は、樹脂塗布ラインの本数が最小となるコースが選択されるが、樹脂塗布ラインの本数が最小となるよう樹脂吐出ノズルを固定して絶縁テープ側を移動させてもよい。
【００１４】
また、本発明においては、絶縁性樹脂をフレキシブル配線基板に塗布するに際して、絶縁性樹脂である熱硬化性樹脂に予め硬化遅延剤を所定量混合するようにしてもよい。この硬化遅延剤としては、具体的には特に限定されるものではなく、従来公知のものを好適に用いることができる。このようにすれば、絶縁性樹脂をフレキシブル配線基板に塗布してから半導体素子が配線パターン上に圧接して搭載されるまでの時間が長く、特に絶縁性樹脂が塗布されてからの絶縁テープの予備加熱時間が長い場合でも、半導体素子の電極（突起電極）と絶縁テープの配線パターンとの電気的接続に不具合を生じることがない。
【００１５】
また、本発明においては、絶縁性樹脂を塗布するに際して、予め絶縁性樹脂中に導電性粒子を分散するようにしてもよい。この導電性粒子としては、例えば粒径３〜１０μｍの金コート樹脂粒子、ニッケル粒子等が用いられる。この場合、導電性粒子の粒子密度は、例えば樹脂厚５μｍにおいて２０００個／ｍｍ□〜１２０００個／ｍｍ□に設定される。このようにすれば、樹脂封止後の半導体素子の電極と絶縁テープの配線パターンとの間に導電性粒子が介在して接続不良を確実に防止することができる。なお、導電性粒子の粒子密度が上記範囲よりも小さいと、上記接続不良を生じ易くなり、導電性粒子の粒子密度が上記範囲よりも大きいと、各配線パターン間および半導体素子の各電極間を絶縁する絶縁性樹脂の絶縁性能が低下する。
【００１６】
本発明のＣＯＦ半導体装置の製造方法において、上記絶縁性樹脂予備加熱工程での予備加熱温度は、フレキシブル配線基板に熱の影響がなく、かつ熱硬化性樹脂の熱硬化が進むことなく樹脂粘性を低下させて十分にレべリングを行え、かつ絶縁テープの吸湿分や樹脂硬化時のアウトガスを予め脱泡できる温度である６０〜１５０℃、好ましくは８０〜１００℃に設定される。なお、この予備加熱温度が６０℃よりも低いと、絶縁テープの吸湿分や樹脂硬化時のアウトガスを予め十分に排出できず、かつレべリングが十分に行えず、樹脂の未充填や気泡の残存が発生し易くなり、予備加熱温度が１５０℃を超えると、絶縁性樹脂の硬化が進行し半導体素子の配線パターンへの電気的接続に不具合が生じるおそれがある。
【００１７】
また、本発明の製造方法は、半導体素子圧接工程において、半導体素子を加熱するようにしてもよい。この場合は、絶縁性樹脂として熱硬化性樹脂が用いられる。半導体素子を加熱しつつ移送してフレキシブル配線基板に圧接搭載する装置としては従来公知のものを使用することができる。この半導体素子圧接工程での加熱温度は、熱硬化性樹脂が十分に熱硬化できる温度であり、例えばエポキシ系樹脂の場合は２５０℃前後に設定される。
【００１８】
本発明は、別の観点によれば、表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する導電性粒子が分散された絶縁性樹脂とを備えた上記ＣＯＦ半導体装置の製造方法により得られたＣＯＦ半導体装置が提供され、半導体素子と薄膜絶縁テープの配線パターンとの接合、封止時に絶縁性樹脂中に発生する気泡、未充填が低減した信頼性の高いＣＯＦ半導体装置を得ることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態に係るＣＯＦ半導体装置およびその製造方法を図面に基づいて説明する。なお、本発明は実施の形態に限定されるものではない。
【００２０】
［実施の形態１］
図１は本発明の実施の形態１のＣＯＦ半導体装置の製造方法を説明する工程説明図である。なお、実施の形態１を示す図１において、先に説明した従来例１、２（図５と図６）と同一の要素には同一の符号を付している。
【００２１】
この実施の形態１のＣＯＦ半導体装置は、図１（ｅ）に示すように、表面に複数の配線パターン２が配置された薄膜の絶縁テープ１と、配線パターン２における半導体素子接合領域配線や外部接続用コネクタ部等の所定領域を除いて配線パターン２を被覆絶縁するソルダーレジスト５と、複数の突起電極９を有する半導体素子３と、半導体素子３の各突起電極９が電気的に接続された状態で半導体素子３を配線パターン２上に固着する絶縁性樹脂７とを備え、配線パターン２の表面には図示省略の金属メッキ層が施されている。なお、絶縁テープ１と配線パターン２とソルダーレジスト５とを備えてなるフレキシブル配線基板の平面構造は図３に示すようなものである。
【００２２】
次に、この実施の形態１のＣＯＦ半導体装置の製造方法について説明する。
図１（ａ）（ｂ）は樹脂塗布工程を示し、同図（ｃ）は樹脂塗布後のレべリング、脱泡を示し、同図（ｄ）は半導体素子圧接工程を示し、同図（ｅ）は樹脂硬化工程を示している。
【００２３】
実施の形態１の製造方法では、先ず、図１（ａ）（ｂ）に示すように、フレキシブル配線基板を図示省略のステージに設置し、この加熱ステージまたはツールによって矢印６に示す如く絶縁テープ１の裏面（半導体素子を接続・搭載しない面）を８０〜１００℃で予備加熱する。その後、絶縁テープ１を予備加熱した状態で、絶縁テープ１の半導体素子を接続・搭載する表面の接合領域４に、予め硬化遅延剤を混合した絶縁性樹脂７を塗布する。絶縁性樹脂７の塗布は、例えば図示省略のノズル移動手段によって金属製の樹脂吐出ノズル８を往復移動させながら絶縁性樹脂７を接合領域４に所定流量で吐出する。
【００２４】
このように、半導体素子を接続・搭載する以前に、絶縁テープ１の裏面側から予備加熱を行うことで、図１（ｃ）に示すように、絶縁テープ１の吸湿分や絶縁性樹脂７の硬化時アウトガスが矢印１０で示す如く予め排出されると共に、塗布された絶縁性樹脂７がレベリングされ樹脂表面の凹凸が減少する。
【００２５】
続いて、図１（ｄ）（ｅ）に示すように、絶縁性樹脂７が塗布されたフレキシブル配線基板を予備加熱した状態で、図示しない加熱ツールで半導体素子３を２５０℃前後に加熱しつつ絶縁性樹脂７の上から加圧し（矢印１１）、絶縁テープ１の表面上の各配線パターン２に半導体素子３の各突起電極９が圧接して電気的に接続され、半導体素子３がフレキシブル配線基板に搭載される。これと同時に、絶縁性樹脂７が半導体素子３の下から押し出され（矢印１２）、半導体素子３側面にフィレットが形成され、半導体素子３を加熱する熱および絶縁テープ１を予備加熱する熱により絶縁性樹脂７が熱硬化して、半導体素子３が封止され固着される。なお、後工程において、配線パターン２の外部接続用コネクタ部には、液晶パネルやプリント基板などが接続される。
【００２６】
本発明の実施の形態１によれば、絶縁テープ１の吸湿分や絶縁性樹脂７の硬化時アウトガスが予め排出されること、塗布された絶縁性樹脂７がレベリングされて樹脂表面の凹凸が減少すること、硬化遅延剤を併用した絶縁性樹脂７を使用することによって、半導体素子３の突起電極９と絶縁テープ１の配線パターン２との接合、封止時に発生する気泡や未充填を従来の３０％以下に低減できると共に、絶縁性樹脂７への予備加熱時間が長い場合においても半導体素子３の突起電極９と配線パターン２との電気的接続を確実に行うことができる。
【００２７】
［実施の形態２］
図２は本発明の実施の形態２のＣＯＦ半導体装置の製造方法を説明する工程説明図であり、図３は同実施の形態２における樹脂塗布工程での樹脂塗布ラインを説明する説明図である。なお、実施の形態２を示す図２と図３において、実施の形態１（図１）と同一の要素には同一の符号を付している。
【００２８】
この実施の形態２のＣＯＦ半導体装置は、図２（ｅ）に示すように、実施の形態１と同じ構成要素にて同じ構造に形成されるが、それを製造する際の樹脂塗布工程が実施の形態１とは異なる。つまり、実施の形態２では、図２（ａ）（ｂ）および図３に示すように、絶縁テープ１の半導体素子３を接続・搭載する接合領域４に、硬化遅延剤を併用した絶縁性樹脂７を塗布する際に、半導体素子３の外側（矢印１５）から中央（矢印１６）に向かって絶縁性樹脂７を塗布し、外側より中央部で絶縁性樹脂７の塗布量を多くして中央部の塗布厚みを最も高くすることによって、半導体素子３の絶縁性テープ１への加圧時に外気をさらに逃がし易くしている。さらに、絶縁性樹脂７を塗布する前に、絶縁テープ１の裏面を図示省略の真空吸着手段によって真空吸着（矢印１７）して絶縁テープ１の波打ちを無くして平坦に保持し、その後、吐出口を幅広く形成した樹脂吐出ノズル１８を用いて絶縁性樹脂７を塗布することにより、絶縁テープ１の波打ちに起因する樹脂表面の凹凸を無くしながら、幅広のノズル１により塗布された畝状の樹脂の塗布ライン本数（この場合３本）を少なくして各樹脂塗布ライン間の樹脂凹みを減少させるようにしている。
【００２９】
したがって、図２（ｃ）に示すように、フレキシブル配線基板上に塗布された絶縁性樹脂７がレべリングされると中央部が高いなだらかな山形となり、図（ｄ）（ｅ）に示すように、その絶縁性樹脂７の上から半導体素子３を加圧すると間の空気が外部周辺へ容易に逃げるため、硬化後の絶縁性樹脂７の気泡や未充填をより一層低減することができる。なおこれに加えて、実施の形態１と同様に、絶縁テープ１の吸湿分や絶縁性樹脂７の硬化時アウトガスが予め排出されること、硬化遅延剤を併用した絶縁性樹脂を使用していることによって、半導体素子３の突起電極９と絶縁テープ１の配線パターン２との接合、封止時に発生する気泡や未充填を従来の３０％以下に低減できると共に、絶縁性樹脂７への加温時間が長い場合においても半導体素子３の突起電極９と配線パターン２との電気的接続を確実に行うことができる。
【００３０】
［実施の形態３］
図４は本発明の実施の形態３のＣＯＦ半導体装置の製造方法を説明する工程説明図である。なお、実施の形態３を示す図４において、実施の形態１（図１）および実施の形態２（図２、図３）と同一の要素には同一の符号を付している。
【００３１】
この実施の形態３のＣＯＦ半導体装置は、図４（ｅ）に示すように、実施の形態２と同様の製造方法にて同様の構造に形成されるが、それを製造する際に使用する絶縁性樹脂１９が実施の形態２とは異なる。つまり、実施の形態３では、絶縁性樹脂１９を塗布するに際して、予め絶縁性樹脂１９中に導電性粒子２０を分散しておく。この場合、導電性粒子２０としては、粒径５μｍの金コート樹脂粒子等が用いられ、導電性粒子２０の粒子密度は、例えば樹脂厚５μｍにおいて３０００個／ｍｍ□前後とされる。なお、図４（ａ）〜（ｅ）に示した絶縁性樹脂１９中の全ての白丸は導電性粒子２０を表している。
【００３２】
この導電性粒子２０を分散した絶縁性樹脂１９を用いることによって、図４（ｄ）（ｅ）に示すように、半導体素子３を絶縁性樹脂１９の上から加圧してフレキシブル配線基板上に搭載する際に、半導体素子３の突起電極９が導電性粒子２０を介して配線パターン２に圧接するので、半導体素子３と配線パターン２との接続不良が確実に防止される。なお、この実施の形態３においても、実施の形態１、２と同様に、絶縁テープ１の吸湿分や絶縁性樹脂１９の硬化時アウトガスが予め排出されること、フレキシブル配線基板上に塗布された絶縁性樹脂７がレべリングされて中央部が高いなだらかな山形となること、硬化遅延剤を併用した絶縁性樹脂を使用していることによって、半導体素子３の突起電極９と絶縁テープ１の配線パターン２との接合、封止時に発生する気泡や未充填を従来の３０％以下に低減できると共に、絶縁性樹脂７への予備加熱時間が長い場合においても半導体素子３の突起電極９と配線パターン２との電気的接続を確実に行うことができる。
【００３３】
［他の実施の形態］
１．上記実施の形態１〜３では、絶縁性樹脂として熱硬化性樹脂を用いた場合　を例示したが、光硬化性樹脂を用いてもよい。この場合、フレキシブル配線基　板上に塗布した樹脂の上から半導体素子を加圧する際に、半導体素子への加熱　は省略される。また、光を光硬化性樹に照射して硬化させる際に、絶縁テープ　の裏面側から光を光硬化性樹に照射できるように絶縁テープを透明にしてもよ　い。
２．上記実施の形態１〜３では、絶縁性樹脂への予備加熱を、樹脂塗布工程の前から樹脂硬化工程まで連続して行う場合を例示したが、樹脂の塗布前、塗布中、塗布後またはこれらを組み合わせて選択的に行ってもよい。
３．本発明は、絶縁性樹脂への予備加熱温度や予備加熱時間、絶縁性樹脂の種類や硬化方法、真空吸着の有無等の各組み合わせによって気泡、未充填の低減効果が若干異なるので、対象製品のサイズ、パターンや塗布方法などに応じて上記組み合わせを選択して最良の効果が得られるようにすることが望ましい。
【００３４】
【発明の効果】
本発明によれば、半導体素子接合領域における配線パターンへの絶縁性樹脂の塗布前、塗布中および／または塗布後に、絶縁テープの配線パターンを配置していない裏面を予備加熱することにより、絶縁テープの吸湿分や樹脂硬化時のアウトガスが予め排出し、かつ絶縁性樹脂をレベリング（平滑化）して塗布間の樹脂凹みを小さくして半導体素子を絶縁性樹脂の上から加圧する際に空気が外部周囲へ逃げ易くすることができる。したがって、半導体素子を絶縁テープ上の配線パターンへ接合、封止する際の絶縁性樹脂中の気泡や未充填を大幅に低減し、半導体素子の電極間のリークや、半導体素子のアルミ電極腐食等を生じない信頼性の高いＣＯＦ半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のＣＯＦ半導体装置の製造方法を説明する工程説明図である。
【図２】本発明の実施の形態２のＣＯＦ半導体装置の製造方法を説明する工程説明図である。
【図３】同実施の形態２における樹脂塗布工程での樹脂塗布ラインを説明する説明図である。
【図４】本発明の実施の形態３のＣＯＦ半導体装置の製造方法を説明する工程説明図である。
【図５】従来例１のＣＯＦ半導体装置の製造方法を説明する工程説明図である。
【図６】従来例２のＣＯＦ半導体装置の製造方法を説明する工程説明図である。
【符号の説明】
１　絶縁テープ
２　配線パターン
３　半導体素子
７、１９　絶縁性樹脂
２０　導電性粒子

Claims (10)

  1. 表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する絶縁性樹脂とを備えたＣＯＦ半導体装置を製造するＣＯＦ半導体装置の製造方法であって、
    前記絶縁テープの表面に前記絶縁性樹脂の塗布を行う樹脂塗布工程と、
    半導体素子を絶縁性樹脂の上から加圧して配線パターン上に圧接させる半導体素子圧接工程と、
    絶縁性樹脂を硬化させて半導体素子を配線パターン上に圧接による電気的に接続された状態で固着する樹脂硬化工程とを備え、
    さらに、絶縁性樹脂の塗布前、塗布中および／または塗布後に、絶縁テープの裏面側から予備加熱し、絶縁テープを介して絶縁性樹脂を脱泡可能に予備加熱する絶縁性樹脂予備加熱工程を含むことを特徴とするＣＯＦ半導体装置の製造方法。
  2. 半導体素子圧接工程において、半導体素子を加熱する請求項１に記載のＣＯＦ半導体装置の製造方法。
  3. 絶縁性樹脂予備加熱工程での予備加熱温度を６０〜１５０℃に設定する請求項１または２に記載のＣＯＦ半導体装置の製造方法。
  4. 絶縁性樹脂を塗布するに際して、予め絶縁性樹脂に硬化遅延剤を混合する請求項１〜３の何れか１つに記載のＣＯＦ半導体装置の製造方法。
  5. 表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する硬化遅延剤が混合された絶縁性樹脂とを備えた請求項４に記載のＣＯＦ半導体装置の製造方法により得られたＣＯＦ半導体装置。
  6. 表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する絶縁性樹脂とを備えたＣＯＦ半導体装置を製造するＣＯＦ半導体装置の製造方法であって、
    前記絶縁テープの表面に前記絶縁性樹脂の塗布を行う樹脂塗布工程を備え、
    この樹脂塗布工程において、絶縁テープの半導体素子接合領域に塗布する絶縁性樹脂の塗布厚みを、前記領域の外周部よりも中央部を高くすることを特徴とするＣＯＦ半導体装置の製造方法。
  7. 表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する絶縁性樹脂とを備えたＣＯＦ半導体装置を製造するＣＯＦ半導体装置の製造方法であって、
    前記絶縁テープの表面に前記絶縁性樹脂の塗布を行う樹脂塗布工程を備え、
    この樹脂塗布工程において、絶縁テープの裏面を真空吸着することを特徴とするＣＯＦ半導体装置の製造方法。
  8. 表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する絶縁性樹脂とを備えたＣＯＦ半導体装置を製造するＣＯＦ半導体装置の製造方法であって、
    半導体素子を配線パターン上に電気的に接続する前に、樹脂吐出ノズルを前記絶縁テープの半導体接合領域内で移動させながら絶縁テープの表面に畝状に絶縁性樹脂を塗布する樹脂塗布工程を備え、
    この樹脂塗布工程において、畝状に塗布される絶縁性樹脂のライン本数を低減可能な、吐出口が拡幅または拡径された樹脂吐出ノズルを用いることを特徴とするＣＯＦ半導体装置の製造方法。
  9. 絶縁性樹脂を塗布するに際して、予め絶縁性樹脂中に導電性粒子を分散する請求項１〜８の何れか１つに記載のＣＯＦ半導体装置の製造方法。
  10. 表面に複数の配線パターンが配置された薄膜の絶縁テープと、半導体素子と、この半導体素子を配線パターン上に電気的に接続された状態で固着する導電性粒子が分散された絶縁性樹脂とを備えた請求項９に記載のＣＯＦ半導体装置の製造方法により得られたＣＯＦ半導体装置。
JP2002292597A 2002-10-04 2002-10-04 Ｃｏｆ半導体装置の製造方法 Expired - Lifetime JP3871634B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002292597A JP3871634B2 (ja) 2002-10-04 2002-10-04 Ｃｏｆ半導体装置の製造方法
US10/668,182 US6864119B2 (en) 2002-10-04 2003-09-24 COF semiconductor device and a manufacturing method for the same
CNB200510092716XA CN100411163C (zh) 2002-10-04 2003-09-30 芯片在薄膜上的半导体器件
CNB031326609A CN1264208C (zh) 2002-10-04 2003-09-30 芯片在薄膜上的半导体器件的制造方法
TW092127422A TWI232564B (en) 2002-10-04 2003-10-03 A COF semiconductor device and a manufacturing method for the same
KR1020030069004A KR100563502B1 (ko) 2002-10-04 2003-10-04 Ｃｏｆ 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002292597A JP3871634B2 (ja) 2002-10-04 2002-10-04 Ｃｏｆ半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004128337A true JP2004128337A (ja) 2004-04-22
JP3871634B2 JP3871634B2 (ja) 2007-01-24

Family

ID=32025466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002292597A Expired - Lifetime JP3871634B2 (ja) 2002-10-04 2002-10-04 Ｃｏｆ半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6864119B2 (ja)
JP (1) JP3871634B2 (ja)
KR (1) KR100563502B1 (ja)
CN (2) CN100411163C (ja)
TW (1) TWI232564B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166488A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 電子部品の接続方法
WO2019188543A1 (ja) * 2018-03-30 2019-10-03 三井化学東セロ株式会社 電子装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US7312142B2 (en) * 2005-04-13 2007-12-25 Mutual Pak Technology Co., Ltd. Method for making cable with a conductive bump array, and method for connecting the cable to a task object
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
GB0705287D0 (en) * 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
US7742001B2 (en) * 2008-03-31 2010-06-22 Tdk Corporation Two-tier wide band antenna
KR101012934B1 (ko) * 2008-06-12 2011-02-08 김영기 스팀발생기
GB2494223B (en) * 2012-03-02 2014-03-12 Novalia Ltd Circuit board assembly
JP6286911B2 (ja) * 2013-07-26 2018-03-07 セイコーエプソン株式会社 実装構造、電気光学装置及び電子機器
TWI548005B (zh) * 2014-01-24 2016-09-01 環旭電子股份有限公司 選擇性電子封裝模組的製造方法
KR20180064583A (ko) 2016-12-05 2018-06-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (ja) 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0777227B2 (ja) 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JP3951462B2 (ja) * 1998-06-30 2007-08-01 カシオ計算機株式会社 電子部品実装体及びその製造方法
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166488A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 電子部品の接続方法
US9015932B2 (en) 2006-12-28 2015-04-28 Panasonic Corporation Connecting method of electronic component
WO2019188543A1 (ja) * 2018-03-30 2019-10-03 三井化学東セロ株式会社 電子装置の製造方法
JPWO2019188543A1 (ja) * 2018-03-30 2021-03-11 三井化学東セロ株式会社 電子装置の製造方法
JP7069297B2 (ja) 2018-03-30 2022-05-17 三井化学東セロ株式会社 電子装置の製造方法
US11848215B2 (en) 2018-03-30 2023-12-19 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic device

Also Published As

Publication number Publication date
TW200421572A (en) 2004-10-16
CN1738040A (zh) 2006-02-22
US6864119B2 (en) 2005-03-08
US20040063332A1 (en) 2004-04-01
CN100411163C (zh) 2008-08-13
TWI232564B (en) 2005-05-11
KR20040031642A (ko) 2004-04-13
KR100563502B1 (ko) 2006-03-28
CN1264208C (zh) 2006-07-12
JP3871634B2 (ja) 2007-01-24
CN1497689A (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JP7092031B2 (ja) 配線基板の製造方法
US6722028B2 (en) Method of making electronic device
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP2011009372A (ja) 半導体装置及びその製造方法
JP3847693B2 (ja) 半導体装置の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JP4118974B2 (ja) Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP2009099830A (ja) 配線基板及びｉｃチップの実装方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3874115B2 (ja) 半導体装置
JP4215685B2 (ja) 電子回路素子の製造方法
JP2009032948A (ja) Ｉｃチップ及びｉｃチップの実装方法
JP2000174066A (ja) 半導体装置の実装方法
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置
JP2002368026A (ja) 半導体装置の製造方法および製造設備
JP2005209789A (ja) 回路基板の接合構造の製造方法
JPH11340282A (ja) 半導体ユニット
JPH11330150A (ja) 半導体ユニット
JP2000174039A (ja) 半導体装置及びその製造方法
JP2001160565A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061017

R150 Certificate of patent or registration of utility model

Ref document number: 3871634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term