JP6286911B2 - 実装構造、電気光学装置及び電子機器 - Google Patents

実装構造、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP6286911B2
JP6286911B2 JP2013155348A JP2013155348A JP6286911B2 JP 6286911 B2 JP6286911 B2 JP 6286911B2 JP 2013155348 A JP2013155348 A JP 2013155348A JP 2013155348 A JP2013155348 A JP 2013155348A JP 6286911 B2 JP6286911 B2 JP 6286911B2
Authority
JP
Japan
Prior art keywords
terminal
alignment mark
substrate
terminals
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013155348A
Other languages
English (en)
Other versions
JP2015025943A5 (ja
JP2015025943A (ja
Inventor
秀隆 斉藤
秀隆 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013155348A priority Critical patent/JP6286911B2/ja
Priority to US14/326,729 priority patent/US9345129B2/en
Priority to CN201410354300.XA priority patent/CN104347008B/zh
Publication of JP2015025943A publication Critical patent/JP2015025943A/ja
Publication of JP2015025943A5 publication Critical patent/JP2015025943A5/ja
Application granted granted Critical
Publication of JP6286911B2 publication Critical patent/JP6286911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、実装構造、電気光学装置及び電子機器に関する。
従来、電気光学装置、例えば有機エレクトロルミネッセンス装置(以下、有機EL装置と呼ぶ)においては、有機EL素子や有機EL素子を駆動する回路が形成された素子基板が、フレキシブルプリント基板(以下、FPC(Flexible Printed Circuit)と呼ぶ)を介して外部駆動回路と接続されているものが知られている。その場合、素子基板及びFPCの双方には、電気信号を入出力する端子群と共に、その端子群同士の位置調整のためにアライメントマークが形成されている。例えば、特許文献1において提案されているアライメントマークは、端子群の両端側に形成されている。また、特許文献2においては、素子基板側の端子にスリット状の開口部を設けてこれをアライメントマークとし、その開口部に対応して開口部の内側に位置するFPC側の端子をFPC側のアライメントマークとして位置調整を行っている。
特開2006−235503号公報 特開2007−86276号公報
しかしながら、特許文献1におけるアライメントマークは、アライメントマークを含めた素子基板やFPCの大きさを確保する必要があり、素子基板やFPCの小型化を図る上で問題があった。また、特許文献2におけるアライメントマークでは、電気光学装置の小型化に伴って素子基板(TFTアレイ基板)側の端子が細線化すると、開口部の幅が細くなり、FPC側のアライメントマークとしての端子との位置合わせが困難になるという問題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例]本適用例に係る実装構造は、複数の基板が電気的に接続される実装構造であって、第1端子を切り欠いた第1のアライメントマークを有する第1基板と、第2端子を切り欠いた第2のアライメントマークを有する第2基板と、を備え、前記第1のアライメントマークと前記第2のアライメントマークとを用いて、前記第1端子と前記第2端子とを相対的に位置合わせして、前記第1端子と前記第2端子とが電気的に接続されていることを特徴とする。
本適用例によれば、第1のアライメントマーク及び第2のアライメントマークのそれぞれが端子を切り欠いて端子の形成領域内に形成されている。従って、端子とは別にアライメントマークを設ける必要がなく、端子群の両端と基板端部との間隔を狭くすることができ、基板の小型化が図れる。また、アライメントマークが端子を切り欠いて形成されているため、アライメントマークの形状が端子の幅によって制約されないので、それぞれの基板に設けられた端子同士を正確に位置合わせすることができるという効果がある。
上記適用例に記載の実装構造において、前記第1基板及び前記第2基板のそれぞれは、第1の方向に並んで設けられた2つ以上の端子を有し、アライメントマークは前記第1の方向に並んだ前記2つ以上の端子のうち両端側に位置する端子に設けられ、前記第1基板において、前記両端側に位置する端子のうちの少なくとも一方の端子が前記第1端子であり、前記第2基板において、前記両端側に位置する端子のうちの少なくとも一方の端子が前記第2端子であることを特徴とする。
この構成によれば、アライメントマークが形成された端子が端子群の両端に設けられていることで、基板の回転に伴う位置ずれを防止でき、それぞれの基板に設けられた端子同士をより正確に位置合わせすることができるという効果がある。
また、上記適用例に記載の実装構造において、前記第1基板は、前記第1端子に隣り合う第3端子を有し、前記第1のアライメントマークは、前記第1端子の形成領域における前記第3端子と隣り合う側に形成され、前記第2のアライメントマークは、前記第1のアライメントマークと相対する位置に設けられていることを特徴とする。
この構成によれば、第3端子もアライメントマークの一部として利用できる。
また、上記適用例に記載の実装構造において、前記第1のアライメントマークは、前記2つ以上の端子の形成領域に跨って形成され、前記第2のアライメントマークは、前記第1のアライメントマークと相対する位置に設けられていることを特徴とする。
この構成によれば、2つ以上の端子の形成領域に跨ってアライメントマークが設けられていると、アライメントマークの端子が並ぶ方向の長さをより長くすることができるため、端子が並ぶ方向と交差する方向の位置合わせをより正確に行うことができるという効果がある。
また、上記適用例に記載の実装構造において、前記第1基板は、前記第1端子に隣り合う第3端子を有し、前記第1のアライメントマークは、前記第1端子の形成領域と、前記第3端子の形成領域とに跨って形成され、前記第2のアライメントマークは、前記第1のアライメントマークと相対する位置に設けられていることを特徴とする。
この構成によれば、アライメントマークが隣り合う2つの端子の形成領域に跨って形成されているため、アライメントマークの端子が並ぶ方向の長さが長くなり、端子が並ぶ方向と交差する方向の位置合わせを正確に行うことができるという効果がある。
また、上記適用例に記載の実装構造において、前記第1基板は、前記第1端子に隣り合う第3端子と、前記第3端子に隣り合う第5端子を有し、前記第2基板は、前記第2端子に隣り合う第4端子と、前記第4端子に隣り合う第6端子を有し、前記第1のアライメントマークは、前記第1端子の形成領域と、前記第5端子の形成領域とに跨って形成され、前記第2のアライメントマークは、前記第2端子の形成領域と、前記第6端子の形成領域とに跨って形成されていることを特徴とする。
この構成によれば、アライメントマークが隣り合う3つの端子の形成領域に跨って形成されているため、アライメントマークの端子が並ぶ方向の長さがより長くなり、端子が並ぶ方向と交差する方向の位置合わせをより正確に行うことができるという効果がある。
また、上記適用例に記載の実装構造において、前記第1のアライメントマーク及び前記第2のアライメントマークは、前記第1の方向の位置合わせ部位を備えていることを特徴とする。
この構成によれば、第1のアライメントマーク及び第2のアライメントマークに、第1の方向の位置合わせ部位が備えられていることにより、第1の方向の位置合わせを正確にできるという効果がある。
また、上記適用例に記載の実装構造において、前記第1のアライメントマーク及び前記第2のアライメントマークは、前記第1の方向の位置合わせ部位と、前記第1の方向と交差する第2の方向の位置合わせ部位と、を備えていることを特徴とする。
この構成によれば、第1のアライメントマーク及び第2のアライメントマークに、第1の方向の位置合わせ部位と、第1の方向と交差する第2の方向の位置合わせ部位と、が備えられていることにより、第1の方向と第2の方向との位置合わせを同時に行えるため、第1基板又は第2基板の回転による位置ずれを防止し、より正確に位置合わせすることができるという効果がある。
また、上記適用例に記載の実装構造において、前記第1のアライメントマークは、前記第1端子の形成領域を切り欠いてなり、前記第2のアライメントマークは、前記第2端子を構成する導電膜の一部からなり、前記導電膜の一部の周辺を切り欠いてなることを特徴とする。
この構成によれば、端子を切り欠いた形状のアライメントマークに、導電膜の一部の周辺を切り欠いた形状のアライメントマークの導電膜の一部を重ね合わすように位置合わせすることができるので、より正確に位置合わせすることができるという効果がある。
また、上記適用例に記載の実装構造において、前記2つ以上の端子のうち、他の端子に比べて幅の広い端子にアライメントマークが形成されていることを特徴とする。
この構成によれば、幅の広い端子にアライメントマークが形成されていることにより、大きなアライメントマークを形成することができるため、より正確に位置合わせすることができるという効果がある。
また、上記適用例に記載の実装構造において、前記幅の広い端子は、電源用として用いられることを特徴とする。
この構成によれば、幅の広い電源用の端子を利用して大きなアライメントマークを形成できる。
また、上記適用例に記載の実装構造において、前記第1基板と前記第2基板との少なくとも一方は光透過性を有していることを特徴とする。
この構成によれば、光透過性を有する基板側から見れば、第1のアライメントマーク及び第2のアライメントマークを同時に観察することができるので、より正確に位置合わせすることができるという効果がある。
[適用例]本適用例に係る電気光学装置は、電気光学素子が形成された第1基板に第2基板が電気的に接続された構造を有する電気光学装置であって、前記第1基板は、第1端子と、前記第1端子を切り欠いた第1のアライメントマークを有し、前記第2基板は、第2端子と、前記第2端子を切り欠いた第2のアライメントマークを有し、前記第1のアライメントマークと前記第2のアライメントマークとを用いて、前記第1端子と前記第2端子とが相対的に位置合わせされ、前記第1端子と前記第2端子とが電気的に接続されていることを特徴とする。
本適用例によれば、アライメントマークが端子の形成された領域内に形成されているため、端子群の両端と基板端部との間隔を狭くすることができ、基板の小型化が図れる。また、アライメントマークが端子を切り欠いて形成されているため、アライメントマーク同士が重なり合って位置合わせがし難くなることが無く、それぞれの基板に設けられた端子同士を正確に位置合わせすることができるという効果がある。
上記適用例に記載の電気光学装置において、前記第1基板及び前記第2基板のそれぞれは、第1の方向に並んで設けられた2つ以上の端子を有し、アライメントマークは前記第1の方向に並んだ前記2つ以上の端子のうち両端側に位置する端子に設けられ、前記第1基板において、前記両端側に位置する端子のうちの少なくとも一方の端子が前記第1端子であり、前記第2基板において、前記両端側に位置する端子のうちの少なくとも一方の端子が前記第2端子であることを特徴とする。
この構成によれば、アライメントマークが形成された端子が端子群の両端に設けられていることで、第1基板又は第2基板の回転に伴う位置ずれを防止でき、それぞれの基板に設けられた端子同士をより正確に位置合わせすることができるという効果がある。
また、上記適用例に記載の電気光学装置において、前記第1基板は、前記第1端子に隣り合う第3端子を有し、前記第1のアライメントマークは、前記第1端子の形成領域における前記第3端子と隣り合う側に形成され、前記第2のアライメントマークは、前記第1のアライメントマークと相対する位置に設けられていることを特徴とする。
この構成によれば、アライメントマークが端子の形成された領域内に形成されているため、端子群の両端と基板端部との間隔を狭くすることができ、基板の小型化を図ることができるという効果がある。
また、上記適用例に記載の電気光学装置において、前記第1のアライメントマークは、前記2つ以上の端子の形成領域に跨って形成され、前記第2のアライメントマークは、前記第1のアライメントマークと相対する位置に設けられていることを特徴とする。
この構成によれば、2つ以上の端子の形成領域に跨ってアライメントマークが設けられていると、アライメントマークの端子が並ぶ方向の長さをより長くすることができるため、端子が並ぶ方向と交差する方向の位置合わせをより正確に行うことができるという効果がある。
また、上記適用例に記載の電気光学装置において、前記第1のアライメントマーク及び前記第2のアライメントマークは、前記第1の方向の位置合わせ部位を備えていることを特徴とする。
この構成によれば、第1のアライメントマーク及び第2のアライメントマークに、第1の方向の位置合わせ部位が備えられていることにより、第1の方向の位置合わせが正確にできるという効果がある。
また、上記適用例に記載の電気光学装置において、前記第1のアライメントマーク及び前記第2のアライメントマークは、前記第1の方向の位置合わせ部位と、前記第1の方向と交差する第2の方向の位置合わせ部位と、を備えていることを特徴とする。
この構成によれば、第1のアライメントマーク及び第2のアライメントマークに、第1の方向の位置合わせ部位と、第1の方向と交差する第2の方向の位置合わせ部位と、が備えられていることにより、第1の方向と第2の方向との位置合わせが同時に行えるため、基板の回転による位置ずれを防止し、より正確に位置合わせすることができるという効果がある。
また、上記適用例に記載の電気光学装置において、前記電気光学素子が有機エレクトロルミネッセンス素子、液晶素子又は電気泳動素子のいずれかであることを特徴とする。
この構成によれば、配線の電気的な接続において高い信頼性品質を有する有機エレクトロルミネッセンス素子、液晶素子又は電気泳動素子のいずれかを備えた電気光学装置を提供できる。
[適用例]本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えていることを特徴とする。
本適用例によれば、実装構造における電気的な接続において高い信頼性品質を有する電気光学装置を備えた電子機器を提供できる。
第1実施形態に係る電気光学装置としての有機EL装置の構成を示す分解斜視図。 有機ELパネルの構成を示す概略図であり、(a)は平面図、(b)はA−A線の断面図。 素子基板に設けられた端子を拡大して示す概略図であり、(a)は平面図、(b)はC−C線の断面図。 FPCに設けられた端子を拡大して示す概略平面図。 第1実施形態に係るアライメントマークの構成を説明する概略図であり、(a)は図3(a)に示すD部の拡大図、(b)は図4に示すE部の拡大図(透視図)。 素子基板とFPCとのアライメントマークを位置合わせした状態を示す概略平面図。 図6に示すF部の拡大図。 第2実施形態に係るアライメントマークの構成を説明する概略図であり、(a)は素子基板の平面図、(b)はFPCの平面図(透視図)。 素子基板とFPCとのアライメントマークを位置合わせした状態を示す概略平面図。 図9に示すG部の拡大図。 第3実施形態に係るアライメントマークの構成を説明する概略図であり、(a)は素子基板の平面図、(b)はFPCの平面図(透視図)。 第4実施形態に係るアライメントマークの構成を説明する概略図であり、(a)は素子基板の平面図、(b)はFPCの平面図(透視図)。 電子機器の一例としてのヘッドマウントディスプレイを示す概略図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
(第1実施形態)
<電気光学装置>
先ず、第1実施形態に係る実装構造が適用された電気光学装置の一例として、有機EL装置を挙げ、図1を参照して説明する。
図1は、第1実施形態に係る電気光学装置としての有機EL装置の構成を示す分解斜視図である。
第1実施形態の電気光学装置としての有機EL装置1は、電気光学素子である有機EL素子が形成された第1の基板である素子基板10を含む有機ELパネル2と、第2の基板であるFPC50と、を有している。
素子基板10上には、複数の端子30が設けられており、FPC50には、素子基板10と対向する基板面上に複数の端子60が設けられている。素子基板10上に設けられた複数の端子30と、FPC50に設けられた複数の端子60と、はそれぞれ異方性導電膜(以下、ACF(Anisotropic Conductive Film)と呼ぶ)54によって電気的に接続されている。なお、有機EL装置1における、端子30,60同士の電気的な接続には、ACF54に限らず、例えば、ソルダーペースト、銀ペースト、導電性接合材等を用いても構わない。
第1実施形態に係る有機EL装置1では、有機ELパネル2を構成する素子基板10に設けられた端子30とFPC50に設けられた端子60とにそれぞれ形成されたアライメントマーク(図示せず)を用いて、素子基板10とFPC50とを相対的に位置合わせされることで、複数の端子30と複数の端子60とがそれぞれ電気的に接続されている。
<有機ELパネル>
次に、第1実施形態に係る有機EL装置1の有機ELパネル2について、図2及び図3を参照して説明する。
図2は有機ELパネルの構成を示す概略図であり、図2(a)は平面図、図2(b)は図2(a)のA−A線の断面図である。
図2(a)及び(b)に示すように、第1実施形態の有機ELパネル2は、発光画素20、データ線駆動回路22、走査線駆動回路24及び外部回路との電気的な接続を図るための複数の端子30が設けられている素子基板10と、発光画素20等を保護する封止基板12と、素子基板10と封止基板12とを接着する樹脂層14と、を備えている。
発光画素20は、素子基板10の表示領域Bにマトリックス状に配置されている。青色(B)の発光が得られる発光画素20Bと、緑色(G)の発光が得られる発光画素20Gと、赤色(R)の発光が得られる発光画素20Rとがある。また、同色の発光が得られる発光画素20が図面上において縦方向に配列し、異なる色の発光が得られる発光画素20が、図面上において横方向にB,G,Rの順に繰り返して配置されている。このような発光画素20の配置は、ストライプ方式と呼ばれるものであるが、これに限定されるものではない。例えば、異なる色の発光が得られる発光画素20の横方向における配置は、B,G,Rの順でなくてもよく、例えば、R,G,Bの順としてもよい。
発光画素20B,20G,20Rのそれぞれは、発光素子として有機EL素子と、B,G,Rに対応するカラーフィルターとを備え、有機EL素子からの発光をB,G,Rの発光色に変換してフルカラー表示を可能とするものである。また、有機EL素子からの発光波長範囲のうち特定の波長の輝度を向上させる光共振構造が発光画素20B,20G,20Rごとに構築されていてもよい。
有機ELパネル2において、発光画素20B,20G,20Rは、サブ画素として機能するものであり、B,G,Rに対応する発光が得られる3つの発光画素20B,20G,20Rにより、画像表示における1つの画素単位が構成されている。なお、画素単位の構成はこれに限定されず、B,G,R以外の発光色(白色を含む)が得られる発光画素20が画素単位に含まれていてもよい。なお、素子基板10において、異なる色の発光画素20が並ぶ方向をX軸方向とし、同じ色の発光画素20が並ぶ方向をY軸方向として、以降説明する。
複数の端子30は、素子基板10の第1辺部に沿って、X軸方向に配列して設けられている。また、複数の端子30と複数の発光画素20を駆動制御する周辺回路であるデータ線駆動回路22及び走査線駆動回路24とは配線により電気的に接続されている。
データ線駆動回路22は、Y軸方向において端子30と表示領域Bとの間に配置され、X軸方向に延在している。また、一対の走査線駆動回路24は、X軸方向において表示領域Bを挟んで互いに対向するように設けられ、上記第1辺部と直交する第2辺部と表示領域Bとの間に配置され、Y軸方向に延在している。
図2(b)に示すように、端子30等が設けられた素子基板10と光透過性の封止基板12とは、接着性と光透過性とを兼ね備えた樹脂層14によって貼り合わされている。なお、発光画素20から発せられた光は、対応するフィルター層(図示せず)を透過して封止基板12側から射出される。つまり、有機ELパネル2は、トップエミッション構造となっている。
素子基板10の材料は、有機ELパネル2がトップエミッション構造であることから、光透過性を有するガラス基板だけでなく、不透明なセラミック基板や半導体基板を用いることができる。
なお、本実施形態では、素子基板10として半導体基板を用いている。半導体基板は例えばシリコン基板である。
次に、素子基板10に設けられた端子30とアライメントマークについて、図3を参照して詳細に説明する。
図3は、素子基板に設けられた端子を拡大して示す概略図であり、図3(a)は平面図、図3(b)は図3(a)のC−C線の断面図である。
複数の端子30は、長手方向を第1基板である素子基板10の第1辺部と直交する方向、すなわちY軸方向とした細長の略矩形状を有し、素子基板10の第1辺部に沿って、すなわちX軸方向に、配列されて形成されている。複数の端子30において、並んだ端子群の両端側又は両端側の一方に位置する第1端子31の形成領域に第1のアライメントマーク40が形成されている。また、端子30は、平面的に見た場合に互いに異なる形状を有し、第1のアライメントマーク40が形成された第1端子31と、通常の端子30(33,35)と、に分けられる。第1のアライメントマーク40が形成された第1端子31のX軸方向の幅は、通常の端子30(33,35)の幅よりも広く形成されている。更に、端子30は、素子基板10上に、導電性を有する単一もしくは複数の層を所定の形状で形成することにより作られている。なお、幅の広い第1端子31を電源用とすることにより、端子の細線化に伴うオーミックロス(表面抵抗による抵抗損)による発熱を低減することができるので、消費電力の増大を防ぐ上で非常に効果がある。
本実施形態においては、端子30は、図3(b)に示すように、三層構造をなし、下層から、アルミニウム(Al)層36、窒化チタン(TiN)層37、透明導電性膜であるITO(Indium Tin Oxide)層38の順に積層し形成されている。なお、第1のアライメントマーク40は、アルミニウム層36と窒化チタン層37がなくITO層38のみで形成されている。一般的に、ITOとアルミニウムを接触させると、いわゆる電蝕が生じてしまい、アルミニウムの断線等の電気的接続の不具合の原因となるが、本実施形態では、両者の間に窒化チタン層37を設け、窒化チタン層37を介してITO層38とアルミニウム層36との電気的接続を行っているので、このような不具合は生じない。
なお、端子30を構成する層は、本実施形態に限らず、他に例えば、チタン(Ti)、クロム(Cr)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)等を含む金属単体、これらの金属の合金、あるいは、金属シリサイド、ポリシリサイド、ポリシリコン等からなる導電層、またこれらを積層したものによって構成されてもよい。
また、本実施形態における端子30を構成する各層は、素子基板10上に形成された、例えば図示しない走査線やデータ線等の他の回路を形成する導電層と同一の材料で同時に形成される。これにより工程を増やすことなく、端子30を形成することが可能となる。
以上、第1実施形態に係る電気光学装置として、トップエミッション型の有機ELパネル2を有する有機EL装置1について説明したが、これに限定することはなく、有機EL装置1は、素子基板10側から光が射出されるボトムエミッション型であってもよい。また、電気光学装置は、有機EL装置1に限定されず、液晶素子を有する液晶装置又は電気泳動素子を有する電気泳動ディスプレイ(EPD)であっても構わない。
<FPC>
次に、第1実施形態に係る有機ELパネル2の素子基板10と接続するFPC50について、図4を参照して説明する。図4は、FPCに設けられた端子を拡大して示す概略平面図である。
第2基板であるFPC50は、例えばポリイミド等の電気絶縁性の材料からなるフィルム上に、導体である銅箔等によって配線が形成された、可撓性を有する配線基板である。本実施形態では、FPC50のポリイミド等の電気絶縁性の材料からなるフィルムは、光透過性を有している。なお、FPC50は非光透過性であってもよい。
FPC50には、有機ELパネル2の素子基板10と接続される接続端の素子基板10と対向する面上に、その端辺52に沿って、所定のピッチで配列されて設けられた複数の端子60が形成されている。また、図示してないが、端子60が設けられた端辺52側とは反対側の接続端には、有機ELパネル2の素子基板10上に設けられた駆動回路等を制御する外部回路と電気的な接続を図るための端子が設けられている。
FPC50に設けられた端子60は、図4に示すように、X軸方向に、素子基板10に設けられた端子30の配列と同ピッチで配列されて形成されており、長手方向を端辺52と直交する方向、すなわちY軸方向とした細長の略矩形状を有している。第2のアライメントマーク70は、並んだ端子群の両端側又は両端側の一方に位置する第2端子62の形成領域に形成されている。また、端子60の形状は、平面的に見た場合に互いに異なる形状を有し、第2のアライメントマーク70が形成された第2端子62と、第4端子64や第6端子66を含む通常の端子60と、に分けられる。第2のアライメントマーク70が形成された端子62のX軸方向の幅は、通常の端子60(64,66)の幅よりも広く形成されている。更に、個々の端子60のX軸方向の幅は、素子基板10に設けられた端子30の幅よりもそれぞれ狭く形成されている。
また、端子60は、導電膜、例えば銅箔で形成されたパターン上にニッケルめっき及び金めっきが施されることにより構成されている。本実施形態では、FPC50が光透過性のフィルムであるため、銅箔やめっきにより遮光部となる端子60を除く領域は透光部となり、FPC50を素子基板10上に重ね、平面的に見た場合、素子基板10に形成された第1のアライメントマーク40を見ることができる。そのため、素子基板10の第1のアライメントマーク40とFPC50の第2のアライメントマーク70とを同時に見ることができるため、素子基板10に設けられた端子30とFPC50に設けられた端子60とを正確に位置合わせすることができる。
次に、素子基板10とFPC50に設けられた第1実施形態に係る第1のアライメントマーク40及び第2のアライメントマーク70の構成について、図5〜7を参照して詳細に説明する。
図5は、第1実施形態に係るアライメントマークの構成を説明する概略図であり、図5(a)は図3(a)に示すD部の拡大図、図5(b)は図4に示すE部の拡大図(透視図)である。なお、図5(b)はFPC50に設けられた端子60及び第2のアライメントマーク70を、平面視でFPC50側から透視した図であり、図5(a)の素子基板10に設けられた端子30及び第1のアライメントマーク40との配置関係を説明し易くするためである。
図5(a)に示すように、第1基板である素子基板10に設けられた複数の端子30において、並んだ端子群の両端側又は両端側の一方に位置し、他の端子30(33,35)に比べX軸方向の幅の広い第1端子31には、第1のアライメントマーク40が形成されている。第1のアライメントマーク40は、第1端子31の形成領域に、第1の方向であるY軸方向の位置合わせ部位となる、つまりX軸方向に延在している切り欠きと、第1の方向と交差する第2の方向であるX軸方向の位置合わせ部位となる、つまりY軸方向に延在している切り欠きと、を有している。
第2基板であるFPC50には、図5(b)に示すように、素子基板10に設けられた端子30と同様に、並んだ端子群の両端側又は両端側の一方に位置し、他の端子60(64,66)に比べX軸方向の幅の広い第2端子62に、第2のアライメントマーク70が形成されている。また、第2のアライメントマーク70は、FPC50に設けられた第2端子62において、FPC50と素子基板10とを重ね合わせた場合に、素子基板10に設けられた第1端子31に形成された第1のアライメントマーク40と相対的に対応する位置に形成されている。第2のアライメントマーク70は、第2端子62の形成領域に、第1の方向であるY軸方向の位置合わせ部位と、X軸方向の位置合わせ部位と、なる導電膜が形成されるような切り欠きを有している。
次に、素子基板10にFPC50を重ねて、第1のアライメントマーク40と第2のアライメントマーク70とを位置合わせした状態について、図6及び図7を参照して説明する。
図6は、素子基板とFPCとのアライメントマークを位置合わせした状態を示す概略平面図である。図7は、図6に示すF部の拡大図である。なお、図6において、端子60及び第2のアライメントマーク70を含めFPC50を、2点鎖線で表示している。
図6及び図7に示すように、第1端子31の形成領域を切り欠いて形成された第1のアライメントマーク40の内側に、第2端子62の形成領域を切り欠いて形成された第2のアライメントマーク70の導電膜のパターンが収まるように位置合わせすることで、素子基板10に設けられた複数の端子30とFPC50に設けられた複数の端子60同士を正確に位置合わせし、接続することができる。また、位置合わせした時の第1のアライメントマーク40と、第2のアライメントマーク70の導電膜のパターンと、のY軸方向の間隔W1やX軸方向の間隔W2は、5μm〜20μmが好ましく、位置合わせする際に用いる顕微鏡の倍率にもよるが10μm程度がより好ましい。
FPC50に設けられた端子60のX軸方向の幅は、素子基板10に設けられた端子30の幅に比べて狭い。そのため、素子基板10にFPC50を重ね合わせ、平面視でFPC50側から見た場合に、FPC50を透過して端子30を見ることができるので、端子60とのX軸方向の間隔を隣接する端子30側とその反対側とで同間隔とすることで、X軸方向の位置合わせが正確にできるという効果がある。
(第2実施形態)
次に、第2実施形態に係る第1のアライメントマーク及び第2のアライメントマークの構成について、図8〜10を参照して説明する。
図8は、第2実施形態に係るアライメントマークの構成を説明する概略図であり、図8(a)は素子基板の平面図、図8(b)はFPCの平面図(透視図)である。なお、図8(b)はFPC50に設けられた端子60a及び第2のアライメントマーク70aを、平面視でFPC50側から透視した図であり、図8(a)の素子基板10aに設けられた端子30a及び第1のアライメントマーク40aとの配置関係を説明し易くするためである。
第2実施形態に係る第1のアライメントマーク40a及び第2のアライメントマーク70aは、第1実施形態に係る第1のアライメントマーク40及び第2のアライメントマーク70に対して、アライメントマークの形状を異ならせたものである。従って、第1実施形態と同じ構成には同じ符号にaを付して詳細な説明は省略する。
図8(a)及び(b)に示すように、第1のアライメントマーク40aは、有機ELパネル2aの素子基板10aに設けられた他の端子30aに比べX軸方向の幅の広い第1端子31aに形成領域を切り欠いて形成されている。また、第1のアライメントマーク40aは、隣接する第3端子33a側に形成されている。更に、第1のアライメントマーク40aは、X軸方向を長辺とする略矩形で、隣接する第3端子33a側からX軸方向に延在して切り欠いた形状である。この形状は第1の方向であるY軸方向の位置合わせ部位に相当する。
第2のアライメントマーク70aは、FPC50aに設けられた他の端子60aに比べX軸方向の幅の広い第2端子62aにおいて、FPC50aと素子基板10aとを重ね合わせた場合に、素子基板10aに設けられた第1端子31aに形成された第1のアライメントマーク40aと相対的に対応する位置で、隣接する第4端子64a側に形成されている。また、第2のアライメントマーク70aは、X軸方向を長辺とする略矩形で、隣接する第4端子64a側から第2端子62aの形成領域を切り欠いた形状である。また、切り欠いたY軸方向の幅W4は、素子基板10aに形成された第1のアライメントマーク40aの幅W3よりも広い。
次に、素子基板10aにFPC50aを重ねて、第1のアライメントマーク40aと第2のアライメントマーク70aとを位置合わせした状態について、図9及び図10を参照して説明する。
図9は、素子基板とFPCとのアライメントマークを位置合わせした状態を示す概略平面図である。図10は、図9に示すG部の拡大図である。なお、図9において、設けられた端子60a及び第2のアライメントマーク70aを含めFPC50aを、2点鎖線で表示している。
図9及び図10に示すように、第2端子62aの形成領域を切り欠いて形成された第2のアライメントマーク70aの内側に、第1端子31aの形成領域を切り欠いて形成された第1のアライメントマーク40aが収まるように位置合わせすることで、素子基板10aに設けられた複数の端子30aとFPC50aに設けられた複数の端子60a同士を正確に位置合わせし、接続することができる。また、位置合わせした時の第1のアライメントマーク40aと、第2のアライメントマーク70aと、のY軸方向の間隔W5は、5μm〜20μmが好ましく、位置合わせする際に用いる顕微鏡の倍率にもよるが10μm程度がより好ましい。
(第3実施形態)
次に、第3実施形態に係る第1のアライメントマーク及び第2のアライメントマークの構成について、図11を参照して説明する。
図11は、第3実施形態に係るアライメントマークの構成を説明する概略図であり、図11(a)は素子基板の平面図、図11(b)はFPCの平面図(透視図)である。
第3実施形態に係る第1のアライメントマーク40b及び第2のアライメントマーク70bは、第1実施形態に係る第1のアライメントマーク40及び第2のアライメントマーク70に対して、アライメントマークの形状を異ならせたものである。従って、第1実施形態と同じ構成には同じ符号にbを付して詳細な説明は省略する。
図11(a)及び(b)に示すように、第1のアライメントマーク40bは、有機ELパネル2bの素子基板10bに設けられた他の端子30bに比べX軸方向の幅の広い第1端子31bと、第1端子31bのX軸方向の幅が略同等である隣接する第3端子33bと、に跨って形成されている。第1のアライメントマーク40bは、第1端子31bに形成領域に隣接する第3端子33b側からX軸方向に延在する略矩形状の切り欠きと、第3端子33bの形成領域に第1端子31b側から延在する略矩形状の切り欠きと、を有している。また、第1端子31bに形成された切り欠きは第3端子33bに形成された切り欠きと対向している。この形状は第1の方向であるY軸方向の位置合わせ部位に相当する。
第2のアライメントマーク70bは、FPC50bに設けられた他の端子60bに比べX軸方向の幅の広い第2端子62bと、第2端子62bのX軸方向の幅が略同等である隣接する第4端子64bと、に跨って形成されている。第2のアライメントマーク70bは、第2端子62bに形成領域に隣接する第4端子64b側からX軸方向に延在する略矩形状の切り欠きと、第4端子64bの形成領域に第2端子62b側から延在する略矩形状の切り欠きと、を有している。また、第2のアライメントマーク70bは、FPC50bに設けられた第2端子62bにおいて、FPC50bと素子基板10bとを重ね合わせた場合に、素子基板10bに設けられた第1端子31bと第3端子33bとに跨って形成された第1のアライメントマーク40bと相対的に対応する位置に形成されている。更に、第2のアライメントマーク70bの切り欠いたY軸方向の幅は、素子基板10bに形成された第1のアライメントマーク40aの幅よりも広い。
第1のアライメントマーク40b及び第2のアライメントマーク70bをそれぞれ隣り合う2つの端子30(31b,33b)及び隣り合う2つの端子60(62b,64b)に跨って形成することにより、X軸方向に長いアライメントマークとすることができるため、Y軸方向の位置合わせが正確にできるという効果がある。また、幅の広い第1端子31b、第2端子62b、第3端子33b及び第4端子64bを電源用とすることにより、端子の細線化に伴うオーミックロス(表面抵抗による抵抗損)による発熱を低減することができるので、消費電力の増大を防ぐ上で非常に効果がある。
(第4実施形態)
次に、第4実施形態に係る第1のアライメントマーク及び第2のアライメントマークの構成について、図12を参照して説明する。
図12は、第4実施形態に係るアライメントマークの構成を説明する概略図であり、図12(a)は素子基板の平面図、図12(b)はFPCの平面図(透視図)である。
第4実施形態に係る第1のアライメントマーク40c及び第2のアライメントマーク70cは、第1実施形態に係る第1のアライメントマーク40及び第2のアライメントマーク70に対して、アライメントマークの形状を異ならせたものである。従って、第1実施形態と同じ構成には同じ符号にcを付して詳細な説明は省略する。
図12(a)及び(b)に示すように、第1のアライメントマーク40cは、有機ELパネル2cの素子基板10cに設けられた他の端子30cに比べX軸方向の幅の広い第1端子31cと、第1端子31cに隣接する第3端子33cと、第3端子33cに隣接し第1端子31cのX軸方向の幅が略同等である第5端子35cと、に跨って形成されている。第1のアライメントマーク40cは、第1端子31cに形成領域に隣接する第3端子33c側からX軸方向に延在する略矩形状の切り欠きと、第5端子35cの形成領域に第3端子33c側から延在する略矩形状の切り欠きと、を有している。また、第1端子31cに形成された切り欠きは、第3端子33cを挟み、第5端子35cに形成された切り欠きと対向している。この形状は第1の方向であるY軸方向の位置合わせ部位に相当する。
第2のアライメントマーク70cは、FPC50cに設けられた他の端子60cに比べX軸方向の幅の広い第2端子62cと、第2端子62cに隣接する第4端子64cと、第4端子64cに隣接し第2端子62cのX軸方向の幅が略同等である第6端子66cと、に跨って形成されている。第2のアライメントマーク70cは、第2端子62cに形成領域に隣接する第4端子64c側からX軸方向に延在する略矩形状の切り欠きと、第6端子66cの形成領域に第4端子64c側から延在する略矩形状の切り欠きと、を有している。また、第2のアライメントマーク70cは、FPC50cに設けられた第2端子62cと第6端子66cにおいて、FPC50cと素子基板10cとを重ね合わせた場合に、素子基板10cに設けられた第1端子31c、第3端子33c及び第5端子35cとに跨って形成された第1のアライメントマーク40cと相対的に対応する位置に形成されている。更に、第2のアライメントマーク70cの切り欠いたY軸方向の幅は、素子基板10cに形成された第1のアライメントマーク40cの幅よりも広い。
第1のアライメントマーク40c及び第2のアライメントマーク70cをそれぞれ隣り合う3つの端子30(31c,33c,35c)及び隣り合う3つの端子60(62c,64c,66c)に跨って形成することにより、X軸方向により長いアライメントマークとすることができるため、Y軸方向の位置合わせがより正確にできるという効果がある。また、幅の広い第1端子31c、第2端子62c、第5端子35c及び第6端子66cを電源用とすることにより、端子の細線化に伴うオーミックロス(表面抵抗による抵抗損)による発熱を低減することができるので、消費電力の増大を防ぐ上で非常に効果がある。
<電子機器>
次に、本発明の実施形態に係る有機EL装置1を備える電子機器について、図13を参照して説明する。図13は電子機器の一例としてのヘッドマウントディスプレイを示す概略図である。
図13に示すように、本実施形態の電子機器としてのヘッドマウントディスプレイ(HMD)1000は、左右の目に対応して設けられた2つの表示部1001を有している。観察者Mはヘッドマウントディスプレイ1000を眼鏡のように頭部に装着することにより、表示部1001に表示された文字や画像などを見ることができる。例えば、左右の表示部1001に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。
表示部1001には、上記実施形態の自発光型の表示装置である有機EL装置1が搭載されている。従って、発光機能において高い信頼性品質を有する軽量なヘッドマウントディスプレイ1000を提供することができる。
ヘッドマウントディスプレイ1000は、観察者Mが表示部1001の表示内容を直接見る構成に限定されず、ミラーなどによって間接的に表示内容を見る構成としてもよい。
また、ヘッドマウントディスプレイ1000は、2つの表示部1001を有することに限定されず、左右の目のいずれかに対応させた1つの表示部1001を備える構成としてもよい。
なお、上記有機EL装置1が搭載される電子機器は、ヘッドマウントディスプレイ1000に限定されない。例えば、ヘッドアップディスプレイや、デジタルカメラのEVF(電子ビューファー)、携帯型情報端末、ナビゲーターなどの表示部を有する電子機器が挙げられる。また、表示部に限定されず、本発明を照明装置や露光装置にも適用することができる。
以上、本発明の実装構造、電気光学装置及び電子機器について、図示の実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、前述した各実施形態を適宜組み合わせてもよい。
1…有機EL装置、2…有機ELパネル、10…素子基板、12…封止基板、14…樹脂層、20…発光画素、22…データ線駆動回路、24…走査線駆動回路、30…端子、31…第1端子、33…第3端子、35…第5端子、36…アルミニウム層、37…窒化チタン層、38…ITO層、40…第1のアライメントマーク、50…FPC、52…端辺、54…ACF、60…端子、62…第2端子、64…第4端子、66…第6端子、70…第2のアライメントマーク、1000…ヘッドマウントディスプレイ、1001…表示部。

Claims (11)

  1. 複数の基板が電気的に接続される実装構造であって、
    第1端子を切り欠いた第1のアライメントマークを有する第1基板と、
    第2端子を切り欠いた第2のアライメントマークを有する第2基板と、を備え、
    前記第1のアライメントマークと前記第2のアライメントマークとを用いて、前記第1端子と前記第2端子とを相対的に位置合わせして、前記第1端子と前記第2端子とが電気的に接続されており、
    前記第1のアライメントマークは、透明導電性膜を含み、
    前記第1端子と前記第2端子は第1の方向に短く、前記第1の方向に交差する第2の方向に延在し、
    前記第1のアライメントマークは、前記第1端子の一方の側部から前記第1の方向に切り欠かれて十字形状をなし、
    前記第2のアライメントマークは、前記第2端子の前記一方の側部から前記第1の方向に切りかかれた方形に、他方の側部から前記第1の方向に前記第2端子が突出した十字形状をなし、
    前記第1のアライメントマークにおける十字形状の内側と前記第2のアライメントマークにおける十字形状の外側は、位置合わせしたときに前記第1の方向と前記第2の方向に間隔を有することを特徴とする実装構造。
  2. 前記第1端子は、前記透明導電性膜と金属を含む層とが積層された端子であり、
    前記金属を含む層は、前記第1基板と前記透明導電性膜との間に設けられていることを特徴とする請求項1に記載の実装構造。
  3. 前記第1基板及び前記第2基板のそれぞれは、前記第1の方向に並んで設けられた2つ以上の端子を有することを特徴とする請求項1または2に記載の実装構造。
  4. アライメントマークは前記第1の方向に並んだ前記2つ以上の端子のうち両端側に位置する端子に設けられ、
    前記第1基板において、前記両端側に位置する端子のうちの少なくとも一方の端子が前記第1端子であり、
    前記第2基板において、前記両端側に位置する端子のうちの少なくとも一方の端子が前記第2端子であることを特徴とする請求項3に記載の実装構造。
  5. 前記2つ以上の端子のうち、他の端子に比べて幅の広い端子にアライメントマークが形成されていることを特徴とする請求項3または4に記載の実装構造。
  6. 前記幅の広い端子は、電源用として用いられることを特徴とする請求項5に記載の実装構造。
  7. 前記間隔は5μm〜20μmであることを特徴とする請求項1乃至6のいずれかに記載の実装構造。
  8. 前記第1基板と前記第2基板との少なくとも一方は光透過性を有していることを特徴とする請求項1乃至のいずれか一項に記載の実装構造。
  9. 請求項1乃至8のいずれか一項に記載の実装構造により、電気光学素子が形成された前記第1基板に前記第2基板が電気的に接続された電気光学装置。
  10. 前記電気光学素子が有機エレクトロルミネッセンス素子、液晶素子又は電気泳動素子のいずれかであることを特徴とする請求項に記載の電気光学装置。
  11. 請求項9または10に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2013155348A 2013-07-26 2013-07-26 実装構造、電気光学装置及び電子機器 Active JP6286911B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013155348A JP6286911B2 (ja) 2013-07-26 2013-07-26 実装構造、電気光学装置及び電子機器
US14/326,729 US9345129B2 (en) 2013-07-26 2014-07-09 Mounting structure, electro-optical apparatus, and electronic apparatus
CN201410354300.XA CN104347008B (zh) 2013-07-26 2014-07-24 安装结构、电光学装置以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013155348A JP6286911B2 (ja) 2013-07-26 2013-07-26 実装構造、電気光学装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2015025943A JP2015025943A (ja) 2015-02-05
JP2015025943A5 JP2015025943A5 (ja) 2016-07-28
JP6286911B2 true JP6286911B2 (ja) 2018-03-07

Family

ID=52390365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013155348A Active JP6286911B2 (ja) 2013-07-26 2013-07-26 実装構造、電気光学装置及び電子機器

Country Status (3)

Country Link
US (1) US9345129B2 (ja)
JP (1) JP6286911B2 (ja)
CN (1) CN104347008B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102289634B1 (ko) * 2014-11-05 2021-08-13 삼성디스플레이 주식회사 연성인쇄회로기판 및 표시 장치
CN104661430A (zh) * 2015-03-17 2015-05-27 京东方科技集团股份有限公司 一种对位标识、电路板和显示装置
TWI607552B (zh) * 2015-05-27 2017-12-01 友達光電股份有限公司 畫素陣列基板、顯示面板及其母板
WO2017040482A1 (en) * 2015-09-02 2017-03-09 3M Innovative Properties Company Fiducial mark for chip bonding
KR102559170B1 (ko) * 2015-12-15 2023-07-24 엘지디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시장치
EP3217428B1 (de) * 2016-03-07 2022-09-07 Infineon Technologies AG Mehrfachsubstrat sowie verfahren zu dessen herstellung
KR20170113748A (ko) * 2016-03-24 2017-10-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2019066750A (ja) * 2017-10-04 2019-04-25 株式会社ジャパンディスプレイ 表示装置
KR102395221B1 (ko) * 2017-12-05 2022-05-10 삼성디스플레이 주식회사 표시 장치
CN109994461B (zh) * 2017-12-30 2021-10-08 苏州旭创科技有限公司 光学组件、光模块及其封装方法
CN112005149A (zh) * 2018-04-24 2020-11-27 Agc株式会社 光学元件、光学系统以及拍摄装置
JP2019200360A (ja) * 2018-05-17 2019-11-21 日本電産サンキョー株式会社 振れ補正機能付き光学ユニット及びその製造方法
WO2019239454A1 (ja) * 2018-06-11 2019-12-19 シャープ株式会社 表示デバイスの製造方法、表示デバイスの製造装置
JP6780677B2 (ja) * 2018-07-26 2020-11-04 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器
CN109102761B (zh) * 2018-09-07 2021-01-12 武汉天马微电子有限公司 一种显示面板及显示装置
TWI699580B (zh) * 2019-03-07 2020-07-21 友達光電股份有限公司 陣列基板
JP7321792B2 (ja) * 2019-06-26 2023-08-07 株式会社ジャパンディスプレイ 異方性導電膜及び表示装置
CN111061112B (zh) * 2020-01-02 2023-02-17 上海天马微电子有限公司 显示面板及其制作方法、显示装置
KR20210156005A (ko) * 2020-06-17 2021-12-24 주식회사 엘지에너지솔루션 연성인쇄회로기판의 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123868A (ja) * 1984-11-21 1986-06-11 キヤノン株式会社 パネル基板の位置合せ保証方法
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
JPH10209202A (ja) * 1997-01-20 1998-08-07 Seiko Epson Corp 液晶表示装置
JP3013801B2 (ja) * 1997-02-06 2000-02-28 セイコーエプソン株式会社 液晶表示装置の組立方法
JP2001005031A (ja) * 1999-06-23 2001-01-12 Nec Corp 薄膜トランジスタアレイ基板及びその製造方法
JP3833425B2 (ja) * 1999-10-27 2006-10-11 富士通株式会社 プリント配線板どうしの接続方法およびプリント基板
JP4742441B2 (ja) * 2001-04-16 2011-08-10 日本電気株式会社 フレキシブルプリント回路と配線基板との接続構造、その接続方法、液晶表示装置及びその製造方法
JP2004128324A (ja) * 2002-10-04 2004-04-22 Casio Comput Co Ltd アライメントマーク対
JP3871634B2 (ja) * 2002-10-04 2007-01-24 シャープ株式会社 Cof半導体装置の製造方法
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US7449284B2 (en) * 2004-05-11 2008-11-11 Miradia Inc. Method and structure for fabricating mechanical mirror structures using backside alignment techniques
JP2006235503A (ja) 2005-02-28 2006-09-07 Optrex Corp 表示装置
JP2007011010A (ja) 2005-06-30 2007-01-18 Optrex Corp 表示素子
TWI302290B (en) * 2005-08-17 2008-10-21 Au Optronics Corp Structure for circuit assembly
JP4984465B2 (ja) 2005-09-21 2012-07-25 セイコーエプソン株式会社 電気光学装置の製造方法
JP4923528B2 (ja) * 2005-11-14 2012-04-25 パナソニック株式会社 プラズマディスプレイ装置
JP2007234915A (ja) * 2006-03-02 2007-09-13 Sony Corp 配線基板、配線ケーブル、電子機器および配線接続方法
JP2008078628A (ja) * 2006-08-25 2008-04-03 Canon Inc 電子モジュールおよびその製造方法
JP2009098407A (ja) * 2007-10-17 2009-05-07 Hitachi Displays Ltd 表示装置
CN101546053B (zh) * 2008-03-24 2012-02-29 索尼公司 安装结构体、电光装置及电子设备
JP5274564B2 (ja) * 2008-08-11 2013-08-28 シャープ株式会社 フレキシブル基板および電気回路構造体
JP2010243585A (ja) * 2009-04-01 2010-10-28 Funai Electric Co Ltd 液晶モジュール
US20130186678A1 (en) * 2010-02-17 2013-07-25 Sharp Kabushiki Kaisha Substrate set, electronic device, and method for manufacturing substrate set
WO2013030888A1 (ja) * 2011-08-31 2013-03-07 パナソニック株式会社 表示パネル装置及びその製造方法
CN106406594B (zh) * 2011-11-27 2019-07-16 宸鸿科技(厦门)有限公司 触控感测装置及其制造方法

Also Published As

Publication number Publication date
CN104347008B (zh) 2019-10-01
US20150029680A1 (en) 2015-01-29
JP2015025943A (ja) 2015-02-05
US9345129B2 (en) 2016-05-17
CN104347008A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
JP6286911B2 (ja) 実装構造、電気光学装置及び電子機器
US11107841B2 (en) Display panel and large format display apparatus using the same
EP3843153B1 (en) Transparent display device
JP3757840B2 (ja) 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器
KR20020081105A (ko) 전기 광학 장치, 그 제조 방법 및 전자 기기
EP3843155A1 (en) Transparent display device
US6970225B2 (en) Electrooptic device, method for manufacturing the same, and electronic apparatus
JP2016122612A (ja) 電気光学装置及びその製造方法、電子機器
CN115605935A (zh) 显示装置以及复合型显示装置
US20210037639A1 (en) Display apparatus
US10763309B2 (en) Display device
KR20040025606A (ko) 전기 광학 장치 및 전자 기기
KR20190003199A (ko) 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
CN114639701A (zh) 透明显示装置
JP2018098188A (ja) 発光表示装置及びその製造方法
CN115004389A (zh) 显示装置以及显示装置的制造方法
KR20140117008A (ko) 유기 발광 표시 장치
US11406015B2 (en) Bonding pad structure
US11114467B2 (en) Display device
KR102522706B1 (ko) 표시 장치
JP2012182409A (ja) フレキシブル配線基板、電気光学装置の駆動回路構造体
JP2021032934A (ja) フレキシブル配線基板、電気光学装置および電子機器
JP2002207221A (ja) 液晶表示装置
JP2005037957A (ja) 電気光学装置、その製造方法及び電子機器
US11189760B2 (en) Display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160609

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6286911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150