TWI607552B - 畫素陣列基板、顯示面板及其母板 - Google Patents

Description

畫素陣列基板、顯示面板及其母板

本發明係關於一種畫素陣列基板及其母板，特別關於一種應用薄膜電晶體技術的畫素陣列基板及其母板。

以薄膜電晶體製程製作的畫素陣列基板被廣泛的用於顯示面板的領域中。由於薄膜電晶體可以將積體電路實現於玻璃基板上，因此可以用來生產高整合度的顯示面板。

然而，薄膜電晶體技術所製作的顯示面板於長時間使用後，往往於邊緣處有色偏的現象。究其原因，是因為環境中的水汽從顯示面板的畫素陣列基板邊緣處進入畫素陣列基板，使得部份的薄膜電晶體中的氧化物半導體吸收水汽而使得特性劣化。因此，如何阻止水汽進入畫素陣列基板以提高所生產的顯示面板的壽命，是一個亟待解決的問題。

有鑑於以上的問題，本發明提出一種畫素陣列基板及其母板設計，用以降低了水汽使內部電路劣化的機率。

本發明所揭露的畫素陣列基板，具有基板、薄膜電晶體、第一信號線、第二信號線、畫素電極、第一導電圖 案與第一保護層。基板具有顯示區與至少一周邊線路區，顯示區具有多個畫素區。薄膜電晶體設置於基板上且位於至少一部份的畫素區上，薄膜電晶體具有閘極、源極、汲極、絕緣層與氧化物半導體層，其中，絕緣層位於閘極與氧化物半導體層之間，且源/汲極與氧化物半導體層接觸，而絕緣層延伸至周邊線路區。第一信號線，設置於基板上且位於部份畫素區上，並連接閘極。第二信號線設置於基板上且位於部份畫素區上，並連接源極。畫素電極設置於基板上且位於部份畫素區上，並連接汲極。第一導電圖案設置於周邊線路區且鄰近基板之邊緣，其中，位於周邊線路區的絕緣層與第一導電圖案層重疊以構成標記，絕緣層具有第一開口，暴露出基板之內表面，且第一開口位於周邊線路區上且環繞顯示區，並避開標記。第一保護層形成於基板上，且形成於薄膜電晶體、標記、位於周邊線路區上的絕緣層與第一開口上，其中第一保護層的介電常數大於絕緣層的介電常數，且絕緣層的介電常數小於6，大於1。

本發明所揭露的母板，具有基板、薄膜電晶體、第一信號線、第二信號線、畫素電極、第一導電圖案與第一保護層。基板具有多個顯示單元，顯示單元之間定義出預切割區，各顯示單元包括顯示區與周邊線路區，其中顯示區具有多個畫素區。薄膜電晶體設置於基板上且位於至少一部份的畫素區上，薄膜電晶體具有閘極、源極、汲極、絕緣層與 氧化物半導體層，其中，絕緣層位於閘極與氧化物半導體層之間，且源/汲極與氧化物半導體層接觸，而絕緣層延伸至各顯示單元的周邊線路區上。第一信號線設置於基板上且位於至少一部份畫素區上，並連接閘極。第二信號線設置於基板上且位於至少一部份畫素區上，並連接源極。畫素電極設置於基板上且位於至少一部份畫素區上，並連接汲極。第一導電圖案設置於一部份預切割區上，且一部份第一導電圖案位於周邊線路區中，其中，位於周邊線路區上的絕緣層與第一導電圖案重疊以構成標記，絕緣層具有第一開口，暴露出基板之內表面，且第一開口位於周邊線路區上且環繞顯示區，並避開標記。第一保護層形成於基板上，且形成於薄膜電晶體、標記、位於周邊線路區上的絕緣層與第一開口上，其中，第一保護層的介電常數大於絕緣層的介電常數，且絕緣層的介電常數小於6，大於1。

綜上所述，本發明所揭露的畫素陣列基板及其母板，由於介電常數較低的材料(例如絕緣層)之阻水能力有限，而介電常數較高的材料(第一保護層)適合用於隔絕外界環境水氣，並配合開口的相關設計，因此不易於加工的過程中及使用的過程中吸收水汽，從而提高了畫素陣列基板及其母板的良率與壽命。

以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供 本發明之專利申請範圍更進一步之解釋。

1000‧‧‧母板

1100、3100‧‧‧基板

1101、3101‧‧‧上表面

310E‧‧‧邊緣

1110‧‧‧顯示單元

1111、3111‧‧‧顯示區

1113、3113‧‧‧周邊線路區

1130‧‧‧預切割區

1300、3300‧‧‧薄膜電晶體

130G、330G‧‧‧閘極

130S、330S‧‧‧源極

130D、330D‧‧‧汲極

130I、330I‧‧‧絕緣層

1400、1500、3400、3500‧‧‧信號線

1600、3600‧‧‧畫素電極

1700、1710、3700、3710‧‧‧導電圖案

1800~1830、3800~3830‧‧‧開口

1801、1803、1807、3801、3803、3807‧‧‧第一部份

1805、1809、3805、3809‧‧‧第二部份

380E‧‧‧側壁

1900、1910、3900、3910‧‧‧保護層

1920、3920‧‧‧介電層

2000‧‧‧面板母板

3000‧‧‧畫素陣列基板

4000‧‧‧顯示面板

2100、4100‧‧‧對向基板

2200、4200‧‧‧框膠

2300、4300‧‧‧顯示介質層

2400、4400‧‧‧光間隙物

AA’、BB’、CC’、DD’‧‧‧剖切線

aa’、bb’、cc’、dd’‧‧‧剖切線

第1圖係依據本發明一實施例的畫素陣列基板母板俯視圖。

第2A圖係對應於第1圖中剖切線AA’的部份剖面示意圖。

第2B圖係對應於第1圖中剖切線BB’與DD’的部份剖面示意圖。

第2C圖係對應於第1圖中剖切線CC’的部份剖面示意圖。

第3圖係依據本發明另一實施例的母板俯視圖。

第4圖係依據本發明另一實施例中第1圖的剖切線CC’的部份剖面示意圖。

第5A圖係依據本發明再一實施例中的母板對應於剖切線AA’的部份剖面示意圖。

第5B圖係依據本發明再一實施例中的母板對應於剖切線BB’的部份剖面示意圖。

第5C圖係依據本發明再一實施例中的母板對應於剖切線CC’的部份剖面示意圖。

第6圖係依據本發明另一實施例中的母板對應於剖切線CC’的部份剖面示意圖。

第7圖係依據本發明另一實施例的面板母板的部份剖面示意圖。

第8圖係對應於第1圖中的母板被切分得到的畫素陣列基板俯視圖。

第9A圖係對應於第8圖中剖切線aa’的部份剖面示意圖。

第9B圖係對應於第8圖中剖切線bb’的部份剖面示意圖。

第9C圖係對應於第8圖中剖切線cc’的部份剖面示意圖。

第9D圖係對應於第8圖中剖切線dd’的部份剖面示意圖。

第10圖係依據本發明另一實施例的畫素陣列基板俯視圖。

第11圖係依據本發明另一實施例中第8圖的剖切線cc’的部份剖面示意圖。

第12A圖係依據本發明再一實施例中的畫素陣列基板對應於剖切線aa’的部份剖面示意圖。

第12B圖係依據本發明再一實施例中的畫素陣列基板對應於剖切線bb’的部份剖面示意圖。

第12C圖係依據本發明再一實施例中的畫素陣列基板對應於剖切線cc’的部份剖面示意圖。

第12D圖係依據本發明再一實施例中的畫素陣列基板對應於剖切線dd’的部份剖面示意圖。

第13圖係依據本發明另一實施例中的畫素陣列基板對應於剖切線cc’的部份剖面示意圖。

第14圖係依據本發明另一實施例的顯示面板的剖面示意圖。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照第1圖至第2C圖，其中第1圖係依據本發明一實施例的畫素陣列基板母板俯視圖，第2A圖係對應於第1圖中剖切線AA’的部份剖面示意圖，而第2B圖係對應於第1圖中剖切線BB’與DD’的部份剖面示意圖，第2C圖係對應於第1圖中剖切線CC’的部份剖面示意圖。而如第1圖、第2A圖與第2B圖所示，本發明一實施例中的母板1000具有基板1100。基板1100具有多個顯示單元1110，顯示單元之間定義出至少一預切割區1130。各顯示單元1110包括一具有多個畫素區(未標示)之顯示區1111與相鄰於顯示區1111之至少一周邊線路區1113，本發明之實施例是以環繞顯示區1113之至少一周邊線路區1113為實施範例，但不限於此。必需要說明的是，每個顯示單元1110被切割下來後，就是一個顯示面板的畫素陣列基板或顯示面板。

而如第2A圖所示，在顯示區1111內的至少部份的畫素區(未標示)內，於基板1100的上表面設置有薄膜電晶體1300。薄膜電晶體1300中有閘極130G、汲極130D、源極 130S、絕緣層130I與氧化物半導體層130O。絕緣層130I位於閘極130G與氧化物半導體層130O之間，且源極130S與汲極130D與氧化物半導體層130O接觸，即源極130S與汲極130D皆會與氧化物半導體層130O部份重疊，而絕緣層130I還延伸至所屬顯示單元1110的周邊線路區1113，其中絕緣層130I的介電常數小於6，大於1。於特別的實施例中，絕緣層130I的介電常數小於5，大於1。其中，絕緣層130I的材料可以是二氧化矽、碳矽氧化物、氮氧化矽、碳化矽、矽基高分子、旋塗玻璃(SOG)或其它合適的材料，且前述材料的物性或化性可參閱物質安全資料表，而氮氧化矽的氮原子百分比要實質上小於30%大於0%，氧原子大於氮原子的百分比，矽原子百分比實質上小於氮與氧原子總和，且氮與氧原子總和小於67%大於62%，其中，氮、氧、矽原子總和為100%，且氮氧化矽的折射率大於1.45小於1.75，而其製造方法可為化學氣相沈積法、濺鍍法或其它合適的方法。本發明以絕緣層130I的材料為二氧化矽為範例，但不限於此。於某些實施例中，絕緣層130I中只有閘極絕緣層，而於另一些實施例中，絕緣層130I由多層絕緣材料堆疊而成，例如絕緣層130I係由閘極絕緣層與蝕刻終止層的堆疊膜層構成。雖然於本實施例中，閘極130G位於氧化物半導體層130O之下，即底閘型薄膜電晶體為範例，但不限於此。於其它實施例中，閘極130G亦位於氧化物半導體層130O之上，即頂閘型薄膜電晶體，或 是閘極130G位於氧化物半導體層130O其它位置上，即其它類型的薄膜電晶體亦可適用之。氧化物半導體可為單層或多層結構，且其材料包含銦鎵鋅氧化物(IGZO)、銦鋅氧化物(IZO)、銦鎵氧化物(IGO)、氧化錫(ZnO)、氧化鎘˙氧化鍺(CdO2.GeO2)、氧化鎳鈷(NiCo2O4)、氧化鋅(ZnO)、鋁鋅氧化物(AZO)、鎵鋅氧化物(GZO)或其它合適的材料。

此外，於薄膜電晶體1300上還設有第一信號線1400、第二信號線1500與畫素電極1600。第一信號線1400連接於閘極130G，則第一信號線1400可視為掃描線或閘極線、第二信號線1500連接於源極130S，則第二信號線1500可視為資料線，而畫素電極1600連接於汲極130D。其中，第一信號線1400、第二信號線1500與畫素電極1600皆為簡略地描繪。此外，於基板1100上還有第一導電圖案1700，第一導電圖案1700設置於一部份預切割區1130，且部份的第一導電圖案1700位於周邊線路區1113，其中，位於周邊線路區1113的絕緣層130I與第一導電圖案1700重疊以構成第1圖中的標記M。絕緣層130I具有第一開口1800，基板1100之部份上表面1101(或可稱為內表面)經由第一開口1800暴露出來，且第一開口1800位於周邊線路區1113上且環繞顯示區1111，並避開標記M。雖然於圖示中，第一導電圖案1700覆蓋絕緣層130I，然而第一導電圖案1700也可以被絕緣層130I所覆蓋，本發明並不加以限制。

還有第一保護層1900，形成於基板1100上，且形成於薄膜電晶體1300、標記M、位於周邊線路區1113的絕緣層130I與第一開口1800上。第一保護層1900的介電常數大於絕緣層130I的介電常數。其中，第一保護層1900的材料可以是氮化矽、氮氧化矽、氧化鉭(tantalum oxide)、氧化鋁、氧化鈦、氧化鉿(HfO)或其它合適的材料，且前述材料的物性或化性可參閱物質安全資料表，而氮氧化矽的氮原子百分比要實質上大於等於30%小於58%，氧原子小於氮原子的百分比且大於0%，矽原子百分比實質上小於氮與氧原子百分比總和，且氮與氧原子百分比總和小於等於62%大於57%，其中，氮、氧、矽原子總和為100%，且氮氧化矽的折射率大於等於1.75小於2.0，而其製造方法可為化學氣相沈積法、濺鍍法或其它合適的方法。本發明以第一保護層1900的材料為氮化矽為範例，但不限於此。因此，如第2B圖所示，於預切割區1130處的剖切線BB’所對應的部份剖面示意圖中，基板1100上的第一保護層1900於絕緣層130I的第一開口1800處與基板1100相接觸，而於第一開口1800以外的部分，第一保護層1900不接觸基板1100的上表面。

而如第2C圖所示，於標記M處的剖切線CC’所對應的部份剖面示意圖中，基板1100上有第一導電圖案1700，以及其上的絕緣層130I。於絕緣層130I之上覆蓋有第一保護層1900。

於某些實施例中，請回到第1圖，標記M位於環繞顯示單元1110的預切割區1130的四個角落，則在每個角落處的第一開口1800具有二個第一部份1801、1803與一個第二部份1805、，各第一部份與預切割區1130重疊，第二部份1805分別連通第一部份1801與第一部份1803，且第二部份1805鄰近標記M，但不與預切割區1130重疊，可視為第二部份1805不與標記M連通。本實施例中，標記M可作為對位及/或切割標記，且標記M的投影形狀以實質上為十字形為範例，但不限於此。於其它實施例中，標記M的投影形狀可為L形、T形或其它合適的投影形狀。

於另一實施例中，請參照第3圖，其係依據本發明另一實施例的母板俯視圖。如第3圖所示，相較於第1圖的實施例，本實施例的標記M不位於預切割區1130的四個角落，而可位於四個角落之外的位置，且第一開口1800具有二個第一部份1801、1807與一個第二部份1809，各第一部份1801、1807與預切割區1130重疊，第二部份1809分別連通第一部份1801與第一部份1807，且鄰近標記M，但不與預切割區1130重疊，可視為第二部份1809不與標記M連通。而第3圖中所示的剖面線AA’、BB’、CC’、DD’與EE’的剖面結構可參閱圖2a~2d與圖4~7。假設每個顯示單元1110具有多個邊，則每個邊上會具有至少一個第3圖所示之標記M。在本實施例中，標記M可作為對位及/或切割標記，且標記M 的投影形狀以實質上為直線形為範例，但不限於此，例如，標記M的投影形狀可為曲線或其它合適的投影形狀。於其它實施例，第3圖中也可包含第1圖所示之標記M，則在角落與非角落處皆有標記可再加強對位及/或切割的效果。同理，第1圖中也可包含第3圖所示之標記M，則在角落與非角落處皆有標記可再加強對位及/或切割的效果。

於另一實施例中，請參照第4圖，其係依據本發明另一實施例中第1圖的剖切線CC’的部份剖面示意圖。如第4圖所示，於本實施例中，在標記M所在位置的部份剖面結構中，與第2C圖的實施例的差異在於，本實施例中的母板1000更具有第二導電圖案1710。第二導電圖案1710設置於部份的預切割區1130，且部份第二導電圖案1710位於周邊線路區1113。第二導電圖案1710與第一導電圖案1700重疊，而標記M係由位於周邊線路區1113的絕緣層130I、第一導電圖案1700與第二導電圖案1710重疊而構成。並且標記M的部份中，絕緣層130I夾設於第一導電圖案1700與第二導電圖案1710之間。

於再一實施例中，請參照第5A圖至第5C圖，其中第5A圖係依據本發明再一實施例中的母板對應於剖切線AA’的部份剖面示意圖，而第5B圖係依據本發明再一實施例中的母板對應於剖切線BB’的部份剖面示意圖，第5C圖係依據本發明再一實施例中的母板對應於剖切線CC’的部份剖 面示意圖。如第5A圖、第5B圖與第5C圖所示，於本實施例中的母板1000相較於第2A圖至第2C圖的實施例而言，更具有第二保護層1910，第二保護層1910形成於基板1100之上，且形成於薄膜電晶體1300、標記M與位於周邊線路區1113的絕緣層130I上，其中，第二保護層1910夾設於絕緣層130I與第一保護層1900之間，該第二保護層1910具有對應於第一開口1800的第二開口1810，以暴露出基板1100之部份上表面1101(可稱為內表面，因為基板1100的上表面1101的其餘部份係被各材料層所覆蓋而不外露)，且第一保護層1900形成於薄膜電晶體1300、標記M、位於周邊線路區1113上的絕緣層130I、第二保護層1910、第一開口1800與第二開口1810上。此外，第一保護層1900的介電常數可大於第二保護層1910的介電常數。舉例而言，第二保護層1910的介電常數可選擇性的小於6而大於1，且第二保護層1910可選自絕緣層130I所述的材料或其它合適的材料。

此外，同樣參照第5A圖至第5C圖，於某些實施例中的母板1000可以更具有介電層1920，而於另一些實施例中則可以不存在介電層1920。介電層1920形成於基板1100上，且形成於薄膜電晶體1300、標記M與位於周邊線路區1113的絕緣層130I上。其中，介電層1920夾設於第二保護層1910與第一保護層1900之間，介電層1920具有對應於第二開口1810的第三開口1820，以暴露出基板1100之部份上表面 1101，且第一保護層1900形成於薄膜電晶體1300、標記M、位於周邊線路區1113的絕緣層130I、第二保護層1910、介電層1920、第一開口1800、第二開口1810與第三開口1820上。

於另一實施例中，請參照第6圖，其係依據本發明另一實施例中的母板對應於剖切線CC’的部份剖面示意圖。如第6圖所示，相較於第5C圖的實施例，本實施例的介電層1920具有第四開口1830。第四開口1830位於標記M之上方，第一保護層1900形成於第四開口1830上，且第四開口1830可選擇性不與第一開口1800、第二開口1810及第三開口1820連通。於其它實施例中，第四開口1830可與第一開口1800、第二開口1810及第三開口1820連通。由於第四開口1830的存在，在標記M與預切割區1130之間的高低落差相較於第2A至第2C圖的實施例而言較小，從而使得切割母板以產生畫素陣列基板的良率能提高，並且可加強水氣阻隔能力，來提昇顯示面板信賴度。

於另一實施例中，以前述的母板製作的面板母板，請參照第7圖，其係依據本發明另一實施例的面板母板的部份剖面示意圖。請參閱第7圖與第1圖或第14圖與第3圖所示，面板母板2000中有如前述任一實施例的母板1000、對向基板2100、框膠2200、顯示介質層2300與光間隙物2400。其中框膠2200設置於母板1000上的各顯示單元1110所對應的基板1100與對向基板2100之間。框膠2200位於第 一開口1800與各顯示單元1110的顯示區1111之間，框膠2200環繞各顯示單元1110的顯示區1111以構成空間(space)，此空間中填中有顯示介質層2300。光間隙物(photo spacer)2400設置於對向基板2100與基板1100之間，且對應於至少一部份的預切割區1130。光間隙物2400的厚度可選擇性地小於或實質上等於顯示介質層2300的厚度，而光間隙物2400更可再提高切割基板的妥善率。換句話說，在本實施例中，預切割區1130會經過標記M與部份的第一開口1800(例如二個第一部份1801和1805或1801和1807)，則光間隙物2400可存於對應於至少一部份標記M的位置上，且設置於該對向基板與該基板之間；或者是光間隙物2400可存於對應於部份的第一開口1800(例如二個第一部份1801和1805或1801和1807)的位置上，且設置於該對向基板與該基板之間；或者是光間隙物2400可存於對應於至少一部份標記M與部份的第一開口1800(例如二個第一部份1801和1805或1801和1807)的位置上，且設置於該對向基板與該基板之間。再者，上述圖5B、5C及/或圖6所述的剖面圖，亦可選擇性的包含圖7所述的光間隙物2400及其相關描述，並可很清楚的明白相對位置與配套關係。然而於某些實施例中，若切割母板的程序合宜不太影響切割妥善率，則可以對應於預切割區1130的位置上不存在光間隙物2400。必需要說明的是，每個顯示單元1110被切割下來後，就是一個顯示面板的畫素陣列基板或顯示面板。

因此，當母板1000切開來得到的多個畫素陣列基板時，單一個畫素陣列基板的俯視圖與各部份的剖面示意圖請參照第8圖至第9D圖，其中第8圖係對應於第1圖中的母板被切分得到的單一個畫素陣列基板俯視圖，第9A圖係對應於第8圖中剖切線aa’的部份剖面示意圖，而第9B圖係對應於第8圖中剖切線bb’的部份剖面示意圖，第9C圖係對應於第8圖中剖切線cc’的部份剖面示意圖，而第9D圖係對應於第8圖中剖切線dd’的部份剖面示意圖。

如第8圖、第9A圖與第9B圖所示，本發明一實施例中的畫素陣列基板3000具有基板3100。基板3100上包括一具有多個畫素(未標示)之顯示區3111與相鄰於顯示區3111之至少一周邊線路區3113，本發明之實施例是以環繞顯示區3113之至少一周邊線路區3113為實施範例，但不限於此。必需要說明的是，每個顯示單元1110從母板(例如圖1的母板1100)沿著預切割區(例如圖1的預切割區1130)被切割下來後，就是一個顯示面板的畫素陣列基板，則顯示畫素陣列基板的邊緣就是預切割區。

如第9A圖所示，在顯示區3111內的至少部份的畫素區(未標示)內，於基板3100的上表面設置有薄膜電晶體3300。薄膜電晶體3300中有閘極330G、汲極330D、源極330S、絕緣層330I與氧化物半導體層330O。絕緣層330I位於閘極330G與氧化物半導體層330O之間，且源極330S與 汲極330D與氧化物半導體層330O接觸，即源極330S與汲極330D皆會與氧化物半導體層330O部份重疊，而絕緣層330I還延伸至周邊線路區3113，其中絕緣層330I的介電常數小於6，大於1。於特別的實施例中，絕緣層330I的介電常數小於5，大於1。其中，絕緣層330I的材料可選自上述實施例中的絕緣層130I的材料。於某些實施例中，絕緣層330I中只有閘極絕緣層，而於另一些實施例中，絕緣層330I由多層絕緣材料堆疊而成，例如絕緣層330I係由閘極絕緣層與蝕刻終止層的堆疊膜層構成。雖然於本實施例中，閘極330G位於氧化物半導體層330O之下，即底閘型薄膜電晶體為範例，但不限於此。於其它實施例中，閘極330G亦位於氧化物半導體層330O之上，即頂閘型薄膜電晶體，或是閘極330G位於氧化物半導體層330O其它位置上，即其它類型的薄膜電晶體亦可適用之。其中氧化物半導體層330O可為單層或多層結構，且其材料選自上述實施例中氧化物半導體層130O所述之材料。

此外，於薄膜電晶體3300上還設有第一信號線3400、第二信號線3500與畫素電極3600。第一信號線3400連接於閘極330G，則第一信號線3400可視為掃描線或閘極線、第二信號線3500連接於源極330S，則第二信號線3500可視為資料線，而畫素電極3600連接於汲極330D。其中，第一信號線3400、第二信號線3500與畫素電極3600皆為簡略地描繪。此外，於基板3100上還有第一導電圖案3700，第 一導電圖案3700設置於周邊線路區3113且鄰近基板3100的邊緣(或稱為側邊或側壁)310E，其中，位於周邊線路區3113的絕緣層330I與第一導電圖案3700重疊以構成第8圖中的標記m。絕緣層330I具有第一開口3800，基板3100之部份上表面3101(或可稱為內表面)經由第一開口3800暴露出來，且第一開口3800位於周邊線路區3113上且環繞顯示區3111，並避開標記m。雖然於圖示中，第一導電圖案3700覆蓋絕緣層330I，然而第一導電圖案3700也可以被絕緣層330I所覆蓋，本發明並不加以限制。

還有第一保護層3900，形成於基板3100上，且形成於薄膜電晶體3300、標記m、位於周邊線路區3113的絕緣層330I與第一開口3800上。第一保護層3900的介電常數大於絕緣層330I的介電常數。其中，第一保護層3900的材料可選自前述實施例中所述的第一保護層1900的材料。因此，如第9B圖所示，於基板3100的邊緣310E的剖切線bb’所對應的部份剖面示意圖中，基板3100上的第一保護層3900於絕緣層330I的第一開口3800處與基板3100相接觸，而於第一開口3800以外的部分，第一保護層3900不接觸基板3100的上表面。

而如第9C圖所示，於標記m處的剖切線cc’所對應的部份剖面示意圖中，基板3100上有第一導電圖案3700，以及其上的絕緣層330I。於絕緣層330I之上覆蓋有第 一保護層3900。

於某些實施例中，請回到第8圖，標記m位於畫素陣列基板3000的四個角落，第一開口3800至少具有二個第一部份3801、3803與一個第二部份3805，各第一部份鄰近基板3100的邊緣310E，第二部份3805分別連通第一部份3801與第一部份3803，且第二部份3805鄰近標記m，但不鄰接於基板3100的邊緣310E。此時，第二部份3805不與標記m連通，而切割後的標記m的投影形狀可為L型或其它合適的形狀。其中，各第一部份的側壁380E與基板的邊緣310E投影於一平面時，前述二者(即第一部份3801的側壁380E與基板的邊緣310E以及第一部份3083的側壁380E與基板的邊緣310E)之間的距離d大於0。

而如第9D圖所示，於標記m旁第一開口3800的第二部份3805處的剖切線dd’所對應的部份剖面示意圖中。於剖切線bb’所對應的部份剖面示意圖中，基板3100上的第一保護層3900覆蓋絕緣層330I，並覆蓋了第一開口3800的側壁，一直延伸覆蓋基板3100的上表面3101直到邊緣310E處。藉由第一開口3800，介電常數較低的絕緣層330I因為被介電常數較高的第一保護層3900包覆，並不會直接暴露於空氣中。雖然於標記m處，也就是剖切線cc’處的絕緣層330I會暴露於空氣，然而藉由第一開口3800的第二部分3805，於第9D圖中左側(第8圖中dd’剖切線遠離標記m的部份)的絕 緣層330I與右側(第8圖中dd’剖切線靠近標記m的部分)的絕緣層330I並不會相連。因此即使靠近標記m的絕緣層330I吸收了空氣中的水氣，靠近顯示區的絕緣層330I並不會吸收到水氣，從而使得水氣影響顯示區的元件的機率下降，延長了面板的壽命。同理，前述實施例畫素陣列基板及其母板中相關位置上的第一開口1800，藉由第一開口1800，介電常數較低的絕緣層130I因為被介電常數較高的第一保護層1900包覆，並不會在切割後直接暴露於空氣中來吸收水氣，從而使得水氣影響顯示區的元件的機率下降，延長了面板的壽命。

於另一實施例中，請參照第10圖，其係依據本發明另一實施例的畫素陣列基板俯視圖。如第10圖所示，相較於第8圖的實施例，本實施例的標記m不位於畫素陣列基板3000的四個角落，而可位於四個角落之外的位置，且第一開口3800至少具有二個第一部份3801、3807與第二部份3809，各第一部份鄰接於邊緣310E，第二部份3809分別連通第一部份3801與第一部份3807，且鄰近標記m，但不鄰接於邊緣310E，可視為第二部份3809不與標記m連通。假設每個顯示單元1110具有多個邊，則每個邊上會具有至少一個第10圖所示之標記m，且標記m的投影形狀以實質上為直線形為範例，但不限於此，例如，標記m的投影形狀可為曲線或其它合適的投影形狀。於其它實施例，第10圖中也可包含第8圖所示之標記m。同理，第8圖中也可包含第10圖所示之 標記m，則在角落與非角落處皆有標記m。其中，各第一部份的側壁與基板的邊緣310E投影於一平面時，前述二者(即第一部份3081的側壁與基板的邊緣310E以及第一部份3087的側壁與基板的邊緣310E)之間的距離d’大於0，而第10圖中所示的剖面線aa’、bb’、cc’、dd’與ee’的剖面結構可參閱圖9A~9D與圖11~14。藉由距離d或d’大於0，可以保證切割完的面板中，絕緣層330I並不會直接暴露於空氣，於絕緣層330I與空氣之間，必然有第一保護層3900將絕緣層330I隔絕於空氣。

於另一實施例中，請參照第11圖，其係依據本發明另一實施例中第8圖的剖切線cc’的部份剖面示意圖。如第11圖所示，於本實施例中，在標記m所在位置的部份剖面結構中，與第9C圖的實施例的差異在於，本實施例中的畫素陣列基板3000更具有第二導電圖案3710。部份的第二導電圖案3710位於周邊線路區3113。第二導電圖案3710與第一導電圖案3700重疊，而標記m係由位於周邊線路區3113的絕緣層330I、第一導電圖案3700與第二導電圖案3710重疊而構成。並且標記m的部份中，絕緣層330I夾設於第一導電圖案3700與第二導電圖案3710之間。

於再一實施例中，請參照第12A圖至第12D圖，其中第12A圖係依據本發明再一實施例中的畫素陣列基板對應於剖切線aa’的部份剖面示意圖，而第12B圖係依據本發明 再一實施例中的畫素陣列基板對應於剖切線bb’的部份剖面示意圖，第12C圖係依據本發明再一實施例中的畫素陣列基板對應於剖切線cc’的部份剖面示意圖，第12D圖係依據本發明再一實施例中的畫素陣列基板對應於剖切線dd’的部份剖面示意圖。如第12A圖至第12D圖所示，於本實施例中的母板3000相較於第9A圖至第9D圖的實施例而言，更具有第二保護層3910，第二保護層3910形成於基板3100之上，且形成於薄膜電晶體3300、標記m與位於周邊線路區3113的絕緣層330I上，其中，第二保護層3910夾設於絕緣層330I與第一保護層3900之間，第二保護層3910具有對應於第一開口3800的第二開口3810，以暴露出基板3100之部份上表面3101(可稱為內表面，因為基板3100的上表面3101的其餘部份係被各材料層所覆蓋而不外露)，且第一保護層3900形成於薄膜電晶體3300、標記m、位於周邊線路區3113上的絕緣層330I、第二保護層3910、第一開口3800與第二開口3810上。此外，第一保護層3900的介電常數可大於第二保護層3910的介電常數。舉例而言第二保護層3910的介電常數可選擇性的小於6而大於1，其材料可選自於上述實施例中的絕緣層或其它合適的材料。

此外，同樣參照第12A圖至第12D圖，於某些實施例中的畫素陣列基板3000可以更具有介電層3920，而於另一些實施例中則可以不存在介電層3920。介電層3920形成 於基板3100上，且形成於薄膜電晶體3300、標記m與位於周邊線路區3113的絕緣層330I上。其中，介電層3920夾設於第二保護層3910與第一保護層3900之間，介電層3920具有對應於第二開口3810的第三開口3820，以暴露出基板3100之部份上表面3101，且第一保護層3900形成於薄膜電晶體3300、標記m、位於周邊線路區3113的絕緣層330I、第二保護層3910、介電層3920、第一開口3800、第二開口3810與第三開口3820上。

於另一實施例中，請參照第13圖，其係依據本發明另一實施例中的畫素陣列基板對應於剖切線cc’的部份剖面示意圖。如第13圖所示，相較於第12C圖的實施例，本實施例的介電層3920具有第四開口3830。第四開口3830位於標記m之上方，第一保護層3900形成於第四開口3830上，且第四開口3830可選擇性不與第一開口3800、第二開口3810及第三開口3820連通。於其它實施例中，第四開口3830可與第一開口3800、第二開口3810及第三開口3820連通。

於另一實施例中，以前述的畫素陣列基板製作的顯示面板，請參照第14圖，其係依據本發明另一實施例的顯示面板的剖面示意圖。請參閱第14圖與第8圖或第14圖與第10圖所示，顯示面板4000中有如前述任一實施例的畫素陣列基板3000、對向基板4100、框膠4200、顯示介質層4300與光間隙物4400。其中框膠4200設置於畫素陣列基板3000 與對向基板4100之間。框膠4200位於第一開口3800與顯示區3111之間，框膠4200環繞顯示區3111以構成空間(space)，此空間中填中有顯示介質層4300。光間隙物(photo spacer)4400設置於對向基板4100與畫素陣列基板3000之間，且對應於第一開口3800的側壁與基板3100的邊緣310E之間的區域，而光間隙物4400的厚度可選擇性地小於或實質上等於顯示介質層4300的厚度。在本實施例中，光間隙物4400可存於對應於至少一部份標記m的位置上，且設置於該對向基板與該基板之間；或者是光間隙物4400可存於對應於部份的第一開口3800(例如二個第一部份3801和3805或3801和3807)的位置上，且設置於該對向基板與該基板之間；或者是光間隙物4400可存於對應於至少一部份標記m與部份的第一開口3800(例如二個第一部份3801和3805或3801和3807)的位置上，且設置於該對向基板與該基板之間。再者，上述圖12B、12C及/或圖13所述的剖面圖，亦可選擇性的包含圖14所述的光間隙物4400及其相關描述，並可很清楚的明白相對位置與配套關係。然而於某些實施例中，切割母板的程序合宜不太影響切割妥善率，則可以對應於母板的預切割區的位置上不存在光間隙物4400。

由前述多個實施例所揭露的畫素陣列基板及其母板，由於在母板的預切割區部份，有開口直接將基板暴露，而由第一保護層於此處直接覆蓋開口及基板，且開口也避開 標記。因此當切割母板得到畫素陣列基板時，直接暴露於空氣的只有第一保護層及基板。換句話說，其餘各層、各元件被第一保護層所保護並隔絕空氣。由於第一保護層的介電常數較高，水氣易被第一保護層阻擋於第一保護層之外，因此在第一保護層之內的各層材料不易吸收水氣，從而使得其中氧化物半導體因為吸收水汽劣化的機率降低。再者，切割後的面板，其標記所在的區域雖然有比第一保護層較低的介電常數的絕緣層或其他介電層，且水氣可能從較低的介電常數的介電層的側邊傳遞，然而切割後的標記靠近框膠處存在有如同前述結構的開口(例如第7圖、第14圖等等)可有效的阻擋水氣從較低的介電常數的介電層的側邊進入氧化物半導體中。換句話說，於顯示區中具有較低介電常數的各層(例如絕緣層)因為被開口與第一保護層隔絕於空氣，因此該些層並不會暴露於空氣中，也因此其吸收水氣而劣化的機率下降，從而面板的壽命與良率得以提升。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1100‧‧‧基板

1101‧‧‧上表面

130I‧‧‧絕緣層

1800‧‧‧開口

1900‧‧‧保護層

Claims (26)

1. 一種母板，包含：一基板，具有多個顯示單元，該些顯示單元之間定義出至少一預切割區，各該顯示單元包括一具有多個畫素區之顯示區與至少一周邊線路區；至少一薄膜電晶體，設置該基板上且位於至少一部份該些畫素區上，該薄膜電晶體具有一閘極、一源極、一汲極、一絕緣層與一氧化物半導體層，其中，該絕緣層位於該閘極與該氧化物半導體層之間，且該源/汲極與該氧化物半導體層接觸，而該絕緣層延伸至各該顯示單元的該周邊線路區上；至少一第一信號線，設置於該基板上且位於至少一部份該些畫素區上，並連接該閘極；至少一第二信號線，設置於該基板上且位於至少一部份該些畫素區上，並連接該源極；至少一畫素電極，設置於該基板上且位於至少一部份該些畫素區上，並連接該汲極；一第一導電圖案，設置於一部份該預切割區上，且一部份該第一導電圖案位於該些周邊線路區中，其中，位於該周邊線路區上的該絕緣層與該第一導電圖案重疊以構成一標記，該絕緣層具有一第一開口，暴露出該基 板之內表面，且該第一開口位於該周邊線路區上且環繞該顯示區，並避開該標記；以及至少一第一保護層，形成於該基板上，且形成於該薄膜電晶體、該標記、位於該周邊線路區上的該絕緣層與該第一開口上，該至少一第一保護層經由該第一開口接觸該內表面，其中，該第一保護層的介電常數大於該絕緣層的介電常數，且該絕緣層的介電常數小於6，大於1。
2. 如請求項1所述的母板，更包含一第二導電圖案層設置於一部份該預切割區上，且一部份該第二導電圖案層位於該些周邊線路區中，其中，該第二導電圖案層與該第一導電圖案層重疊，位於該周邊線路區上的該絕緣層、該第一導電圖案層與該第二導電圖案層重疊以構成該標記。
3. 如請求項2所述的母板，其中，在標記中的該絕緣層夾設於該第一導電圖案層與該第二導電圖案層之間。
4. 如請求項2所述的母板，更包含一第二保護層，形成於該基板上，且形成於該薄膜電晶體、該標記與位於該周邊線路區上的該絕緣層上，其中，該第二保護層夾設於該絕緣層與該第一保護層之間，該第二保護層具有一第二開口對應於該第一開口，以暴露出該基板之內表面，且該第一保護層形成該薄膜電晶體、該標記、位於該周 邊線路區上的該絕緣層、該第二保護層、該第一開口與該第二開口上。
5. 如請求項4所述的母板，其中，該第一保護層的介電常數大於該第二保護層的介電常數，且該第二保護層的介電常數與該絕緣層的介電常數小於6，大於1。
6. 如請求項4所述的母板，更包含一介電層，形成於該基板上，且形成於該薄膜電晶體、該標記與位於該周邊線路區上的該絕緣層上，其中，該介電層夾設於該第二保護層與該第一保護層之間，該第二保護層具有一第三開口對應於該第二開口，以暴露出該基板之內表面，且該第一保護層形成該薄膜電晶體、該標記、位於該周邊線路區上的該絕緣層、該第二保護層、該第一開口、該第二開口與該第三開口上。
7. 如請求項6所述的母板，其中，該介電層具有一第四開口，位於該標記之上方，該第一保護層形成於該第四開口上，且該第四開口不與該第一開口、該第二開口及該第三開口連通。
8. 如請求項1~7任一項所述的母板，其中，該絕緣層的介電常數小於5，大於1。
9. 如請求項1~7任一項所述的母板，其中，該標記位於該預切割區的四個角落，該第一開口具有二第一部份與一第二部份，各該第一部份與該預切割區重疊，該第二部 份分別連通各該第一部份，且鄰近該標記，但不與該預切割區重疊。
10. 如請求項1~7任一項所述的母板，其中，該標記不位於該預切割區的四個角落，該第一開口具有二第一部份與一第二部份，各該第一部份與該預切割區重疊，該第二部份分別連通各該第一部份，且鄰近該標記，但不與該預切割區重疊。
11. 如請求項1~7任一項所述的母板，其中，該絕緣層包含一閘極絕緣層或該閘極絕緣層與一蝕刻終止層的堆疊膜層。
12. 一種顯示面板母板，包含：如請求項1~7任一項所述的一種母板；一對向基板；一框膠，設置於各該顯示單元的該基板與該對向基板之間，其中，該框膠環繞各該顯示單元的該顯示區以構成一空間，且該框膠位於該第一開口與各該顯示單元的該顯示區之間；以及一顯示介質層，形成於該空間內。
13. 如請求項12所述的顯示面板母板，更包含至少一光間隙物設置於該對向基板與該基板之間，且對應於該預切割區。
14. 一種畫素陣列基板，包含： 一基板包含一具有多個畫素區之顯示區與至少一周邊線路區；至少一薄膜電晶體，設置該基板上且位於至少一部份該些畫素區上，該薄膜電晶體具有一閘極、一源極、一汲極、一絕緣層與一氧化物半導體層，其中，該絕緣層位於該閘極與該氧化物半導體層之間，且該源/汲極與該氧化物半導體層接觸，而該絕緣層延伸至該周邊線路區上；至少一第一信號線，設置於該基板上且位於至少一部份該些畫素區上，並連接該閘極；至少一第二信號線，設置於該基板上且位於至少一部份該些畫素區上，並連接該源極；至少一畫素電極，設置於該基板上且位於至少一部份該些畫素區上，並連接該汲極；一第一導電圖案，設置於該些周邊線路區上且鄰近該基板之邊緣，其中，位於該周邊線路區上的該絕緣層與該第一導電圖案層重疊以構成一標記，該絕緣層具有一第一開口，暴露出該基板之內表面，且該第一開口位於該周邊線路區上且環繞該顯示區，並避開該標記；以及至少一第一保護層，形成於該基板上，且形成於該薄膜電晶體、該標記、位於該周邊線路區上的該絕緣層 與該第一開口上，該至少一第一保護層經由該第一開口接觸該內表面，其中，該第一保護層的介電常數大於該絕緣層的介電常數，且該絕緣層的介電常數小於6，大於1。
15. 如請求項14所述的畫素陣列基板，更包含一第二導電圖案層設置於該些周邊線路區中，其中，該第二導電圖案層與該第一導電圖案層重疊，且位於該周邊線路區上的該絕緣層、該第一導電圖案層與該第二導電圖案層重疊以構成該標記。
16. 如請求項15所述的畫素陣列基板，其中，在標記中的該絕緣層夾設於該第一導電圖案層與該第二導電圖案層之間。
17. 如請求項15所述的畫素陣列基板，更包含一第二保護層，形成於該基板上，且形成於該薄膜電晶體、該標記與位於該周邊線路區上的該絕緣層上，其中，該第二保護層夾設於該絕緣層與該第一保護層之間，該第二保護層其有一第二開口對應於該第一開口，以暴露出該基板之內表面，且該第一保護層形成該薄膜電晶體、該標記、位於該周邊線路區上的該絕緣層、該第二保護層、該第一開口與該第二開口上。
18. 如請求項17所述的畫素陣列基板，其中，該第一保護層的介電常數大於該第二保護層的介電常數，且該第二保 護層的介電常數與該絕緣層的介電常數小於6，大於1。
19. 如請求項17所述的畫素陣列基板，更包含一介電層，形成於該基板上，且形成於該薄膜電晶體、該標記與位於該周邊線路區上的該絕緣層上，其中，該介電層夾設於該第二保護層與該第一保護層之間，該第二保護層具有一第三開口對應於該第二開口，以暴露出該基板之內表面，且該第一保護層形成該薄膜電晶體、該標記、位於該周邊線路區上的該絕緣層、該第二保護層、該第一開口、該第二開口與該第三開口上。
20. 如請求項19所述的畫素陣列基板，其中，該介電層具有一第四開口，位於該標記之上方，該第一保護層形成於該第四開口上，且該第四開口不與該第一開口、該第二開口及該第三開口連通。
21. 如請求項14~20任一項所述的畫素陣列基板，其中，該絕緣層的介電常數小於5，大於1。
22. 如請求項14~20任一項所述的畫素陣列基板，其中，該標記位於該基板的四個角落，該第一開口具有二第一部份與一第二部份，各該第一部份暴露出該基板邊緣且其與該基板邊緣具有大於0的距離，該第二部份分別連通各該第一部份，且鄰近該標記，但不與該基板邊緣重疊。
23. 如請求項14~20任一項所述的畫素陣列基板，其中，該標記不位於該基板的四個角落，該第一開口具有二第一 部份與一第二部份，各該第一部份暴露出該基板邊緣且其與該基板邊緣具有大於0的距離，該第二部份分別連通各該第一部份，且鄰近該標記，但不與該基板邊緣重疊。
24. 如請求項14~20任一項所述的畫素陣列基板，其中，該絕緣層包含一閘極絕緣層或該閘極絕緣層與一蝕刻終止層的堆疊膜層。
25. 一種顯示面板，包含：如請求項14~20任一項所述的一種畫素陣列基板；一對向基板；一框膠，設置於該畫素陣列基板與該對向基板之間，其中，該框膠環繞該顯示區以構成一空間，且該框膠位於該第一開口與該顯示區之間；以及一顯示介質層，形成於該空間內。
26. 如請求項25所述的顯示面板，更包含至少一光間隙物設置於該對向基板與該畫素陣列基板之間，且對應於該第一開口與該基板邊緣具有大於0的距離之處。