JP5746586B2 - 薄膜トランジスタアレイ基板およびそれの製造方法 - Google Patents
薄膜トランジスタアレイ基板およびそれの製造方法 Download PDFInfo
- Publication number
- JP5746586B2 JP5746586B2 JP2011172653A JP2011172653A JP5746586B2 JP 5746586 B2 JP5746586 B2 JP 5746586B2 JP 2011172653 A JP2011172653 A JP 2011172653A JP 2011172653 A JP2011172653 A JP 2011172653A JP 5746586 B2 JP5746586 B2 JP 5746586B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- etching prevention
- pattern
- region
- preliminary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 86
- 239000010409 thin film Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims description 148
- 239000004065 semiconductor Substances 0.000 claims description 137
- 230000002265 prevention Effects 0.000 claims description 129
- 239000010408 film Substances 0.000 claims description 127
- 125000006850 spacer group Chemical group 0.000 claims description 100
- 230000001681 protective effect Effects 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- 238000003860 storage Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000005361 soda-lime glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- -1 GaSnO Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910005265 GaInZnO Inorganic materials 0.000 description 1
- 229910005555 GaZnO Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Description
本発明は、薄膜トランジスタアレイ基板およびこれの製造方法に関するものであって、より詳細には酸化物半導体パターンの劣化による素子の劣化を減少させる薄膜トランジスタアレイ基板およびそれの製造方法に関するものである。
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）は、現在最も広く使用されているフラットパネル表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）のうち一つであって、電極が形成された２枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加し、液晶層の液晶分子を再配列させることによって透過する光の量を調節して映像を表示する装置である。
一般的に、液晶表示装置は各画素をスイッチングするための薄膜トランジスタを含む。薄膜トランジスタはスイッチング信号の印加を受けるゲート電極と、データ電圧が印加されるソース電極と、データ電圧を出力するドレーン電極を三端子とし、スイッチング素子を成す。このような薄膜トランジスタはゲート電極とソース電極およびドレーン電極の間に形成されたアクティブ層を含む。このとき、薄膜トランジスタに含まれるアクティブ層は非晶質シリコン層が主に使用されている。最近では表示装置が大型化されることにつれ高性能の素子が必要とされ、酸化物半導体が大きく注目されている。
酸化物半導体を利用して薄膜トランジスタを製作する場合、エッチング工程と蒸着過程中に酸化物半導体層の劣化が生じる問題があった。このため、酸化物半導体層の劣化による素子の劣化を減少させる構造と方法が必要になった。
本発明が解決しようとする課題は、酸化物半導体パターンの劣化による素子の劣化を減少させる薄膜トランジスタアレイ基板を提供することにある。
本発明が解決しようとする他の課題は、酸化物半導体パターンの劣化による素子の劣化を減少させる薄膜トランジスタアレイ基板の製造方法を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は次の記載から当業者に明確に理解できるであろう。
前記課題を解決するための本発明の一実施形態による薄膜トランジスタアレイ基板は、基板上に配置されたゲート電極と、前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された酸化物半導体パターンと、前記酸化物半導体パターン上に配置されたエッチング防止パターン、および前記エッチング防止パターン上に配置されたソース電極およびドレーン電極を含み、前記酸化物半導体パターンはエッジ部を含み、前記エッジ部は導電性領域および非導電性領域を含む。
前記課題を解決するための本発明の他の実施形態による薄膜トランジスタアレイ基板は、基板上に配置されたゲート電極と、前記基板上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された酸化物半導体パターンと、前記酸化物半導体パターン上に配置されたエッチング防止パターンと、前記エッチング防止パターン上に配置された保護膜、および前記保護膜および前記ゲート絶縁膜を貫いて形成されたコラムスペーサを含み、前記コラムスペーサは、前記保護膜、前記エッチング防止パターン、前記酸化物半導体パターン、および前記ゲート絶縁膜と接する第１側壁と、前記保護膜および前記ゲート絶縁膜と接する第２側壁を含む。
前記他の課題を解決するための本発明のいくつかの実施形態による薄膜トランジスタアレイ基板の製造方法は、ゲート電極を含む基板上にゲート絶縁膜、酸化物半導体層およびエッチング防止膜を順に積層し、前記エッチング防止膜をパターニングして予備エッチング防止パターンを形成し、前記酸化物半導体層および前記予備エッチング防止パターン上にソース電極と、前記ソース電極と分離されたドレーン電極を形成し、前記予備エッチング防止パターン、前記ソース電極および前記ドレーン電極をマスクで前記酸化物半導体層をパターニングして予備酸化物半導体パターンを形成し、前記予備エッチング防止パターンおよび前記ソース電極およびドレーン電極上に保護膜を形成し、前記保護膜を貫く少なくとも一つのコラムスペーサ用開口部を形成することを含み、前記少なくとも一つのコラムスペーサ用開口部を形成することは、前記予備エッチング防止パターンの一部と、前記予備エッチング防止パターンの一部と重なる領域の前記予備酸化物半導体パターンをエッチングし、エッチング防止パターンおよび酸化物半導体パターンを形成することを含む。
その他実施形態の具体的な内容は詳細な説明および図面に含まれている。
本発明の利点および特徴、並びにそれらを達成する方法は、添付する図面とともに、後述する実施形態を参照することによって明確になる。しかし、本発明の目的は、以下に開示される実施形態に限定されず、異なる多様な実施形態によっても達成可能である。したがって、以下の実施形態は、単に、本発明の開示を十全たるものとし、当業者に本発明の範囲を認識させるために提供するものである。本発明の範囲は、あくまで請求項に記載された発明によってのみ規定される。なお、図面において、層、領域のサイズ、およびこれらの相対的なサイズは、説明の明瞭化のために誇張されている場合がある。
一つの素子（ｅｌｅｍｅｎｔｓ）または層が、異なる素子または層の「上（ｏｎ）」にあると指称される場合は、他の素子または層の真上にある場合だけでなく、その中間に他の層または他の素子が介在する場合も含む。これに対して、一つの素子が他の素子の「直接上（ｄｉｒｅｃｔｌｙ ｏｎ）」、または「真上」にあると指称される場合は、その中間に他の素子または層が介在しない場合を示す。「および／または」という指称は、言及された各アイテムおよび一つ以上の全てのアイテムの組合せを含む。
空間的に相対的な位置を示す用語である「下（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、または「上部（ｕｐｐｅｒ）」などの用語は、図面に示されているように、一つの素子または構成要素と異なる素子または構成要素との相関関係を容易に記述するために使用されてもよい。空間的に相対的な位置を示す用語は、図示されている方向に加えて、使用時または動作時において当該素子が取り得る他の方向を含む用語として理解される。なお、明細書全体にかけて同一参照符号は同一構成要素を指すものとする。
以下、添付された図１Ａ〜図３を参照して本発明の一実施形態による薄膜トランジスタアレイ基板について詳細に説明する。図１Ａは、発明の一実施形態による薄膜トランジスタアレイ基板の配置図である。図１Ｂは、図１Ａに示すＸ部分を拡大した拡大図である。図２Ａは、図１Ｂに示す薄膜トランジスタアレイ基板をＡ−Ａ’線およびＢ−Ｂ’線に沿って切断した断面図である。図２Ｂは、また他の実施形態で図２ＡのＹ部分を拡大した拡大図である。図３は、図１Ｂに示す薄膜トランジスタアレイ基板をＣ−Ｃ’線に沿って切断した断面図である。
図１Ａ〜図３を参照すると、絶縁基板１０の上にゲート信号を伝達するゲート配線（２２、２４）が形成されている。絶縁基板１０は例えば、ソーダ石灰ガラスまたはホウケイ酸塩ガラスまたはプラスチックのようなガラスを含んでもよい。ゲート配線（２２、２４）は図１Ａ中において横方向に延長されているゲート線２２と、ゲート線２２に接続して突起形態で形成された薄膜トランジスタのゲート電極２４を含んでもよい。このとき、ゲート電極２４はゲート電極２４を貫いて形成されたゲート電極開口部２６を含んでもよく、ゲート電極開口部２６内にコラムスペーサ９４が配置されてもよい。これについての詳細な説明は後述する。
絶縁基板１０上にはストレージ電圧を伝達するストレージ配線（２８、２９）が形成されてもよい。ストレージ配線（２８、２９）は画素領域を横切ってゲート線２２と実質的に平行になるように形成されたストレージ線２８と、ストレージ線２８から分地してデータ線６２と平行になるように延長されたストレージ電極２９を含んでもよい。
ストレージ電極２９はデータ線６２に沿って形成された四角リング（ｒｉｎｇ）形態で形成されてもよい。すなわち、ストレージ電極２９の中心部には開口領域が形成されてデータ線６２が位置し、ストレージ電極２９のリングの部分は画素電極８０と少なくとも一部が重なってもよい。ストレージ電極２９は画素電極８０と重なって画素の電荷保存能力を向上させるストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を形成することができる。また、ストレージ電極２９は画素電極８０とデータ線６２の間のカップリングを防止できる遮断電極の役割を果たす。
図面に図示するストレージ電極２９およびストレージ線２８の形状および配置は一つの例示に過ぎず、多様な形態で変形して形成してもよい。さらに、画素電極８０とゲート線２２の重複により発生するストレージキャパシタンス（ｓｔｏｒａｇｅ ｃａｐａｃｉｔａｎｃｅ）が充分な場合、ストレージ電極２９およびストレージ線２８は形成されない場合もある。
絶縁基板１０およびゲート配線（２２、２４）の上にはゲート絶縁膜３０が形成される。例えば、ゲート絶縁膜３０は酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）または酸窒化ケイ素（ＳｉＯＮ）などで形成されてもよいが、本発明ではこれに限定されない。
ゲート絶縁膜３０の上には酸化物半導体パターン４２が形成される。酸化物半導体パターン４２は薄膜トランジスタのチャネル領域を形成することができる。チャネル領域はゲート電極と重なっている酸化物半導体パターン４２により形成されることができる。このような、酸化物半導体パターン４２は後述するデータ線６２およびエッチング防止パターン５２と重なって形成されてもよい。
より具体的には、図２Ａに図示するように、エッチング防止パターン５２の一側壁は保護膜７０および酸化物半導体パターン４２の一側壁と垂直に整列されることができる。言い換えれば、後述するコラムスペーサ（９２、９４）の一側壁に沿って保護膜７０、エッチング防止パターン５２、および酸化物半導体パターン４２の側壁が垂直に整列されて形成されることができ、これについての詳細な説明は後述する。
さらに、図２Ｂに図示するように、酸化物半導体パターン４２の一部がエッチング防止パターン５２より内側に形成されてもよい。言い換えれば、酸化物半導体パターン４２の一側壁がエッチング防止パターン５２の一側壁より一定の距離（Ｄ）だけ内側に形成されてもよい。
言い換えれば、エッチング防止パターン５２の一側壁は酸化物半導体パターン４２の一側壁より一定の距離（Ｄ）だけ突出して形成されてもよい。図面ではエッチング防止パターン５２の突出した領域の下部が保護膜７０で埋もれた場合を図示しているが、いくつかの他の実施形態で前記突出した領域の下部に空いた空間が形成される場合もある。これは、酸化物半導体パターン４２を、湿式エッチングを利用して形成する場合、エッチング防止パターン５２の下部にアンダーカット（ｕｎｄｅｒ−ｃｕｔ）が生じ得るからである。
酸化物半導体パターン４２は例えば、ＡｘＢｘＯｘまたはＡｘＢｘＣｘＯｘで表現される化学式を有する化合物を含む。ＡはＺｎまたはＣｄ、ＢはＧａ、ＳｎまたはＩｎ、ＣはＺｎ、Ｃｄ、Ｇａ、Ｉｎ、ＴａまたはＨｆを含む。ｘは０ではなく、Ａ、Ｂ、およびＣは互いに異なる。また他の実施形態によれば、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＨｆＩｎＺｎＯ、ＴａＩｎＳｎＯおよびＺｎＯからなる群から選択されたいずれか一つの物質またはこれらの組合せを含んでもよい。このような酸化物半導体は水素化非晶質ケイ素に比べ、電荷の実効移動度（ｅｆｆｅｃｔｉｖｅ ｍｏｂｉｌｉｔｙ）が２から１００倍ほど優れた半導体特性を有している。酸化物半導体パターン４２は非晶相（ａｍｏｒｐｈｏｕｓ ｐｈａｓｅ）を有するかまたは結晶相（ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）、または非晶質と結晶質が混合相（ｍｉｘｅｄ ｐｈａｓｅ）を有するものでもよい。
図１Ｂ、図２Ａ及び図３を参照すると、酸化物半導体パターン４２はソース電極６５およびドレーン電極６６の間に位置するエッジ部（４２Ｅｃ、４２Ｅｎ）を含み、エッジ部（４２Ｅｃ、４２Ｅｎ）は少なくとも一つの導電性領域４２Ｅｃおよび少なくとも一つの非導電性領域４２Ｅｎを含む。ここで、エッジ部（４２Ｅｃ、４２Ｅｎ）は酸化物半導体パターン４２の側壁に沿って形成された領域のうちソース電極６５およびドレーン電極６６の間に位置する領域を意味する。例えば、図１Ｂに図示するように、酸化物半導体パターン４２のエッジ部（４２Ｅｃ、４２Ｅｎ）は、酸化物半導体パターン４２の縁から、酸化物半導体パターン４２の形状に沿って定義された仮想のエッジ線ＥＬまでの領域で定義され得る。
前述したように、酸化物半導体パターン４２のエッジ部は少なくとも一つの導電性領域４２Ｅｃと少なくとも一つの非導電性領域４２Ｅｎを含む。前述したように、エッジ部に沿って、言い換えれば、仮想のエッジ線ＥＬに沿って、ソース電極６５からドレーン電極６６に移動すると、エッジ部はソース電極６５に隣接した導電性領域４２Ｅｃ、非導電性領域４２Ｅｎ、およびドレーン電極６６に隣接した導電性領域４２Ｅｃを順に経ることができる。これはソース電極６５およびドレーン電極６６を基準にエッジ部の上部と下部いずれの方に移動しても同一である。つまり、図１Ｂにおいて、Ａ−Ａ’線を中心とすると、Ａ−Ａ’線の上側でも、下側においても、エッジ部はソース電極６５に隣接した導電性領域４２Ｅｃ、非導電性領域４２Ｅｎ、およびドレーン電極６６に隣接した導電性領域４２Ｅｃを順に経る。
また他の観点から、図１Ｂおよび図３に図示するように、ソース電極６５およびドレーン電極６６と、コラムスペーサ（９２、９４）の間の第３領域（ＩＩＩ）で酸化物半導体パターン４２は導電性領域４２Ｅｃのエッジ部を含んでもよく、コラムスペーサ（９２、９４）と隣接する第４領域（ＩＶ）で酸化物半導体パターン４２は非導電性領域４２Ｅｎのエッジ部を含んでもよい。つまり、図３において、エッジ部はソース電極６５に隣接した導電性領域４２Ｅｃ、非導電性領域４２Ｅｎ、さらに、コラムスペーサ用開口部９５を介して非導電性領域４２Ｅｎ、およびドレーン電極６６に隣接した導電性領域４２Ｅｃを順に経る。
後述する予備酸化物半導体パターン（図５の４２ａを参照）のエッジ部は、例えば保護膜（図６の７０参照）の形成過程中に生じた損傷により導電性を有することができる。
しかし、図１Ａおよび図１Ｂに図示するように、コラムスペーサ用開口部（９３、９５）内の斜線領域は予備エッチング防止パターン（図５の５２ａを参照）および予備酸化物半導体パターン４２ａのうちコラムスペーサ用開口部（９３、９５）と重なる領域であり、導電性を有する予備酸化物半導体パターン４２ａのエッジ部のうち一部が前記斜線領域と重なる。言い換えれば、前記斜線領域はコラムスペーサ用開口部（９３、９５）の形成過程で除去される。これによって、コラムスペーサ（９２、９４）と隣接した第４領域（ＩＶ）の酸化物半導体パターン４２は非導電性のエッジ部４２Ｅｎを有することができる。つまり、除去される前の斜線領域は、導電性のエッジ部４２Ｅｃを有する。あるいは、除去される前の斜線領域は、導電性のエッジ部４２Ｅｃ及び非導電性のエッジ部４２Ｅｎの一部を有する。しかし、コラムスペーサ用開口部（９３、９５）の形成により斜線領域が除去されることにより、導電性のエッジ部４２Ｅｃが除去され、あるいは、導電性のエッジ部４２Ｅｃ及び非導電性のエッジ部４２Ｅｎの一部が除去される。そのため、図３及び上記に示すように、コラムスペーサ（９２、９４）と隣接した第４領域（ＩＶ）の酸化物半導体パターン４２は非導電性のエッジ部４２Ｅｎを有することとなる。
要するに、酸化物半導体パターン４２のエッジ部のうち少なくとも一部、例えばコラムスペーサ（９２、９４）と接しない領域の少なくとも一部は導電性領域４２Ｅｃを有することができる。逆に、酸化物半導体パターン４２のエッジ部のうちコラムスペーサ（９２、９４）と接するか、または隣接する領域の少なくとも一部は非導電性領域４２Ｅｎを有することができる。
このように、酸化物半導体パターン４２のエッジ部のうち少なくとも一部が非導電性領域４２Ｅｎを有するため、酸化物半導体パターン４２のエッジ部のうち残りの領域が導電性領域４２Ｅｃであっても、酸化物半導体パターン４２のエッジ部に沿ってソース電極６５とドレーン電極６６が電気的に接続することを防止することができる。つまり、非導電性領域４２Ｅｎによって、導電性領域４２Ｅｃどうしが断線され、ソース電極６５とドレーン電極６６との電気的接続を防止する。
酸化物半導体パターン４２上にはエッチング防止パターン５２が形成される。図３に図示するように、絶縁基板１０はエッチング防止パターン５２がゲート電極２４と重なる第１領域（Ｉ）と、エッチング防止パターン５２がゲート電極２４と重ならない第２領域（ＩＩ）を含む。
このとき、第２領域（ＩＩ）は一つ以上が形成されてもよく、第２領域（ＩＩ）のうち少なくとも一つはゲート電極開口部２６内部に形成されてもよい。図１Ｂに図示するように、ゲートライン２２から延長されたゲート電極２４の終端から突出したエッチング防止パターン５２の一部と、ゲート電極開口部２６の内部へ延長され、ゲート電極２４を貫いて形成されたエッチング防止パターン５２の一部が第２領域（ＩＩ）に該当し得る。
さらに、エッチング防止パターン５２は第１幅（Ｗ１）と、第１幅（Ｗ１）より小さい第２幅（Ｗ２）を有することができ、例えばＴ字形状で形成されてもよい。より具体的には、ゲート電極開口部２６の内部に配置された第２領域（ＩＩ）のエッチング防止パターン５２は第２幅（Ｗ２）を有し、ゲート電極開口部２６の外部に配置されたエッチング防止パターン５２は第１幅（Ｗ１）を有することができる。
図２Ａにおいて、Ｂ−Ｂ’断面に図示するように、第２領域（ＩＩ）のエッチング防止パターン５２の側壁のうち少なくとも一部は酸化物半導体パターン４２の側壁と垂直に整列されることができる。先立って説明したように、図１Ｂに図示する斜線領域は、コラムスペーサ用開口部（９３、９５）形成のためのエッチング工程を行うことにより除去される予備エッチング防止パターン５２ａおよび予備酸化物半導体パターン４２ａの一部領域を意味する。すなわち、図５の、Ｂ−Ｂ’断面に示すように、コラムスペーサ用開口部（９３、９５）で定義された領域と重なる予備エッチング防止パターン５２ａおよび予備酸化物半導体パターン４２ａの一部がエッチング工程によって除去されることによって、該当領域のエッチング防止パターン５２の側壁と酸化物半導体パターン４２の側壁は垂直に整列されることができる。
いくつかの他の実施形態では、図２Ｂに図示するように、第１領域（Ｉ）のエッチング防止パターン５２の側壁のうち一部が酸化物半導体パターン４２の側壁より突出して形成される場合がある。後述する酸化物半導体層のエッチング工程により、予備エッチング防止パターン５２ａの一側壁が予備酸化物半導体パターン４２ａの一側壁より一定の距離（Ｄ）だけ突出して形成され得る。しかし、第１領域（Ｉ）のエッチング防止パターン５２は第２領域（ＩＩ）と異なってコラムスペーサ用開口部（９３、９５）と重なる領域が存在しない場合もある。したがって、前記酸化物半導体層のエッチング工程が行われた後にも、第１領域（Ｉ）のエッチング防止パターン５２の側壁は酸化物半導体パターン４２の側壁より突出した状態で維持することができる。
一方、エッチング防止パターン５２はＳｉＯｘおよびＳｉＮｘからなる群から選択されたいずれか一つの物質を含んでもよい。
酸化物半導体パターン４２は薄膜トランジスタのチャネル領域を除いてはデータ配線６２、６５、６６と実質的に同一な形状でパターニングすることができる。これは酸化物半導体パターン４２とデータ配線６２、６５、６６を一つのエッチングマスクを利用してパターニングするからである。
ゲート絶縁膜３０、酸化物半導体パターン４２およびエッチング防止パターン５２上にはデータ配線６２、６５、６６が形成されてもよい。データ配線６２、６５、６６は縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２と、データ線６２から枝（ｂｒａｎｃｈ）形態で分枝して酸化物半導体パターン４２およびエッチング防止パターン５２の上部に延長されているソース電極６５と、ソース電極６５と分離しており、ゲート電極２４または薄膜トランジスタのチャネル領域を中心にソース電極６５と対向するように酸化物半導体パターン４２およびエッチング防止パターン５２の上部に形成されているドレーン電極６６を含んでもよい。
エッチング防止パターン５２はソース電極６５およびドレーン電極６６の間に少なくとも一部が露出されてもよい。エッチング防止パターン５２、ソース電極６５およびドレーン電極６６の下部には酸化物半導体パターン４２が配置されてもよい。
データ配線６２、６５、６６は酸化物半導体パターン４２と直接接触してオーミックコンタクト（Ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成する物質で構成されてもよい。データ配線６２、６５、６６が酸化物半導体パターン４２を構成する物質より仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）が小さい物質からなると、二つの層間にオーミックコンタクトが形成され得る。
データ配線６２、６５、６６およびエッチング防止パターン５２上には保護膜７０が形成されてもよい。例えば、保護膜７０は酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）または酸窒化ケイ素（ＳｉＯＮ）などで形成されてもよいが、これに限定されないはもちろんである。また、保護膜７０にはコンタクトホール７５とコラムスペーサ（９２、９４）が形成されてもよい。
コンタクトホール７５は保護膜７０を貫いて形成され、コンタクトホール７５を介してドレーン電極６６と画素電極８０が電気的に接続することができる。画素電極８０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電体またはアルミニウムなどの反射性導電体で形成されてもよいが、これに限定されないはもちろんである。
コラムスペーサ（９２、９４）は保護膜７０およびゲート絶縁膜３０を貫いて形成される。図面に図示するように、コラムスペーサ（９２、９４）は第１および第２側壁を含んでもよい。例えば、図２ＡのＢ−Ｂ’断面において、コラムスペーサ（９２、９４）の左側の第１側壁は保護膜７０、エッチング防止パターン５２、酸化物半導体パターン４２およびゲート絶縁膜３０と接し、右側の第２側壁は保護膜７０およびゲート絶縁膜３０と接してもよい。このとき、保護膜７０、エッチング防止パターン５２、および酸化物半導体パターン４２それぞれの一側壁はコラムスペーサ（９２、９４）の一側壁に沿って垂直に整列され得る。
また、コラムスペーサ（９２、９４）は上部領域および下部領域を含んでもよい。コラムスペーサ（９２、９４）の上部領域は、コラムスペーサ（９２、９４）の下部領域より第１側壁と第２側壁の間の距離が大きいように形成されてもよい。より具体的には、図２ＡのＢ−Ｂ’断面において、コラムスペーサ（９２、９４）の上部領域の第１側壁は、保護膜７０、エッチング防止パターン５２、酸化物半導体パターン４２と接し、下部領域の第１側壁はゲート絶縁膜３０と接してもよい。また、コラムスペーサ（９２、９４）の上部領域の第２側壁は、保護膜７０と接し、下部領域の第２側壁はゲート絶縁膜３０と接してもよい。この場合、コラムスペーサ（９２、９４）の上部領域の方が下部領域よりも第１側壁と第２側壁の間の距離が大きくなっている。
さらに、コラムスペーサ（９２、９４）の上部領域、より具体的には、コラムスペーサ用開口部（９３、９５）の上部領域はゲート電極２４と重ならない場合もある。
さらに、コラムスペーサ（９２、９４）の上部領域、より具体的には、コラムスペーサ用開口部（９３、９５）の上部領域はゲート電極２４と重ならない場合もある。
図２Ａに図示するように、コラムスペーサ（９２、９４）は保護膜７０の一部と重なってもよい。より具体的には、第２領域上に形成された保護膜７０の少なくとも一部と重なってもよい。図１Ｂおよび図２Ａを参照すると、コラムスペーサ（９２、９４）は保護膜７０およびゲート絶縁膜３０内に形成されたコラムスペーサ用開口部（９３、９５）覆ってあふれるように保護膜７０の上部表面上に延長されてもよい。図１Ｂで図示するように、レイアウトの観点から見るとき、コラムスペーサ（９２、９４）は点線で表示されたコラムスペーサ用開口部（９３、９５）を含むように形成してもよい。したがって、コラムスペーサ（９２、９４）はコラムスペーサ用開口部（９３、９５）を定義する保護膜７０の一部と重なってもよい。
第２領域（ＩＩ）と同様に、コラムスペーサ（９２、９４）も一つ以上形成されてもよく、コラムスペーサ（９２、９４）のうち少なくとも一つはゲート電極開口部２６の内部に形成されてもよい。図１Ａおよび図１Ｂに図示するように、コラムスペーサ（９２、９４）はゲートライン２２から延長されたゲート電極２４の終端から突出したエッチング防止パターン５２の一部と接するコラムスペーサ９２と、ゲート電極開口部２６内部に延長されたエッチング防止パターン５２の一部と接するコラムスペーサ９４を含んでもよい。
さらに、コラムスペーサ（９２、９４）は透明有機物質または光遮断物質からなる。
データ電圧が印加された画素電極８０は薄膜トランジスタアレイ基板と対向する上部基板の共通電極と共に電磁場を生成することによって画素電極８０と共通電極の間の液晶層の液晶分子の配列を決定する。
以下、図１〜図７を参照して本発明の一実施形態による薄膜トランジスタアレイ基板の製造方法について詳細に説明する。図４〜図７は、本発明の一実施形態による薄膜トランジスタアレイ基板の製造方法を順次に示す工程断面図である。
先に、図１〜図４に図示するように、ゲート電極２４が形成された絶縁基板１０上にゲート絶縁膜３０、酸化物半導体層４０およびエッチング防止膜を順に積層し、エッチング防止膜をパターニングして予備エッチング防止パターン５２ａを形成する。図面に図示していないが、ゲート電極２４とゲート線２２、ストレージ線２８およびストレージ電極２９は同一マスク工程により共に形成することができる。
具体的には、絶縁基板１０は、例えばソーダ石灰ガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはホウケイ酸塩ガラスのようなガラスまたはプラスチックで組成されてもよい。しかし、これは一つの例示に過ぎず、これに限定されないはもちろんである。
ゲート配線（２２、２４）を形成するため、例えば、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）方法を利用して絶縁基板１０上にゲート配線用導電膜を形成することができる。例えば、絶縁基板１０として熱にぜい弱なソーダ石灰ガラスを使用する場合、低温スパッタリング方式を利用してもよい。
続いて、ゲート配線用導電膜を湿式エッチングまたは乾式エッチングを利用してパターニングしてゲート配線（２２、２４）を形成してもよい。湿式エッチングを利用する場合、例えば、燐酸、硝酸、酢酸などのエッチング液を使用してもよい。乾式エッチングを利用する場合、例えば、塩素系のエッチングガス、例えばＣｌ２、ＢＣｌ３などを使用してもよい。また、ゲート配線２２を形成するとき、ゲート電極２４がゲート電極２４を貫くゲート電極開口部２６を含むように形成してもよい。
続いて、絶縁基板１０とゲート配線（２２、２４）上に、例えばプラズマ強化化学気相蒸着（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）、反応性スパッタリング（ｒｅａｃｔｉｖｅ ｓｐｕｔｔｅｒｉｎｇ）などを利用してゲート絶縁膜３０を形成してもよい。ゲート絶縁膜３０は絶縁基板１０の全面上に形成することができる。
続いて、ゲート絶縁膜３０上に例えば、スパッタリング法などを利用して酸化物半導体物質を全体的に形成して酸化物半導体層４０を形成してもよい。
続いて、酸化物半導体層４０上にエッチング防止膜を形成する。エッチング防止膜は例えば、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）などの方法で酸化物半導体層４０の全面に形成されることができる。エッチング防止膜は例えば、シリコン酸化膜またはシリコン窒化膜であってもよいが、これに限定されない。また、エッチング防止膜を例えば、乾式エッチングなどの方法でパターニングして予備エッチング防止パターン５２ａを形成することができる。
続いて、酸化物半導体層４０上にエッチング防止膜を形成する。エッチング防止膜は例えば、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）などの方法で酸化物半導体層４０の全面に形成されることができる。エッチング防止膜は例えば、シリコン酸化膜またはシリコン窒化膜であってもよいが、これに限定されない。また、エッチング防止膜を例えば、乾式エッチングなどの方法でパターニングして予備エッチング防止パターン５２ａを形成することができる。
続いて、図１Ａ〜図３および図５を参照して酸化物半導体層４０および予備エッチング防止パターン５２ａ上に互いに分離されたソース電極６５およびドレーン電極６６を形成し、予備エッチング防止パターン５２ａ、ソース電極６５、およびドレーン電極６６をマスクで酸化物半導体層（図４の４０を参照）をパターニングして予備酸化物半導体パターン４２ａを形成する。
具体的に、酸化物半導体層４０および予備エッチング防止パターン５２ａ上にデータ配線用導電層を形成し、データ配線用導電層と酸化物半導体層４０を例えば、湿式エッチング方法で同時または順次にエッチングしてデータ配線６２、６５、６６と予備酸化物半導体パターン４２ａを形成することができる。言い換えれば、予備エッチング防止パターン５２ａ、ソース電極、およびドレーン電極６６をマスクで酸化物半導体層４０をパターニングすることができる。
このとき、湿式エッチング方法を利用して酸化物半導体層４０をエッチングする場合、エッチング液によるアンダーカット（ｕｎｄｅｒ−ｃｕｔ）が生じ得る。これによって、図２Ｂに図示するように、酸化物半導体パターン４２の一部がエッチング防止パターン５２より内側に形成されることができる。言い換えれば、酸化物半導体パターン４２の一側壁がエッチング防止パターン５２の一側壁より一定の距離（Ｄ）だけ内側に形成されることができ、エッチング防止パターン５２の一側壁は酸化物半導体パターン４２の一側壁より一定の距離（Ｄ）だけ突出して形成されることができる。
ソース電極６５およびドレーン電極６６はゲート電極２４を中心に両側に分離して形成され、ソース電極６５およびドレーン電極６６が分離された領域にはエッチング防止パターン５２が露出され得る。
続いて、図１〜図３および図６を参照して予備エッチング防止パターン５２ａ、ソース電極６５、およびドレーン電極６６上に保護膜７０を形成し、第２領域（ＩＩ）の予備エッチング防止パターン（図５の５２ａを参照）の少なくとも一部をエッチングしてエッチング防止パターン５２を形成する。
より具体的には、保護膜７０は例えば、ＰＥＣＶＤまたは反応性スパッタリングなどを利用して形成してもよい。また、保護膜７０は例えば、シリコン酸化膜またはシリコン窒化膜であり得る。
このとき、予備酸化物半導体パターン４２ａのエッジ部、特に予備酸化物半導体パターン４２ａのうち保護膜７０と接する領域は、保護膜７０の蒸着工程のあいだプラズマガスなどに露出され得る。より具体的には、予備酸化物半導体パターン４２ａ上には予備エッチング防止パターン５２ａが配置され、予備酸化物半導体パターン４２ａの上面が前記プラズマガスなどに露出することから保護することができる。予備酸化物半導体パターン４２ａの下面はゲート絶縁膜３０により保護される。しかし、予備エッチング防止パターン４２ａおよびデータ配線６２、６５、６６などに整列して形成された予備酸化物半導体パターン４２ａの側壁は依然としてプラズマガスなどに露出され得る。これによって、予備酸化物半導体パターン４２ａのエッジ部、特に保護膜７０に露出された領域は、蒸着工程中に損傷されて導電性を有することができる。
続いて、保護膜７０上にコラムスペーサ用開口部（９３、９５）を形成するためのマスクパターン２００を形成し、前記マスクパターン２００をマスクで保護膜７０をパターニングすることができる。例えば、写真エッチング工程を利用してもよい。このとき、ドレーン電極６６の一部を露出させるコンタクトホール７５を共に形成してもよい。
前述したように、絶縁基板１０は予備エッチング防止パターン５２ａがゲート電極２４と重なる第１領域（Ｉ）と、予備エッチング防止パターン５２ａがゲート電極２４と重ならない第２領域（ＩＩ）を含んでもよい。
図６に図示するように、第２領域（ＩＩ）の予備エッチング防止パターン５２ａの少なくとも一部（図６中の点線部分）と重なる領域の保護膜７０と、前記予備エッチング防止パターン５２ａの少なくとも一部（図６中の点線部分）を同時または順にエッチングしてエッチング防止パターン５２を形成することができる。
このとき、第２領域（ＩＩ）の予備エッチング防止パターン５２ａの少なくとも一部（点線部分）は下部に重なる予備酸化物半導体パターン４２ａより先にエッチングされてもよい。より具体的には、保護膜７０上に形成されたマスクパターン２００を利用して保護膜７０をパターニングするとき、保護膜７０と類似のエッチング選択比を有する予備エッチング防止パターン５２ａの一部が共に除去される。例えば、予備エッチング防止パターン５２ａおよび保護膜７０これらいずれもシリコン酸化物であるとき、保護膜７０と予備エッチング防止パターン５２ａを同時に除去することができる。これとは異なり、予備エッチング防止パターン５２ａおよび保護膜７０が互いに異なる物質で形成された場合には、前記マスクパターン２００を利用して保護膜７０と予備エッチング防止パターン５２ａを順次に除去することができる。
ここで、保護膜７０上に形成されたマスクパターン２００は図１Ａ、図１Ｂ、図６に図示するように、コラムスペーサ用開口部９３が予備エッチング防止パターン５２ａおよび予備酸化物半導体パターン４２ａの一部と重なるように定義することができる。より具体的には、マスクパターン２００は導電性を有する予備酸化物半導体パターン４２ａのエッジ部のうち第２領域（ＩＩ）に該当する領域の少なくとも一部とコラムスペーサ用開口部９３が重なる領域が露出するように定義することができる。なお、第２領域（ＩＩ）は、エッチング防止パターン５２がゲート電極２４と重ならない領域である。したがって、マスクパターン２００によって露出された領域を除去してコラムスペーサ用開口部９３を形成することによって、酸化物半導体パターン４２のエッジ部のうち一部が非導電性を有する。したがって、酸化物半導体パターン４２のエッジ部に沿ってソース電極６５とドレーン電極６６が電気的に接続することを防止できる。
さらに、保護膜７０をパターニングするとき、ゲート絶縁膜３０を同時にまたは順次に除去することができる。図面に図示するように、エッチング防止パターン５２より突出した予備酸化物半導体パターン４２ａがエッチングマスクの役割を果たす。これによって、ゲート絶縁膜３０と接するコラムスペーサ用開口部（９３、９５）の下部領域の一側壁は予備酸化物半導体パターン４２ａの一側壁によって定義され得る。したがって、少なくとも一つのコラムスペーサ用開口部（９３、９５）は第１の幅を有する上部領域と、第１幅より狭い第２幅を有する下部領域を含んでもよい。コラムスペーサ用開口部（９３、９５）の下部領域の一側壁は予備酸化物半導体パターン４２ａに垂直に整列するようにゲート絶縁膜３０をエッチングすることができる。
このとき、予備酸化物半導体パターン４２ａは保護膜７０、予備エッチング防止パターン５２ａ、およびゲート絶縁膜３０と他のエッチング選択比を有するものであってもよい。これによって、予備酸化物半導体パターン４２ａがエッチング防止パターン５２より突出した状態を維持することができる。
続いて、図１〜図３および図７を参照して第２領域（ＩＩ）の予備エッチング防止パターン５２ａの少なくとも一部（図６の点線部分を参照）と重なる領域の予備酸化物半導体パターン４２ａをエッチングして酸化物半導体パターン４２を形成する。
より具体的には、エッチング防止パターン５２を形成した後、保護膜７０上にデータ配線６２、６５、６６の一部と接続される画素電極用導電膜を形成することができる。このとき、画素電極用導電膜はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電体またはアルミニウムなどの反射性導電体でなされ得る。画素電極用導電膜はコンタクトホール７５を介してドレーン電極６６と接続することができる。
続いて、画素電極形成用マスクパターン（図示せず）を利用して画素電極用導電膜と、エッチング防止パターン５２から突出した領域の予備酸化物半導体パターン４２ａの一部をエッチングすることによって、画素電極８０および酸化物半導体パターン４２を形成することができる。このとき、画素電極８０および予備酸化物半導体パターン４２ａが例えば、類似のエッチング選択比を有する場合、画素電極用導電膜と予備酸化物半導体パターン４２ａが同時に除去され得る。または、画素電極８０および予備酸化物半導体パターン４２ａが互いに異なる選択比を有する場合、順次にこれらをエッチングすることもできる。
これによって、上部領域と下部領域が互いに異なるサイズの幅を有するコラムスペーサ用開口部（９３、９５）が形成されることができる。
要するに、少なくとも一つのコラムスペーサ用開口部（９３、９５）を形成することは、予備エッチング防止パターン５２ａの一部と、前記予備エッチング防止パターン５２ａの一部と重なる領域の予備酸化物半導体パターン４２ａをエッチングしてエッチング防止パターン５２および酸化物半導体パターン４２を形成することを含んでもよい。
再び図２Ａを参照して少なくとも一つのコラムスペーサ用開口部（９３、９５）を覆うように少なくとも一つのコラムスペーサ（９２、９４）を形成することができる。コラムスペーサ（９２、９４）は例えば、透明有機物質または光遮断物質であってもよい。
以上の実施形態ではゲート電極が酸化物半導体層の下に配置されたボトム ゲート構造（ｂｏｔｔｏｍ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）について説明したが、本発明はこれに限定されず、ゲート電極が酸化物半導体層の上に配置されたトップゲート構造（ｔｏｐ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）でも適用することができる。
以下、図８を参照して本発明の他の実施形態による薄膜トランジスタアレイ基板２について詳細に説明する。図８は、本発明の他の実施形態による薄膜トランジスタアレイ基板の断面図である。本発明の他の実施形態による薄膜トランジスタアレイ基板２は保護膜（図２Ａの７０を参照）の代わりにカラーフィルタ（７１Ｒ、７１Ｇ）が形成されるＣＯＡ（ｃｏｌｏｒ ｆｉｌｔｅｒ ｏｎ ａｒｒａｙ）構造を有するという点から前記一実施形態による薄膜トランジスタアレイ基板１と区別される。本発明の一実施形態による薄膜トランジスタアレイ基板１と実質的に同一構成要素については具体的な説明を省略する。
図８に図示するように、保護膜代りにカラーフィルタ（７１Ｒ、７１Ｇ）を形成するかまたは、有機膜を利用してもよい。このように、ゲート絶縁膜３０、エッチング防止パターン５２、ソース電極６５およびドレーン電極６６上にカラーフィルタ（７１Ｒ、７１Ｇ）や有機膜を形成しても酸化物半導体パターン４２のエッジ部に沿ってソース電極６５とドレーン電極６６が電気的に接続することを防止することができる。
以下、図９Ａおよび図９Ｂを参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板３について詳細に説明する。図９Ａは、本発明のまた他の実施形態による薄膜トランジスタアレイ基板の配置図である。図９Ｂは、図９Ａに示すＡ−Ａ’およびＢ−Ｂ’に沿って切断した断面図である。
本発明のまた他の実施形態による薄膜トランジスタアレイ基板３は、コラムスペーサ用開口部（９３、９７）をコラムスペーサではない絶縁膜７２により覆う点から上述した実施形態と区別される。以下ではこのような違いを中心に説明し、実質的に同一構成要素に対する具体的な説明は省略または簡略にする。また、コラムスペーサによっておおわれない点から図面符号９３および９７を「開口部」と称する。
より具体的には、図９Ａおよび図９Ｂに図示するように、酸化物半導体パターン４２とエッチング防止パターン５２の一側は開口部（９３、９７）に接して形成される。これは前述したように開口部（９３、９７）により定義された領域と、予備酸化物半導体パターンおよび予備エッチング防止パターンと、が重なるため、開口部（９３、９７）の形成によって前記重なる領域が除去されるからである。これによって、酸化物半導体パターン４２のエッジ部は導電性領域４２Ｅｃと非導電性領域４２Ｅｎを含む。エッジ部が導電性領域４２Ｅｃと非導電性領域４２Ｅｎを有することについては先立って説明したので、これについての重複される説明は省略する。
開口部（９３、９７）は絶縁物質層７２に覆われる。図面では保護膜７０と絶縁物質層７２を互いに異なる層で図示するが、これに限定されず、一つの層として形成される。ここで、一つの層とは、保護膜７０と絶縁物質層７２が互い同一物質で形成されたものを意味する。しかし、二つの層の物質が同一である場合のみを意味するのではなく、発明の目的に応じて多様に変形できるのはもちろんである。
以下、図１０Ａおよび図１０Ｂを参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板４について詳細に説明する。図１０Ａは、本発明のまた他の実施形態による薄膜トランジスタアレイ基板の配置図である。図１０Ｂは、図１０Ａに示すＹ領域を拡大した拡大図である。
本発明のまた他の実施形態による薄膜トランジスタアレイ基板４は、エッチング防止パターン５４が十字（＋）形状を有する点から本発明の一実施形態による薄膜トランジスタアレイ基板１と区別される。本発明のまた他の実施形態による薄膜トランジスタアレイ基板１と実質的に同一構成要素に対する具体的な説明は省略する。
図１０Ａおよび図１０Ｂを参照すると、第１領域（Ｉ）のエッチング防止パターン５４は第１幅（Ｗ１）を有し、第２領域（ＩＩ）のエッチング防止パターン５４は第２幅（Ｗ２）および第３幅（Ｗ３）を有するが、第１幅（Ｗ１）は第２幅（Ｗ２）および第３幅（Ｗ３）より大きい。第２幅（Ｗ２）および第３幅（Ｗ３）は同一であってもよく、異なっていてもよい。
より具体的には、第２領域（ＩＩ）のエッチング防止パターン５４のうち、ゲートライン２２から延長されたゲート電極２４の終端から突出した領域の第３幅（Ｗ３）を第１領域（Ｉ）のエッチング防止パターン５４の第１幅（Ｗ１）より小さく形成することによって、コラムスペーサ（９４、９６）が占める面積が相対的に減少する。したがって、コラムスペーサ（９４、９６）が光遮断物質から成る場合、開口率を向上できるという長所がある。
本発明のまた他の実施形態による薄膜トランジスタアレイ基板４の製造方法は、エッチング防止膜をパターニングして予備エッチング防止パターン５２ａを形成するときを除けば、本発明の一実施形態による薄膜トランジスタアレイ基板１の製造方法と実質的に同一である。すなわち、コラムスペーサ用開口部（９７、９５）により定義された領域と予備酸化物半導体パターンおよび予備エッチング防止パターンが重なって、コラムスペーサ用開口部（９７、９５）形成によって前記重なる領域が除去される。これによって、酸化物半導体パターン４４のエッジ部は導電性領域（４４Ｅｃ）と非導電性領域（４４Ｅｎ）を含むことができる。また、エッチング防止膜をパターニングする工程においても、十字形状を反映した予備エッチング防止パターン５２ａ用マスクパターンの形状でのみ差異があるだけである。
以下、図１１を参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板５について説明する。図１１は、本発明のまた他の実施形態による薄膜トランジスタアレイ基板５の配置図である。
本発明のまた他の実施形態による薄膜トランジスタアレイ基板５は、コラムスペーサ９２が一つのコラムスペーサ用開口部９３を覆う点から本発明の一実施形態による薄膜トランジスタアレイ基板１と区別される。言い換えれば、二つ以上のコラムスペーサ用開口部（９３、９７）のうち少なくとも一つはコラムスペーサ９２でない絶縁物質で埋もれる。すなわち、二つ以上のコラムスペーサ用開口部（９３、９７）のうちいずれか一つはコラムスペーサ９２で埋もれ、いずれか一つはコラムスペーサ９２ではない絶縁物質で覆われる。
より具体的には、本発明のまた他の実施形態による薄膜トランジスタアレイ基板５は、二つのコラムスペーサ用開口部（９３、９７）を形成するが、一つのコラムスペーサ用開口部９３がコラムスペーサ９２により覆われる場合もある。図面ではコラムスペーサ用開口部（９３、９７）が二つの場合を図示するが、コラムスペーサ用開口部（９３、９７）は二つ以上で形成されてもよく、コラムスペーサ９２は複数個のコラムスペーサ用開口部（９３、９７）のうち一部のみを覆うこともできる。ここで、コラムスペーサ９２が複数のコラムスペーサ用開口部（９３、９７）のうち「一部」を覆うことは、複数「個」の開口部のうち一部の「個」の開口部を覆うことを意味する。残りの開口部は上述した実施形態のように絶縁物質で覆ってもよい。
また、図面に図示するように、本発明のまた他の実施形態によるエッチング防止パターン５６は幅の変化なしに単一幅で形成されてもよい。すなわち、長方形形状で形成されてもよい。
以下、図１２Ａ〜図１２Ｃを参照して本発明のまた他の実施形態による薄膜トランジスタアレイ基板６について説明する。図１２Ａは、本発明のまた他の実施形態による薄膜トランジスタアレイ基板６の断面図である。図１２Ｂは、図１２Ａに示すＺ領域を拡大した拡大図である。図１２Ｃは、図１２Ａに示すＣ−Ｃ’線に沿って切断した断面図である。
本発明のまた他の薄膜トランジスタアレイ基板６はゲート電極２４に開口部を形成しない点から上述した実施形態と区別される。
図１２Ａ〜図１２Ｃを参照すると、本発明のまた他の実施形態による薄膜トランジスタアレイ基板６はゲート電極２４を含み、コラムスペーサ用開口部（９３、９５）はゲート電極２４内部に開口部を形成しない。このとき、コラムスペーサ用開口部（９３、９５）はエッチング防止パターン５２および酸化物半導体パターン４２の一側壁に接して形成される。
さらに、図１２Ｃに図示するように、コラムスペーサ用開口部９５はエッチング防止パターン５２および酸化物半導体パターン４２を貫いて形成されるが、ゲート電極２４を貫かない。図面ではコラムスペーサ用開口部９５がゲート絶縁膜３０も貫かないものと開示しているが、ゲート絶縁膜３０を貫くかどうかは工程方式に応じて変更してもよい。すなわち、いくつかの他の実施形態ではコラムスペーサ用開口部９５がゲート絶縁膜３０を貫いて形成されてもよい。
例えば、コラムスペーサ用開口部９５を形成するとき、スリットマスクなどを使用してコラムスペーサ用開口部９５に対応する領域のゲート絶縁膜３０の少なくとも一部が残存できるようにすることができる。これによって、ゲート絶縁膜３０の下部にゲート２４が配置され、ゲート２４が直接露出することを防止することができる。
上述した実施形態と同様に、本発明のまた他の実施形態による薄膜トランジスタアレイ基板６のコラムスペーサ用開口部（９３、９５）のうち少なくとも一つはコラムスペーサ９４ではない絶縁物質で覆われてもよい。もちろんコラムスペーサ用開口部（９３、９５）がいずれもコラムスペーサ９２で覆われるかまたは、絶縁物質で覆われれてもよいこととはもちろんである。
以上添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明が、その技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施され得ることを理解することができる。したがって上記実施形態はすべての面で例示的なものであり、限定的でないものと理解しなければならない。
Claims (12)
- 基板上に配置されたゲート電極と、
前記基板上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に配置された酸化物半導体パターンと、
前記酸化物半導体パターン上に配置されたエッチング防止パターンと、
前記エッチング防止パターン上に配置された保護膜、および
前記保護膜および前記ゲート絶縁膜を貫いて形成されたコラムスペーサを含み、
前記コラムスペーサは、前記保護膜、前記エッチング防止パターン、前記酸化物半導体パターン、および前記ゲート絶縁膜と接する第１側壁と、前記保護膜および前記ゲート絶縁膜と接する第２側壁を含む薄膜トランジスタアレイ基板。 - 前記保護膜、前記エッチング防止パターン、および前記酸化物半導体パターンは前記コラムスペーサの第１側壁に沿って垂直整列した請求項１に記載の薄膜トランジスタアレイ基板。
- 前記コラムスペーサは上部領域および下部領域を含み、前記上部領域の前記第１側壁と前記第２側壁の間の距離は、前記下部領域の前記第１側壁と前記第２側壁の間の距離より大きい請求項１に記載の薄膜トランジスタアレイ基板
- 前記コラムスペーサの上部領域は前記ゲート電極と重ならない請求項３に記載の薄膜トランジスタアレイ基板。
- 前記コラムスペーサは前記保護膜の少なくとも一部と重なる請求項１に記載の薄膜トランジスタアレイ基板。
- 前記コラムスペーサは透明有機物質または光遮断物質を含む請求項１に記載の薄膜トランジスタアレイ基板。
- 前記エッチング防止パターンは前記ゲート電極と重なる第１領域と、前記ゲート電極と重ならない第２領域を含む請求項１に記載の薄膜トランジスタアレイ基板。
- 前記エッチング防止パターンの前記第１領域は第１幅を有し、前記エッチング防止パターンの第２領域は第２幅を有するが、前記第１幅は前記第２幅より大きい請求項７に記載の薄膜トランジスタアレイ基板。
- ゲート電極を含む基板上にゲート絶縁膜、酸化物半導体層およびエッチング防止膜を順に積層し、
前記エッチング防止膜をパターニングして予備エッチング防止パターンを形成し、
前記酸化物半導体層および前記予備エッチング防止パターン上にソース電極と、前記ソース電極と分離されたドレーン電極を形成し、
前記予備エッチング防止パターン、前記ソース電極および前記ドレーン電極をマスクで前記酸化物半導体層をパターニングして予備酸化物半導体パターンを形成し、
前記予備エッチング防止パターンおよび前記ソース電極およびドレーン電極上に保護膜を形成し、
前記保護膜を貫く少なくとも一つのコラムスペーサ用開口部を形成することを含み、
前記少なくとも一つのコラムスペーサ用開口部を形成することは、前記予備エッチング防止パターンの一部と、前記予備エッチング防止パターンの一部と重なる領域の前記予備酸化物半導体パターンをエッチングし、エッチング防止パターンおよび酸化物半導体パターンを形成することを含む薄膜トランジスタアレイ基板の製造方法。 - 前記予備エッチング防止パターンは前記ゲート電極と重なる第１領域と、前記ゲート電極と重ならない第２領域を含み、
前記エッチング防止パターンを形成することは、前記第２領域の前記予備エッチング防止パターンの少なくとも一部と重なる領域の保護膜と、前記予備エッチング防止パターンの少なくとも一部を同時または順にエッチングすることを含む請求項９に記載の薄膜トランジスタアレイ基板の製造方法。 - 前記少なくとも一つのコラムスペーサ用開口部は第１幅を有する上部領域と前記第１幅より狭い第２幅を有する下部領域を含み、
前記エッチング防止パターンを形成することは、前記下部領域の一側壁が前記予備酸化物半導体パターンに垂直整列するように前記ゲート絶縁膜をエッチングすることを含む請求項１０に記載の薄膜トランジスタアレイ基板の製造方法。 - 前記酸化物半導体パターンを形成することは、
前記エッチング防止パターンを形成した後、前記保護膜上に導電膜を形成し、
前記導電膜を一部エッチングして画素電極および前記酸化物半導体パターンを形成することをさらに含む請求項１１に記載の薄膜トランジスタアレイ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100077300A KR101701212B1 (ko) | 2010-08-11 | 2010-08-11 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR10-2010-0077300 | 2010-08-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012039116A JP2012039116A (ja) | 2012-02-23 |
| JP5746586B2 true JP5746586B2 (ja) | 2015-07-08 |
Family
ID=45564158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011172653A Active JP5746586B2 (ja) | 2010-08-11 | 2011-08-08 | 薄膜トランジスタアレイ基板およびそれの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8994023B2 (ja) |
| JP (1) | JP5746586B2 (ja) |
| KR (1) | KR101701212B1 (ja) |
| CN (1) | CN102376721B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5863399B2 (ja) * | 2011-11-07 | 2016-02-16 | 三菱電機株式会社 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
| JP6306278B2 (ja) * | 2012-04-09 | 2018-04-04 | Jsr株式会社 | 半導体素子、半導体基板、感放射線性樹脂組成物、保護膜および表示素子 |
| KR20150054040A (ko) | 2013-11-08 | 2015-05-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 |
| TWI552322B (zh) * | 2015-08-06 | 2016-10-01 | 友達光電股份有限公司 | 畫素結構 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314789A (ja) | 1993-04-30 | 1994-11-08 | Sharp Corp | 薄膜トランジスタ |
| JP3210196B2 (ja) * | 1994-12-22 | 2001-09-17 | シャープ株式会社 | 薄膜トランジスタとその製造方法 |
| JP3801687B2 (ja) | 1996-06-06 | 2006-07-26 | 三菱電機株式会社 | 薄膜トランジスタおよびその製法 |
| KR100731738B1 (ko) | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| KR100971089B1 (ko) * | 2005-05-31 | 2010-07-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2007157916A (ja) | 2005-12-02 | 2007-06-21 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| JP2009099847A (ja) | 2007-10-18 | 2009-05-07 | Canon Inc | 薄膜トランジスタとその製造方法及び表示装置 |
| JP5489445B2 (ja) | 2007-11-15 | 2014-05-14 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| KR101510212B1 (ko) | 2008-06-05 | 2015-04-10 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조방법 |
| TWI637444B (zh) * | 2008-08-08 | 2018-10-01 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2010263182A (ja) * | 2009-04-10 | 2010-11-18 | Toppan Printing Co Ltd | 薄膜トランジスタおよび画像表示装置 |
-
2010
- 2010-08-11 KR KR1020100077300A patent/KR101701212B1/ko active IP Right Grant
-
2011
- 2011-05-24 US US13/115,088 patent/US8994023B2/en active Active
- 2011-08-08 JP JP2011172653A patent/JP5746586B2/ja active Active
- 2011-08-11 CN CN201110229094.6A patent/CN102376721B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120037906A1 (en) | 2012-02-16 |
| CN102376721A (zh) | 2012-03-14 |
| US8994023B2 (en) | 2015-03-31 |
| KR20120015066A (ko) | 2012-02-21 |
| KR101701212B1 (ko) | 2017-02-02 |
| CN102376721B (zh) | 2016-08-10 |
| JP2012039116A (ja) | 2012-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2747138B1 (en) | Thin film transistor array substrate | |
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| KR20150060205A (ko) | 산화물 박막트랜지스터 및 그 제조방법 | |
| US8823003B2 (en) | Gate insulator loss free etch-stop oxide thin film transistor | |
| KR20120039947A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20140067600A (ko) | 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법 | |
| JP5746586B2 (ja) | 薄膜トランジスタアレイ基板およびそれの製造方法 | |
| KR102232539B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
| KR102494732B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP6469959B2 (ja) | 薄膜トランジスタ表示板およびその製造方法 | |
| WO2018090496A1 (zh) | 一种阵列基板及其制备方法、液晶显示面板 | |
| US9293484B2 (en) | Thin film transistor display panel and method of manufacturing the same | |
| KR101217182B1 (ko) | 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 | |
| US9423662B2 (en) | Thin film transistor, array substrate and display device | |
| US20150155309A1 (en) | Display substrate and method of manufacturing the same | |
| KR20160082173A (ko) | 박막 트랜지스터 및 이를 포함하는 표시 장치 | |
| US9018623B2 (en) | Array substrate, display panel having the same and method of manufacturing the array substrate | |
| KR102212457B1 (ko) | 유기발광표시장치 및 그의 제조방법 | |
| KR102218944B1 (ko) | 유기 발광 다이오드 표시 장치 및 이의 제조 방법 | |
| CN109300990A (zh) | 薄膜晶体管及制备方法、阵列基板、显示面板和显示装置 | |
| KR102111067B1 (ko) | 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법 | |
| KR102142477B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20150098694A (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
| KR102113603B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR20050047885A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150508 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5746586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |