KR100731738B1 - 박막트랜지스터, 평판표시장치 및 그 제조방법 - Google Patents
박막트랜지스터, 평판표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100731738B1 KR100731738B1 KR1020050026688A KR20050026688A KR100731738B1 KR 100731738 B1 KR100731738 B1 KR 100731738B1 KR 1020050026688 A KR1020050026688 A KR 1020050026688A KR 20050026688 A KR20050026688 A KR 20050026688A KR 100731738 B1 KR100731738 B1 KR 100731738B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer pattern
- thin film
- film transistor
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 239000012044 organic layer Substances 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 239000011159 matrix material Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 4
- 210000002381 plasma Anatomy 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 박막트랜지스터, 평판표시장치 및 그 제조방법에 관한 것으로, 채널영역의 다결정실리콘층패턴 일부분에 요철을 형성하여 메인 채널길이보다 채널 가장자리의 길이를 증가시켜 저항을 증가시킴으로써 채널 가장자리로 흐르는 전류의 양을 감소시켜 저전압 구동에서 회로 구동의 신뢰성을 향상시킬 수 있는 기술이다.
채널 길이, 전류 제어
Description
도 1 는 일반적인 TFT를 개략적으로 도시한 평면도.
도 2 는 종래기술에 따른 TFT의 전류-전압 특성을 도시한 그래프.
도 3a 내지 도 3c 는 본 발명의 실시예에 따른 TFT를 개략적으로 도시한 평면도.
도 4 는 본 발명에 따른 TFT의 전류-전압 특성을 도시한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
100, 500, 501, 502 : 다결정실리콘층패턴
110, 510 : 채널영역
120, 520 : 소오스영역
130, 530 : 드레인영역
200, 600 : 게이트전극
본 발명은 박막트랜지스터 및 그 제조방법에 관한 것으로서, 보다 구체적으 로 전류량을 효율적으로 제어할 수 있는 박막트랜지스터, 평판표시장치 및 그 제조방법에 관한 것이다.
인간과 컴퓨터의 인터페이스를 담당하는 디스플레이 장치의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 디스플레이 장치, 특히 비교적 거대한 음극선(CRT)을 대신하여 액정표시장치(liquid crystal display ; LCD), 플라즈마표시패널(plasma display panel ; PDP), 전계발광표시소자(light emitting display device; EL) 등 각종 평면 스크린이나 평판 디스플레이장치가 개발되어 왔다. 이들 평판 패널 디스플레이들 중에서 LCD의 기술 진전은 획기적이라 할 수 있으며, 최근에는 유기 전계 발광 소자를 이용한 유기 전계 발광 표시장치가 CRT나 LCD를 대신하여 평판 표시장치로서 주목받고 있다.
이러한 평판 디스플레이는 그 구동방법에 있어서 크게 수동 매트릭스(Passive Matrix)방식과 능동 매트릭스(Active Matrix)방식으로 나눌 수 있다. LCD나 PDP 등과 같은 전압 구동 방식에서는 수동 매트릭스 방식을 주로 사용하고, FED나 EL 등과 같은 전류 구동 방식에서는 큰 전류 레벨을 요구하는 수동 매트릭스 방식보다 능동 매트릭스 방식이 유리한 방식으로 인식되고 있다.
능동 매트릭스 방식을 사용하는 경우, 예를 들면 AMLCD 또는 AMOLED(Active Matrix Organic Light Emitting Display)의 경우에는 박막트랜지스터(thin film transistor ; TFT)가 스위칭 소자로 사용되고 있다. 특히, AMOLED의 경우에는 두 가지의 TFT가 있으며, 두개의 TFT중 하나는 온, 오프역할을 담당하는 스위칭 TFT이고, 다른 하나는 회로를 구동하는 구동 TFT를 말한다. 일반적으로 상기 스위칭 TFT 로서는 NMOS TFT가 사용되고, 상기 구동 TFT로서는 PMOS TFT가 사용된다.
도 1 은 일반적인 TFT를 개략적으로 도시한 평면도로서, 다결정실리콘층패턴(100)의 중심부에 게이트전극(200)이 수직으로 교차해있고, 상기 게이트전극(200)의 양측에 소오스영역(120) 및 드레인영역(130)이 형성되어 있다. 또한, 상기 다결정실리콘층패턴(100)과 게이트전극(200)이 교차해있는 부분에 채널영역(110)이 위치한다.
상기 TFT의 제조 시 기판 상에 다결정실리콘층패턴의 형성을 위하여 건식 식각 방법이 사용되고 있다. 건식 식각 공정 중 다결정실리콘층패턴의 가장자리부분은 플라즈마 데미지(plasma damage)에 노출이 되고, 후속 게이트절연막 증착 시 상기 다결정실리콘층패턴의 평평한(flat) 상부면에 비하여 그 식각면은 경사져있기 때문에 게이트절연막과의 결합상태가 불안정하고 취약하다. 채널 가장자리부분은 건식 식각 공정 시 플라즈마 데미지로 인하여 채널 가장자리부분과 메인 채널 영역 간에 상이한 플랫 밴드 전압을 가지게 되어 TFT 특성을 왜곡시킨다. 도 2 는 종래기술에 따른 TFT의 전류-전압 특성을 도시한 그래프이다. 도 2 의 'X' 곡선은 이상적인 TFT의 전류-전압 특성을 나타내고 있지만, 'Y'곡선은 저전압 구동 시 낮은 게이트전압(Vg)에서 채널이 반전하여 드레인전류(Id)가 흘러 버리는 험프(hump) 현상이 발생한 것을 도시한다. 상기와 같은 험프 현상은 전계 집중으로 인해 예상보다 빨리 TFT를 일부 턴온시킴에 따라 상기 TRT가 적용된 표시장치의 오작동을 유발하여 화질을 저하시키는 등의 문제점이 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 다결정실리콘층패턴에 요철구조를 형성하여 채널영역 가장자리에서의 채널 길이를 증가시킴으로써 TFT의 구동 특성을 향상시킬 수 있는 박막트랜지스터, 평판표시장치 및 그 제조방법을 제공하는데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터는,
기판 상부에 구비되는 반도체층패턴과,
상기 반도체층패턴의 중심부에 수직으로 교차하며 구비되는 게이트전극과,
상기 반도체층패턴에 접속되는 소오스전극 및 드레인전극을 포함하며,
상기 반도체층패턴과 상기 게이트전극이 중첩되어 형성되는 채널영역의 가장자리부분의 채널길이는 채널영역 중심부의 메인 채널길이와는 다른 것을 제1특징으로 한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터는,
기판 상부에 구비되며, 중심부의 가장자리에 요철구조가 구비되는 반도체층패턴과,
상기 반도체층패턴의 중심부에 수직으로 교차하여 구비되는 게이트전극과,
상기 반도체층패턴에 접속되는 소오스전극 및 드레인전극을 포함하는 것을 제2특징으로 한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 평판표시장치는,
기판 상부에 구비되는 반도체층패턴과, 상기 반도체층패턴에 수직으로 교차하는 게이트전극과, 상기 반도체층패턴에 접속되는 소오스/드레인전극으로 이루어지는 박막 트랜지스터와, 화소전극과, 적어도 발광층을 포함하는 유기막 및 대향전극을 포함하며,
상기 반도체층패턴과 게이트전극이 교차하여 형성되는 채널영역이 가장자리부분과 중심부의 채널길이가 서로 다른 선폭을 갖는 것을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 따른 평판표시장치의 제조방법은,
기판 상부에 반도체층을 형성하는 공정과,
사진식각공정으로 상기 반도체층을 식각하여 반도체층패턴을 형성하되, 상기 반도체층패턴의 중심부 가장자리부분에 요철을 형성하는 공정과,
전체표면 상부에 게이트절연막을 형성하는 공정과,
상기 게이트절연막 상부에 상기 반도체층패턴에 수직으로 교차하는 게이트전극을 형성하는 공정과,
상기 게이트전극 양측 반도체층패턴에 불순물을 이온주입하여 소오스/드레인영역을 형성하는 공정과,
상기 소오스/드레인영역에 접속되는 소오스/드레인전극을 형성하는 공정과,
상기 소오스/드레인전극 중 어느 하나에 접속되는 화소전극을 형성하는 공정과,
상기 화소전극 상부에 발광층을 포함하는 유기막을 형성하는 공정과,
상기 유기막 상부에 대향전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 도 3c 는 본 발명의 실시예에 따른 TFT를 개략적으로 도시한 평면도로서, 다결정실리콘층패턴에 요철구조를 형성한 경우를 도시한다.
먼저, 도 3a를 참조하면 TFT는 소오스/드레인영역(520, 530)을 구비하는 다결정실리콘층패턴(500)과 상기 다결정실리콘층패턴(500)에 수직으로 교차된 게이트전극(600)으로 이루어지고, 상기 게이트전극(600)이 교차된 부분에 채널영역(510)이 구비된다. 도시되어 있지는 않지만, 상기 TFT는 상기 소오스/드레인영역(520, 530)에 접속되는 소오스전극 및 드레인전극을 더욱 포함한다. 이때, 상기 TFT는 PMOS TFT 또는 NMOS TFT일 수 있다.
상기 채널영역(510)에서의 다결정실리콘층패턴(500) 가장자리부분에 요철이 형성되어 메인 채널영역의 채널길이(Lc2)보다 가장자리부분의 채널길이(Lc1)가 더 길게 형성된다. 상기 메인 채널영역의 채널길이(Lc2)와 가장자리부분의 채널길이(Lc1)는 직선거리 상으로 동일하지만 실질적으로는 가장자리부분의 채널길이(Lc1)가 더 길게 형성됨을 알 수 있다. 상기 다결정실리콘층패턴(500)에 형성된 요철은 첨(尖)부를 갖도록 형성된다.
도 3b를 참조하면, TFT를 구성하는 다결정실리콘층패턴(501)의 요철구조가 사인(sin)파 형태로 형성되어 있다.
또한, 도 3c를 참조하면, TFT를 구성하는 다결정실리콘층패턴(502)의 요철구조가 구형(矩形)으로 형성되어 있다.
상기 다결정실리콘층패턴(500)에 형성된 요철구조는 상기와 같은 형태 이외에도 어떤 형태로도 형성될 수 있다.
한편, 상기와 같은 구조를 갖는 TFT를 평판표시장치, 예를 들어 유기전계발광표시장치에 적용함으로써 채널영역 가장자리부분에서의 전류를 제어하여 도 4와 같이 이상적인 전류-전압 특성을 얻을 수 있으며 그에 따라 평판표시장치의 화질을 개선할 수 있다.
이하, 본 발명에 따른 평판표시장치의 제조방법에 대하여 설명한다. 여기서는 유기전계발광표시소자에 한하여 설명하기로 한다.
먼저, 기판의 전면에 실리콘산화물을 플라즈마-강화 화학기상증착(plasma-enhanced chemical vapor deposition, PECVD)방법으로 소정 두께의 완충막을 형성한다. 이때, 상기 완충막은 후속 공정으로 형성되는 비정질실리콘층의 결정화 공정 시 상기 기판 내로 불순물이 확산되는 것을 방지한다.
다음, 상기 완충막 상부에 반도체층을 소정 두께 증착한다. 이어서, 상기 반도체층은 비정질실리콘층으로서 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Metal Induced Lateral Crystallization)법을 사용하여 결정화하여 다결정실리콘층을 형성한다.
그 다음, 상기 다결정실리콘층을 사진식각공정으로 패터닝하여 다결정실리콘 층패턴을 형성한다. 상기 다결정실리콘층을 식각하는 것은 식각 균일도가 뛰어나고, 식각 선폭 손실이 적은 건식 식각을 사용하여 수행하는 것이 바람직하다.
한편, 본 발명의 다른 실시예에 따르면 상기 다결정실리콘층의 사진식각공정 시 채널영역으로 예정되는 부분에 요철구조가 형성되도록 식각마스크를 패터닝한 후 식각함으로써 다결정실리콘층패턴의 가장자리부분의 길이를 증가시킬 수 있다.
다음, 전체표면 상부에 게이트절연막을 형성한다. 이때, 상기 게이트절연막은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다.
그 다음, 상기 게이트절연막 상부에 게이트전극용 도전층을 형성한다.
다음, 사진식각공정으로 상기 게이트전극용 도전층을 식각하여 게이트전극을 형성한다.
그 다음, 상기 게이트전극의 양측 다결정실리콘층패턴에 불순물을 이온주입하여 소오스/드레인영역을 형성한다.
전체표면 상부에 소정 두께의 층간절연막을 형성한다. 여기서, 상기 층간절연막은 실리콘산화막, 실리콘질화막 또는 그 적층구조로 형성된다.
그 다음, 사진식각공정으로 상기 층간절연막 및 게이트절연막을 식각하여 상기 소오스/드레인영역 및 게이트전극을 노출시키는 콘택홀을 형성한다.
그 후, 상기 콘택홀을 통하여 게이트전극 및 소오스/드레인영역에 접속되는 소오스/드레인전극을 형성한다.
다음, 상기 소오스/드레인전극 중 어느 하나, 예를 들어 드레인전극에 접속되는 화소전극을 형성한다.
그 다음, 상기 화소전극에 발광영역을 정의한 후 발광층을 포함하는 유기막 및 대향전극을 형성하고, 봉지기판으로 봉지하여 평판표시장치의 패널을 완성한다.
상기한 바와 같은 본 발명의 실시예에 따르면, 다결정실리콘층패턴의 채널영역 가장자리부분에 요철을 형성하여 채널영역 중심부의 메인 채널길이보다 채널영역 가장자리에서의 채널길이를 증가시켜 전류를 효율적으로 제어함으로써 구동 소자의 특성이 저하되는 것을 방지할 수 있고, 그로 인하여 평판표시소자의 동작 특성을 향상시킬 수 있는 이점이 있다.
Claims (12)
- 기판 상부에 구비되는 반도체층패턴과,상기 반도체층패턴의 중심부에 수직으로 교차하며 구비되는 게이트전극과,상기 반도체층패턴에 접속되는 소오스전극 및 드레인전극을 포함하며,상기 반도체층패턴과 상기 게이트전극이 중첩되어 형성되는 채널영역의 가장자리부분의 채널길이는 채널영역 중심부의 메인 채널길이와는 다른 것을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 채널 영역의 가장 자리 부분의 채널길이가 상기 중심부의 메인 채널의 길이보다는 긴 것을 특징으로 하는 박막트랜지스터.
- 기판 상부에 구비되며, 중심부의 가장자리에 요철구조가 구비되는 반도체층패턴과,상기 반도체층패턴의 중심부에 수직으로 교차하여 구비되는 게이트전극과,상기 반도체층패턴에 접속되는 소오스전극 및 드레인전극을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 3 항에 있어서,상기 요철구조는 상기 게이트전극과 교차하는 부분에 구비되는 것을 특징으로 하는 박막트랜지스터.
- 제 3 항에 있어서,상기 요철구조는 첨(尖)부를 갖는 것을 특징으로 하는 박막 트랜지스터.
- 제 3 항에 있어서,상기 요철구조는 사인(sin)파형인 것을 특징으로 하는 박막 트랜지스터.
- 제 3 항에 있어서,상기 요철구조는 구형(矩形)인 것을 특징으로 하는 박막트랜지스터.
- 제 3 항에 있어서,상기 박막 트랜지스터는 PMOS 박막 트랜지스터 또는 NMOS 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터.
- 기판 상부에 구비되는 반도체층패턴과, 상기 반도체층패턴에 수직으로 교차하는 게이트전극과, 상기 반도체층패턴에 접속되는 소오스/드레인전극으로 이루어지는 박막 트랜지스터와, 화소전극과, 발광층을 포함하는 유기막 및 대향전극을 포함하며,상기 반도체층패턴과 게이트전극이 교차하여 형성되는 채널영역이 가장자리부분과 중심부의 채널길이가 서로 다른 선폭을 갖는 것을 특징으로 하는 평판표시장치.
- 제 9 항에 있어서,상기 반도체층패턴의 중심부 가장자리부분에 요철구조가 구비되어 채널영역 중심부의 채널길이보다 채널영역 가장자리부분의 채널길이가 더 긴 것을 특징으로 하는 평판표시장치.
- 제 9 항에 있어서,상기 박막 트랜지스터는 PMOS 박막 트랜지스터 또는 NMOS 박막 트랜지스터인 것을 특징으로 하는 평판표시장치.
- 기판 상부에 반도체층을 형성하는 공정과,사진식각공정으로 상기 반도체층을 식각하여 반도체층패턴을 형성하되, 상기 반도체층패턴의 중심부 가장자리부분에 요철을 형성하는 공정과,전체표면 상부에 게이트절연막을 형성하는 공정과,상기 게이트절연막 상부에 상기 반도체층패턴에 수직으로 교차하는 게이트전극을 형성하는 공정과,상기 게이트전극 양측 반도체층패턴에 불순물을 이온주입하여 소오스/드레인영역을 형성하는 공정과,상기 소오스/드레인영역에 접속되는 소오스/드레인전극을 형성하는 공정과,상기 소오스/드레인전극 중 어느 하나에 접속되는 화소전극을 형성하는 공정과,상기 화소전극 상부에 발광층을 포함하는 유기막을 형성하는 공정과,상기 유기막 상부에 대향전극을 형성하는 공정을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050026688A KR100731738B1 (ko) | 2005-03-30 | 2005-03-30 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| JP2006088188A JP2006287220A (ja) | 2005-03-30 | 2006-03-28 | 薄膜トランジスタ、平板表示装置及びその製造方法 |
| US11/394,063 US7521717B2 (en) | 2005-03-30 | 2006-03-29 | Thin film transistor, flat panel display device, and method of fabricating the same |
| CNB2006100738158A CN100552977C (zh) | 2005-03-30 | 2006-03-30 | 薄膜晶体管、平板显示装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050026688A KR100731738B1 (ko) | 2005-03-30 | 2005-03-30 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060104477A KR20060104477A (ko) | 2006-10-09 |
| KR100731738B1 true KR100731738B1 (ko) | 2007-06-22 |
Family
ID=37030693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050026688A KR100731738B1 (ko) | 2005-03-30 | 2005-03-30 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7521717B2 (ko) |
| JP (1) | JP2006287220A (ko) |
| KR (1) | KR100731738B1 (ko) |
| CN (1) | CN100552977C (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101172140B1 (ko) | 2009-12-16 | 2012-08-07 | 주식회사 니프코코리아 | 차량용 암레스트 힌지 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731738B1 (ko) * | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| US20070069995A1 (en) * | 2005-09-28 | 2007-03-29 | Shin Hyun S | Flat panel display and a method of driving the same |
| JP4961819B2 (ja) * | 2006-04-26 | 2012-06-27 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
| KR101701212B1 (ko) * | 2010-08-11 | 2017-02-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP6061536B2 (ja) * | 2012-07-30 | 2017-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN104022157A (zh) * | 2014-05-26 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
| TWI637504B (zh) * | 2017-01-25 | 2018-10-01 | 友達光電股份有限公司 | 畫素結構 |
| CN109256418A (zh) * | 2017-07-14 | 2019-01-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN107895726A (zh) * | 2017-11-30 | 2018-04-10 | 武汉天马微电子有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN108054172B (zh) * | 2017-11-30 | 2020-09-25 | 武汉天马微电子有限公司 | 阵列基板及其制作方法和显示装置 |
| CN109870860B (zh) * | 2017-12-05 | 2021-10-26 | 瀚宇彩晶股份有限公司 | 像素结构 |
| WO2019187070A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | トランジスタおよび表示装置 |
| CN111048524A (zh) * | 2019-11-26 | 2020-04-21 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法、显示面板 |
| CN111540780B (zh) * | 2020-04-23 | 2022-10-18 | 昆山国显光电有限公司 | 薄膜晶体管、显示面板和显示装置 |
| CN112786707B (zh) * | 2021-01-28 | 2023-05-12 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、阵列基板、显示面板、显示设备 |
| CN115274703A (zh) * | 2022-07-29 | 2022-11-01 | 广州华星光电半导体显示技术有限公司 | 一种阵列基板及显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228826A (ja) * | 2004-02-10 | 2005-08-25 | Nec Lcd Technologies Ltd | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| KR20060104477A (ko) * | 2005-03-30 | 2006-10-09 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3456177A (en) * | 1967-05-29 | 1969-07-15 | Web Press Eng Inc | Operational amplifier and regenerative motor control incorporating an operational amplifier |
| JPH0799322A (ja) * | 1993-06-24 | 1995-04-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
| JP3403807B2 (ja) * | 1994-06-02 | 2003-05-06 | 松下電器産業株式会社 | 薄膜トランジスタおよび液晶表示装置 |
| JPH11177102A (ja) * | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| CN1215571C (zh) * | 2001-01-29 | 2005-08-17 | 精工爱普生株式会社 | 半导体器件、电路衬底、光电装置和电子设备 |
| KR100491141B1 (ko) * | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| JP2004320006A (ja) * | 2003-03-31 | 2004-11-11 | Canon Inc | 有機薄膜トランジスタおよびその製造方法 |
| CN1768437A (zh) * | 2003-03-31 | 2006-05-03 | 佳能株式会社 | 有机薄膜晶体管及其制作方法 |
| JP4299717B2 (ja) * | 2004-04-14 | 2009-07-22 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとその製造方法 |
| JP2005317851A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP4961819B2 (ja) * | 2006-04-26 | 2012-06-27 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
-
2005
- 2005-03-30 KR KR1020050026688A patent/KR100731738B1/ko active IP Right Grant
-
2006
- 2006-03-28 JP JP2006088188A patent/JP2006287220A/ja active Pending
- 2006-03-29 US US11/394,063 patent/US7521717B2/en active Active
- 2006-03-30 CN CNB2006100738158A patent/CN100552977C/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228826A (ja) * | 2004-02-10 | 2005-08-25 | Nec Lcd Technologies Ltd | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| KR20060104477A (ko) * | 2005-03-30 | 2006-10-09 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101172140B1 (ko) | 2009-12-16 | 2012-08-07 | 주식회사 니프코코리아 | 차량용 암레스트 힌지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060104477A (ko) | 2006-10-09 |
| CN1841781A (zh) | 2006-10-04 |
| CN100552977C (zh) | 2009-10-21 |
| US20060220020A1 (en) | 2006-10-05 |
| JP2006287220A (ja) | 2006-10-19 |
| US7521717B2 (en) | 2009-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100731738B1 (ko) | 박막트랜지스터, 평판표시장치 및 그 제조방법 | |
| US7727824B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US8158982B2 (en) | Polysilicon thin film transistor device with gate electrode thinner than gate line | |
| CN107359177B (zh) | 一种柔性背板的制作方法、液晶显示面板以及oled显示面板 | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110534577B (zh) | 一种薄膜晶体管及制备方法 | |
| KR100458710B1 (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| WO2017070868A1 (zh) | N型tft的制作方法 | |
| KR20050090732A (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR100796592B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| TW201125127A (en) | Thin film transistor and organic light emitting display device having the same | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| US10366636B2 (en) | Manufacturing method of flexible backplate, liquid crystal display panel, and organic light-emitting diodedisplay panel | |
| KR100635580B1 (ko) | 박막트랜지스터, 평판표시장치 및 그 제조방법 | |
| CN112289854B (zh) | 一种阵列基板及其制备方法 | |
| KR101644321B1 (ko) | 산화물 반도체층을 이용한 박막트랜지스터 기판 및 그의 제조방법 | |
| KR100635069B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| CN107887329A (zh) | 阵列基板的制造方法 | |
| KR20050121602A (ko) | 박막트랜지스터 형성 방법 | |
| KR20080056954A (ko) | 박막 트랜지스터 제조방법 | |
| KR20050072517A (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 13 |