JP3403807B2 - 薄膜トランジスタおよび液晶表示装置 - Google Patents
薄膜トランジスタおよび液晶表示装置Info
- Publication number
- JP3403807B2 JP3403807B2 JP12139294A JP12139294A JP3403807B2 JP 3403807 B2 JP3403807 B2 JP 3403807B2 JP 12139294 A JP12139294 A JP 12139294A JP 12139294 A JP12139294 A JP 12139294A JP 3403807 B2 JP3403807 B2 JP 3403807B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate electrode
- pattern edge
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ガラス基板等の基板上
に作製される薄膜トランジスタ及びこの薄膜トランジス
タを用いた液晶表示装置に関するものである。
に作製される薄膜トランジスタ及びこの薄膜トランジス
タを用いた液晶表示装置に関するものである。
【０００２】
【従来の技術】以下、液晶表示装置用に応用検討が進め
られている従来の多結晶シリコン薄膜トランジスタの一
例を図面に基づいて説明する。図８は液晶表示装置に用
いる従来の薄膜トランジスタの構造を示す平面図、図９
は図８に示すＡ−Ａ切断線における薄膜トランジスタの
断面図である。１はガラス等によって形成された基板、
２は多結晶シリコン薄膜によって形成された半導体薄
膜、３はゲート絶縁膜、４はゲート電極、５は層間絶縁
膜、６はソースドレイン電極、７はパッシベイション膜
である。ゲート電極４と半導体薄膜２とは、ゲート絶縁
膜３を介して基板１上に積層され、ゲート電極４は、そ
の一部が半導体薄膜２上に重なるように配置されてい
る。そして、半導体薄膜２は、ゲート電極４と重なり合
った部分がチャンネル部２bとして構成される。
られている従来の多結晶シリコン薄膜トランジスタの一
例を図面に基づいて説明する。図８は液晶表示装置に用
いる従来の薄膜トランジスタの構造を示す平面図、図９
は図８に示すＡ−Ａ切断線における薄膜トランジスタの
断面図である。１はガラス等によって形成された基板、
２は多結晶シリコン薄膜によって形成された半導体薄
膜、３はゲート絶縁膜、４はゲート電極、５は層間絶縁
膜、６はソースドレイン電極、７はパッシベイション膜
である。ゲート電極４と半導体薄膜２とは、ゲート絶縁
膜３を介して基板１上に積層され、ゲート電極４は、そ
の一部が半導体薄膜２上に重なるように配置されてい
る。そして、半導体薄膜２は、ゲート電極４と重なり合
った部分がチャンネル部２bとして構成される。
【０００３】上記のような薄膜トランジスタ及びこれを
用いた液晶表示装置に関しては、例えば、「フラットパ
ネルディスプレイ′90〜′94」(1989〜1993年毎年刊
行、日経ＢＰ社刊)、あるいはＳＩＤ84ＤＩＧＥＳＴ(19
84)ｐ.312〜315(形状に関しては特にFig.８とFig.９)に
示されている。
用いた液晶表示装置に関しては、例えば、「フラットパ
ネルディスプレイ′90〜′94」(1989〜1993年毎年刊
行、日経ＢＰ社刊)、あるいはＳＩＤ84ＤＩＧＥＳＴ(19
84)ｐ.312〜315(形状に関しては特にFig.８とFig.９)に
示されている。
【０００４】
【発明が解決しようとする課題】図８及び図９に示すよ
うな薄膜トランジスタでは、ゲート電極４と重なるチャ
ンネル部２bにおいて半導体薄膜２のパターンエッジ２a
及びパターンエッジ２a近傍を電流経路とするエッジ電
導が発生する。このエッジ電導は、薄膜トランジスタ本
体部の特性と並列に存在する寄生特性として取り扱え、
エッジ電導が薄膜トランジスタ本体部と異なる特性(例
えば、閾値電圧Ｖtがデプレッション側にシフトした寄
生トランジスタ特性)を示す場合、あるいは薄膜トラン
ジスタに比べて電圧ストレスに対して特性変動を起こし
易くなっている場合に、エッジ電導が薄膜トランジスタ
のOFF電流の増大や信頼性試験時の特性劣化の原因にな
ったりする。とりわけこの寄生特性は、レーザーアニー
ルや固相成長で作成したポリシリコン薄膜を使った薄膜
トランジスタなどでゲート絶縁膜を熱酸化以外の方法で
作成した場合に課題となることが多い。さらに、この薄
膜トランジスタを使った液晶表示装置ではOFF電流の増
大が画像特性に大きな影響を与え問題となる。
うな薄膜トランジスタでは、ゲート電極４と重なるチャ
ンネル部２bにおいて半導体薄膜２のパターンエッジ２a
及びパターンエッジ２a近傍を電流経路とするエッジ電
導が発生する。このエッジ電導は、薄膜トランジスタ本
体部の特性と並列に存在する寄生特性として取り扱え、
エッジ電導が薄膜トランジスタ本体部と異なる特性(例
えば、閾値電圧Ｖtがデプレッション側にシフトした寄
生トランジスタ特性)を示す場合、あるいは薄膜トラン
ジスタに比べて電圧ストレスに対して特性変動を起こし
易くなっている場合に、エッジ電導が薄膜トランジスタ
のOFF電流の増大や信頼性試験時の特性劣化の原因にな
ったりする。とりわけこの寄生特性は、レーザーアニー
ルや固相成長で作成したポリシリコン薄膜を使った薄膜
トランジスタなどでゲート絶縁膜を熱酸化以外の方法で
作成した場合に課題となることが多い。さらに、この薄
膜トランジスタを使った液晶表示装置ではOFF電流の増
大が画像特性に大きな影響を与え問題となる。
【０００５】本発明は、エッジ電導の影響を抑制できる
薄膜トランジスタを提供し、さらにこのエッジ電導の影
響を抑制できる薄膜トランジスタを用いて高性能の液晶
表示装置を提供することを目的としている。
薄膜トランジスタを提供し、さらにこのエッジ電導の影
響を抑制できる薄膜トランジスタを用いて高性能の液晶
表示装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明の薄膜トランジスタは、基板上において一部
が半導体薄膜と重なるように積層配置されたゲート電極
を有し、前記ゲート電極と前記半導体薄膜のパターンエ
ッジとが重なる重なり部で、前記ゲート電極が、前記半
導体薄膜のパターンエッジに沿って突出する突出部を有
するよう形成された薄膜トランジスタであって、前記ゲ
ート電極の突出部が、前記ゲート電極の先端部側の前記
重なり部、及び、前記ゲート電極の先端部側とは反対側
の前記重なり部に設けられたことを特徴とする。
め、本発明の薄膜トランジスタは、基板上において一部
が半導体薄膜と重なるように積層配置されたゲート電極
を有し、前記ゲート電極と前記半導体薄膜のパターンエ
ッジとが重なる重なり部で、前記ゲート電極が、前記半
導体薄膜のパターンエッジに沿って突出する突出部を有
するよう形成された薄膜トランジスタであって、前記ゲ
ート電極の突出部が、前記ゲート電極の先端部側の前記
重なり部、及び、前記ゲート電極の先端部側とは反対側
の前記重なり部に設けられたことを特徴とする。
【０００７】また、本発明の薄膜トランジスタは、半導
体薄膜を多結晶シリコン薄膜によって形成し、また、多
結晶シリコン薄膜は、レーザー照射により多結晶化され
た膜であることを特徴とする。
体薄膜を多結晶シリコン薄膜によって形成し、また、多
結晶シリコン薄膜は、レーザー照射により多結晶化され
た膜であることを特徴とする。
【０００８】また、本発明の薄膜トランジスタは、基板
上において一部がレーザー照射により多結晶化された多
結晶シリコン薄膜と重なるように積層配置されたゲート
電極を有する薄膜トランジスタであって、前記ゲート電
極は、前記多結晶シリコン薄膜のパターンエッジより内
側の部分に開口部が設けられ、前記ゲート電極の前記多
結晶シリコン薄膜のパターンエッジ部と重なる部分にお
けるゲート長が、前記多結晶シリコン薄膜のパターンエ
ッジ部と重なる部分より内側の部分におけるゲート長よ
り長いことを特徴とする。
上において一部がレーザー照射により多結晶化された多
結晶シリコン薄膜と重なるように積層配置されたゲート
電極を有する薄膜トランジスタであって、前記ゲート電
極は、前記多結晶シリコン薄膜のパターンエッジより内
側の部分に開口部が設けられ、前記ゲート電極の前記多
結晶シリコン薄膜のパターンエッジ部と重なる部分にお
けるゲート長が、前記多結晶シリコン薄膜のパターンエ
ッジ部と重なる部分より内側の部分におけるゲート長よ
り長いことを特徴とする。
【０００９】また、本発明の液晶表示装置は、上記した
いずれかの薄膜トランジスタを有したことを特徴とす
る。
いずれかの薄膜トランジスタを有したことを特徴とす
る。
【００１０】
【作用】上記の本発明の薄膜トランジスタによれば、半
導体薄膜のチャンネル部において半導体薄膜のパターン
エッジ及び半導体薄膜のパターンエッジ近傍を電流経路
とするエッジ電導が抑制される。
導体薄膜のチャンネル部において半導体薄膜のパターン
エッジ及び半導体薄膜のパターンエッジ近傍を電流経路
とするエッジ電導が抑制される。
【００１１】また、本発明の液晶表示装置によれば、エ
ッジ電導の影響が抑制された薄膜トランジスタを用いる
ことによりOFF電流と特性変動とが小さくなり、表示性
能が改善される。
ッジ電導の影響が抑制された薄膜トランジスタを用いる
ことによりOFF電流と特性変動とが小さくなり、表示性
能が改善される。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の実施例を説明するための参考例で
ある薄膜トランジスタの構造を示す平面図、図２は図１
に示すＢ−Ｂ切断線における薄膜トランジスタの断面図
である。尚、図１及び図２において図８及び図９に基づ
いて説明した部材に対応する部材については同一符号を
付して説明を省略する。12は半導体薄膜であり、半導体
薄膜12は、Ｘe−Ｃlエキシマレーザー光照射により多結
晶化した多結晶シリコン薄膜によって形成されている。
14は基板１上において一部が半導体薄膜12と重なり合う
ゲート電極である。そして、半導体薄膜12は、ゲート電
極14と重なり合った部分がチャンネル部12bとして構成
される。
する。図１は本発明の実施例を説明するための参考例で
ある薄膜トランジスタの構造を示す平面図、図２は図１
に示すＢ−Ｂ切断線における薄膜トランジスタの断面図
である。尚、図１及び図２において図８及び図９に基づ
いて説明した部材に対応する部材については同一符号を
付して説明を省略する。12は半導体薄膜であり、半導体
薄膜12は、Ｘe−Ｃlエキシマレーザー光照射により多結
晶化した多結晶シリコン薄膜によって形成されている。
14は基板１上において一部が半導体薄膜12と重なり合う
ゲート電極である。そして、半導体薄膜12は、ゲート電
極14と重なり合った部分がチャンネル部12bとして構成
される。
【００１３】ゲート電極14は、半導体薄膜12と重なり合
った部分で切欠き14bが形成されていることにより、半
導体薄膜12のパターンエッジ12aより内側の部分でゲー
ト長Ｌが短く、かつ半導体薄膜12のパターンエッジ12a
と重なる部分でゲート長Ｌeが長くなっている。このこ
とにより、チャンネル部12bにおいては、パターンエッ
ジ12a近傍におけるチャンネル長がＬeとなり、それより
内側の部分におけるチャンネル長がＬとなる。
った部分で切欠き14bが形成されていることにより、半
導体薄膜12のパターンエッジ12aより内側の部分でゲー
ト長Ｌが短く、かつ半導体薄膜12のパターンエッジ12a
と重なる部分でゲート長Ｌeが長くなっている。このこ
とにより、チャンネル部12bにおいては、パターンエッ
ジ12a近傍におけるチャンネル長がＬeとなり、それより
内側の部分におけるチャンネル長がＬとなる。
【００１４】上記したように、チャンネル部12bにおけ
るパターンエッジ12a近傍のチャンネル長Ｌeを、それよ
り内側のチャンネル長Ｌより長くしたことにより、従来
の薄膜トランジスタに比べ半導体薄膜12におけるパター
ンエッジ12a及びパターンエッジ12a近傍を電流経路とす
るエッジ電導が抑制され、電圧印加ストレスに対しての
特性変動も小さくなる。このことは、チャンネル部12b
においてエッジ電導に寄与する部分のチャンネル長Ｌe
がパターンエッジ12aより内側の部分チャンネル長Ｌよ
り長くなることで、半導体薄膜12においてパターンエッ
ジ12a及びパターンエッジ12a近傍を流れる電流が小さく
なるためと考えられる。
るパターンエッジ12a近傍のチャンネル長Ｌeを、それよ
り内側のチャンネル長Ｌより長くしたことにより、従来
の薄膜トランジスタに比べ半導体薄膜12におけるパター
ンエッジ12a及びパターンエッジ12a近傍を電流経路とす
るエッジ電導が抑制され、電圧印加ストレスに対しての
特性変動も小さくなる。このことは、チャンネル部12b
においてエッジ電導に寄与する部分のチャンネル長Ｌe
がパターンエッジ12aより内側の部分チャンネル長Ｌよ
り長くなることで、半導体薄膜12においてパターンエッ
ジ12a及びパターンエッジ12a近傍を流れる電流が小さく
なるためと考えられる。
【００１５】図３は第１実施例におけるゲート電極の例
を示す薄膜トランジスタの平面図である。ゲート電極14
は、ゲート長方向において半導体薄膜12のパターンエッ
ジ12aに沿って突出部14dが形成されていることにより、
半導体薄膜12のパターンエッジ12aより内側の部分でゲ
ート長Ｌが短く、かつ半導体薄膜12のパターンエッジ12
aと重なる部分でゲート長Ｌeが長くなっている。このこ
とにより、チャンネル部12bにおいては、パターンエッ
ジ12a近傍におけるチャンネル長がＬeとなり、それより
内側の部分におけるチャンネル長がＬとなる。
を示す薄膜トランジスタの平面図である。ゲート電極14
は、ゲート長方向において半導体薄膜12のパターンエッ
ジ12aに沿って突出部14dが形成されていることにより、
半導体薄膜12のパターンエッジ12aより内側の部分でゲ
ート長Ｌが短く、かつ半導体薄膜12のパターンエッジ12
aと重なる部分でゲート長Ｌeが長くなっている。このこ
とにより、チャンネル部12bにおいては、パターンエッ
ジ12a近傍におけるチャンネル長がＬeとなり、それより
内側の部分におけるチャンネル長がＬとなる。
【００１６】上記したように、チャンネル部12bにおけ
るパターンエッジ12a近傍のチャンネル長Ｌeを、それよ
り内側のチャンネル長Ｌより長くしたことにより、図１
及び図２に示す薄膜トランジスタと同様に、半導体薄膜
12におけるパターンエッジ12a及びパターンエッジ12a近
傍を電流経路とするエッジ電導が抑制され、電圧印加ス
トレスに対しての特性変動も小さくなる。
るパターンエッジ12a近傍のチャンネル長Ｌeを、それよ
り内側のチャンネル長Ｌより長くしたことにより、図１
及び図２に示す薄膜トランジスタと同様に、半導体薄膜
12におけるパターンエッジ12a及びパターンエッジ12a近
傍を電流経路とするエッジ電導が抑制され、電圧印加ス
トレスに対しての特性変動も小さくなる。
【００１７】図４は本発明の第２実施例の薄膜トランジ
スタの構造を示す平面図、図５は図４に示すＣ−Ｃ切断
線における薄膜トランジスタの断面図である。尚、図４
及び図５において図８及び図９に基づいて説明した部材
に対応する部材については同一符号を付して説明を省略
する。12は半導体薄膜であり、半導体薄膜12は、Ｘe−
Ｃlエキシマレーザー光照射により多結晶化した多結晶
シリコン薄膜によって形成されている。24は基板１上に
おいて一部が半導体薄膜12と重なり合うように積層配置
されたゲート電極である。
スタの構造を示す平面図、図５は図４に示すＣ−Ｃ切断
線における薄膜トランジスタの断面図である。尚、図４
及び図５において図８及び図９に基づいて説明した部材
に対応する部材については同一符号を付して説明を省略
する。12は半導体薄膜であり、半導体薄膜12は、Ｘe−
Ｃlエキシマレーザー光照射により多結晶化した多結晶
シリコン薄膜によって形成されている。24は基板１上に
おいて一部が半導体薄膜12と重なり合うように積層配置
されたゲート電極である。
【００１８】半導体薄膜12は、ゲート電極24と重なり合
った部分がチャンネル部12bとして構成され、ゲート電
極24は、半導体薄膜12のパターンエッジ12aより内側の
部分に所定の開口面積を有する開口部24bが形成されて
いる。このことにより、半導体薄膜12における前記開口
部24bに対向する低抵抗部12cがソースドレイン領域のド
ーピング時と同様にドーピングされ低抵抗化され、さら
にゲート電極24において、半導体薄膜12のパターンエッ
ジ12aと重なる部分でのゲート長Ｌeが、パターンエッジ
12aより内側の部分でのゲート長の和(Ｌa＋Ｌb)より長
くなる。このことにより、チャンネル部12bにおいて
は、パターンエッジ12a近傍におけるチャンネル長がＬe
となり、それより内側の部分におけるチャンネル長が
(Ｌa＋Ｌb)となる。
った部分がチャンネル部12bとして構成され、ゲート電
極24は、半導体薄膜12のパターンエッジ12aより内側の
部分に所定の開口面積を有する開口部24bが形成されて
いる。このことにより、半導体薄膜12における前記開口
部24bに対向する低抵抗部12cがソースドレイン領域のド
ーピング時と同様にドーピングされ低抵抗化され、さら
にゲート電極24において、半導体薄膜12のパターンエッ
ジ12aと重なる部分でのゲート長Ｌeが、パターンエッジ
12aより内側の部分でのゲート長の和(Ｌa＋Ｌb)より長
くなる。このことにより、チャンネル部12bにおいて
は、パターンエッジ12a近傍におけるチャンネル長がＬe
となり、それより内側の部分におけるチャンネル長が
(Ｌa＋Ｌb)となる。
【００１９】第２実施例の薄膜トランジスタによれば、
従来の薄膜トランジスタに比べエッジ電導が抑制され、
電圧印加ストレスに対しての特性変動も小さくなる。こ
のことは、前述したように半導体薄膜12に低抵抗部12c
が形成され、かつチャンネル部12bにおいてエッジ電導
に寄与する部分のチャンネル長Ｌeを、それより内側の
チャンネル長(Ｌa＋Ｌb)より長くしたことにより、半導
体薄膜12のパターンエッジ12a及びパターンエッジ12a近
傍を流れる電流が小さくなったためと考えられる。
従来の薄膜トランジスタに比べエッジ電導が抑制され、
電圧印加ストレスに対しての特性変動も小さくなる。こ
のことは、前述したように半導体薄膜12に低抵抗部12c
が形成され、かつチャンネル部12bにおいてエッジ電導
に寄与する部分のチャンネル長Ｌeを、それより内側の
チャンネル長(Ｌa＋Ｌb)より長くしたことにより、半導
体薄膜12のパターンエッジ12a及びパターンエッジ12a近
傍を流れる電流が小さくなったためと考えられる。
【００２０】図６は本発明の実施例を説明するための他
の参考例である薄膜トランジスタの構造を示す平面図、
図７は図６に示すＤ−Ｄ切断線における薄膜トランジス
タの断面図である。尚、図６及び図７において図８及び
図９に基づいて説明した部材に対応する部材については
同一符号を付して説明を省略する。22は半導体薄膜であ
り、半導体薄膜22は、Ｘe−Ｃlエキシマレーザー光照射
により多結晶化した多結晶シリコン薄膜によって形成さ
れている。半導体薄膜22は、ゲート電極４と重なるチャ
ンネル部22cの両側端に突出部22aが形成されている。こ
のことにより、チャンネル部22cにおいては、チャンネ
ル長がＬとなり、パターンエッジ22bの長さがチャンネ
ル長Ｌより長くなる。
の参考例である薄膜トランジスタの構造を示す平面図、
図７は図６に示すＤ−Ｄ切断線における薄膜トランジス
タの断面図である。尚、図６及び図７において図８及び
図９に基づいて説明した部材に対応する部材については
同一符号を付して説明を省略する。22は半導体薄膜であ
り、半導体薄膜22は、Ｘe−Ｃlエキシマレーザー光照射
により多結晶化した多結晶シリコン薄膜によって形成さ
れている。半導体薄膜22は、ゲート電極４と重なるチャ
ンネル部22cの両側端に突出部22aが形成されている。こ
のことにより、チャンネル部22cにおいては、チャンネ
ル長がＬとなり、パターンエッジ22bの長さがチャンネ
ル長Ｌより長くなる。
【００２１】チャンネル部22cにおけるパターンエッジ2
2bの長さをチャンネル長Ｌより長くすることにより、従
来の薄膜トランジスタに比べエッジ電導が抑制され、電
圧印加ストレスに対しての特性変動も小さくなる。ここ
で、突出部22aの形状は、チャンネル長Ｌに対してパタ
ーンエッジ22bを長くするものならば、どのような形状
にすることも可能である。
2bの長さをチャンネル長Ｌより長くすることにより、従
来の薄膜トランジスタに比べエッジ電導が抑制され、電
圧印加ストレスに対しての特性変動も小さくなる。ここ
で、突出部22aの形状は、チャンネル長Ｌに対してパタ
ーンエッジ22bを長くするものならば、どのような形状
にすることも可能である。
【００２２】また、上記第１実施例乃至第３実施例のい
ずれかの薄膜トランジスタを用いて液晶表示装置の電極
に駆動電圧を印加することにより、OFF電流が抑制され
るため画像特性を向上できる。
ずれかの薄膜トランジスタを用いて液晶表示装置の電極
に駆動電圧を印加することにより、OFF電流が抑制され
るため画像特性を向上できる。
【００２３】
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタによれば、半導体薄膜におけるパターンエッジ
及びパターンエッジ近傍を電流経路とするエッジ電導が
抑制され、電圧印加ストレスに対しての特性変動が小さ
くなり、かつエッジ電導に起因するOFF電流が小さくな
る。
ンジスタによれば、半導体薄膜におけるパターンエッジ
及びパターンエッジ近傍を電流経路とするエッジ電導が
抑制され、電圧印加ストレスに対しての特性変動が小さ
くなり、かつエッジ電導に起因するOFF電流が小さくな
る。
【００２４】また、エッジ電導に起因する特性変動とOF
F電流とが小さい本発明の薄膜トランジスタを用いた本
発明の液晶表示装置によれば、画像特性及び信頼性を向
上できる。
F電流とが小さい本発明の薄膜トランジスタを用いた本
発明の液晶表示装置によれば、画像特性及び信頼性を向
上できる。
【図１】本発明の実施例を説明するための参考例である
薄膜トランジスタの構造を示す平面図である。
薄膜トランジスタの構造を示す平面図である。
【図２】図１に示すＢ−Ｂ切断線における薄膜トランジ
スタの断面図である。
スタの断面図である。
【図３】第１の実施例におけるゲート電極の例を示す薄
膜トランジスタの平面図である。
膜トランジスタの平面図である。
【図４】本発明の第２実施例の薄膜トランジスタの構造
を示す平面図である。
を示す平面図である。
【図５】図４に示すＣ−Ｃ切断線における薄膜トランジ
スタの断面図である。
スタの断面図である。
【図６】本発明の実施例を説明するための他の参考例で
ある薄膜トランジスタの構造を示す平面図である。
ある薄膜トランジスタの構造を示す平面図である。
【図７】図６に示すＤ−Ｄ切断線における薄膜トランジ
スタの断面図である。
スタの断面図である。
【図８】液晶表示装置に用いる従来の薄膜トランジスタ
の構造を示す平面図である。
の構造を示す平面図である。
【図９】図８に示すＡ−Ａ切断線における薄膜トランジ
スタの断面図である。
スタの断面図である。
１…基板、 ２，12，22…半導体薄膜(多結晶シリコ
ン)、 ２a，12a，22b…パターンエッジ、 ２b，12b，
22c…チャンネル部、 ３…ゲート絶縁膜、 ４，14，2
4…ゲート電極、 ５…層間絶縁膜、 ６…ソースドレ
イン電極、 ７…パッシベイション膜、 12c…低抵抗
部、 14b…切欠き、 14d…突出部、 24b…開口部。
ン)、 ２a，12a，22b…パターンエッジ、 ２b，12b，
22c…チャンネル部、 ３…ゲート絶縁膜、 ４，14，2
4…ゲート電極、 ５…層間絶縁膜、 ６…ソースドレ
イン電極、 ７…パッシベイション膜、 12c…低抵抗
部、 14b…切欠き、 14d…突出部、 24b…開口部。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
G02F 1/1368
Claims (5)
- 【請求項１】 基板上において一部が半導体薄膜と重な
るように積層配置されたゲート電極を有し、前記ゲート
電極と前記半導体薄膜のパターンエッジとが重なる重な
り部で、前記ゲート電極が、前記半導体薄膜のパターン
エッジに沿って突出する突出部を有するよう形成された
薄膜トランジスタであって、 前記ゲート電極の突出部が、前記ゲート電極の先端部側
の前記重なり部、及び、前記ゲート電極の先端部側とは
反対側の前記重なり部に設けられた ことを特徴とする薄
膜トランジスタ。 - 【請求項２】 半導体薄膜を多結晶シリコン薄膜によっ
て形成したことを特徴とする請求項１記載の薄膜トラン
ジスタ。 - 【請求項３】 多結晶シリコン薄膜は、レーザー照射に
より多結晶化された膜であることを特徴とする請求項２
記載の薄膜トランジスタ。 - 【請求項４】 基板上において一部がレーザー照射によ
り多結晶化された多結晶シリコン薄膜と重なるように積
層配置されたゲート電極を有する薄膜トランジスタであ
って、 前記ゲート電極は、前記多結晶シリコン薄膜のパターン
エッジより内側の部分に開口部が設けられ、前記 ゲート
電極の前記多結晶シリコン薄膜のパターンエッジ部と重
なる部分におけるゲート長が、前記多結晶シリコン薄膜
のパターンエッジ部と重なる部分より内側の部分におけ
るゲート長より長いことを特徴とする薄膜トランジス
タ。 - 【請求項５】 請求項１から４のいずれか１項記載の薄
膜トランジスタを有することを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12139294A JP3403807B2 (ja) | 1994-06-02 | 1994-06-02 | 薄膜トランジスタおよび液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12139294A JP3403807B2 (ja) | 1994-06-02 | 1994-06-02 | 薄膜トランジスタおよび液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07326764A JPH07326764A (ja) | 1995-12-12 |
| JP3403807B2 true JP3403807B2 (ja) | 2003-05-06 |
Family
ID=14810065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12139294A Expired - Fee Related JP3403807B2 (ja) | 1994-06-02 | 1994-06-02 | 薄膜トランジスタおよび液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3403807B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275327B1 (ko) * | 1997-06-24 | 2000-12-15 | 김영환 | 반도체소자의 트랜지스터 형성방법 |
| JP2005317851A (ja) * | 2004-04-30 | 2005-11-10 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタおよびその製造方法 |
| KR100731738B1 (ko) * | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| JP2008021760A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Displays Ltd | 薄膜トランジスタおよび画像表示装置 |
| KR100875432B1 (ko) | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| JP5295529B2 (ja) | 2007-08-13 | 2013-09-18 | 株式会社ジャパンディスプレイ | 半導体装置 |
| KR100889626B1 (ko) | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR100889627B1 (ko) | 2007-08-23 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101002666B1 (ko) | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101970783B1 (ko) | 2012-05-07 | 2019-04-23 | 삼성디스플레이 주식회사 | 반도체 장치 |
| JP6061536B2 (ja) * | 2012-07-30 | 2017-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1994
- 1994-06-02 JP JP12139294A patent/JP3403807B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07326764A (ja) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3403807B2 (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| EP0738012B1 (en) | Thin film transistor and liquid crystal display using the same | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| JP3353875B2 (ja) | Ｓｏｉ・ｍｏｓ電界効果トランジスタ | |
| JP2005109148A (ja) | 半導体装置 | |
| JP3072655B2 (ja) | アクティブマトリクス表示装置 | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH1197698A (ja) | 薄膜トランジスタ | |
| KR930024173A (ko) | 박막트랜지스터 및 박막트랜지스터를 사용한 에스램(sram) | |
| JPH07326763A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH04158580A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPS63205963A (ja) | 薄膜トランジスタ | |
| KR100225100B1 (ko) | 박막트랜지스터 | |
| JP3216705B2 (ja) | 半導体装置 | |
| JP3261785B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003197915A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JP2000315797A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JPH04125970A (ja) | ダブルゲート高耐圧薄膜トランジスタ | |
| JPH06310724A (ja) | 薄膜トランジスタ | |
| JP3155040B2 (ja) | 半導体装置 | |
| TWI302380B (en) | A poly silicon thin film transistor | |
| JP2000277742A (ja) | 薄膜トランジスタ | |
| KR100191786B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100488063B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2859029B2 (ja) | 高耐圧ｍｏｓトランジスタの出力保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |