KR20080056954A - 박막 트랜지스터 제조방법 - Google Patents
박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20080056954A KR20080056954A KR1020060130180A KR20060130180A KR20080056954A KR 20080056954 A KR20080056954 A KR 20080056954A KR 1020060130180 A KR1020060130180 A KR 1020060130180A KR 20060130180 A KR20060130180 A KR 20060130180A KR 20080056954 A KR20080056954 A KR 20080056954A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- thin film
- film transistor
- polycrystalline silicon
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004381 surface treatment Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 22
- 238000002425 crystallisation Methods 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 230000008025 crystallization Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 박막 트랜지스터 제조방법에 관한 것으로 기판을 제공하고; 상기 기판상에 비정질 실리콘을 형성하고; 상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하고; 상기 다결정 실리콘을 표면처리하고; 상기 다결정 실리콘을 패터닝하여 반도체층을 형성하고; 상기 반도체층과 절연되면서 중첩되는 게이트 전극을 형성하고; 상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하고; 상기 게이트 전극과 절연되면서, 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 박막 트랜지스터 제조방법을 제공한다.
상기 비정질 실리콘을 다결정 실리콘으로 고압 열처리하여 결정화할 경우 발생하는 산화막을 표면처리공정을 수행하여 제거함으로써, 게이트 전극과 반도체층의 채널영역 사이의 절연두께가 증가하는 것을 방지하고, 나아가서, 박막 트랜지스터의 구동전압 특성을 개선하는 효과를 얻을 수 있다.
다결정 실리콘, 산화막
Description
도 1a 내지 1e는 본 발명에 의한 박막 트랜지스터 제조방법을 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 기판 110: 비정질 실리콘
111: 다결정 실리콘, 반도체층 120: 산화막
111a, 111b: 소스/드레인 영역 111c: 채널영역
115: 게이트 절연막 120: 층간 절연막
130: 게이트 전극 150: 소스/드레인 전극
200: 열처리 210: 표면처리
본 발명은 박막 트랜지스터 제조방법에 관한 것으로, 보다 상세하게는 다결 정 실리콘상의 산화막을 제거하기 위한 표면처리에 관한 것이다.
일반적으로 평판 표시 장치는 구동방법에 따라 수동(Passive Matrix; PM) 구동 방식과 능동(Active Matrix; AM) 구동 방식으로 나누어지는데, 상기 수동 구동방식은 양극과 음극을 매트릭스 방식으로 교차 배열한 후 전압을 가하여 양극과 음극이 교차되는 부분인 화소에서 빛이 발생하는데 비하여, 능동 구동 방식은 화소마다 위치하는 박막 트랜지스터(Thin Film Transistor; TFT)를 이용하여 발광을 제어하는 특징이 있다. 이러한 상기 박막 트랜지스터는 액정표시장치(Liquid Crystal Display; LCD), 유기 전계 발광 표시장치(Organic Light Emitting Diode display; OLED) 등에 적용되고 있으며, 상기 박막 트랜지스터는 기판상에 고농도의 불순물로 도핑된 드레인 영역과 소스 영역 및 상기 드레인과 소스영역의 사이에 형성되는 채널 영역을 갖는 반도체층을 포함하여 구성되고, 이 때, 상기 반도체층은 비정질 실리콘 또는 다결정 실리콘으로 형성할 수 있다.
상기 비정질 실리콘을 이용한 박막 트랜지스터는 저온 증착이 가능하다는 장점이 있으나, 전기적 특성과 신뢰성이 저하되고, 표시 소자의 대면적화가 어려워서 최근에는 다결정 실리콘을 많이 사용하고 있다. 이러한 상기 다결정 실리콘은 높은 전류 이동도와 고주파 동작 특성 및 낮은 누설 전류의 특성을 갖으며 비정질 실리콘을 결정화 과정을 통해 다결정 실리콘으로 형성할 수 있다.
상기 결정화 방법에는 고온 결정화법에 의한 고상 열처리법(Solid Phase Crystallization), 급속 열처리법(Rapid Thermal Annealing)등이 있으며, 상기 고온 결정화법은 저비용 열처리 방법으로 널리 사용되고 있다.
상기 고온 결정화 방법은 열처리 공정을 H2O 분위기에서 고압으로 진행하여 열처리 시간을 단축시키고, 동일 시간 내 열처리 온도를 감소시키는 반면, 열처리 공정 시 비정질 실리콘이 다결정 실리콘으로 결정화되면서 산화막을 형성하여 게이트 전극과 반도체층의 채널영역 사이의 절연두께를 증가시키게 되고, 결국, 박막 트랜지스터의 구동전압 특성을 저하시키게 된다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위한 것으로, 다결정 실리콘에 형성되는 산화막을 제거하여 박막 트랜지스터의 구동 특성을 개선하는데 그 목적이 있다.
본 발명의 상기 목적은 기판을 제공하고; 상기 기판상에 비정질 실리콘을 형성하고; 상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하고; 상기 다결정 실리콘을 표면처리하고; 상기 다결정 실리콘을 패터닝하여 반도체층을 형성하고; 상기 반도체층과 절연되면서 중첩되는 게이트 전극을 형성하고; 상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하고; 상기 게이트 전극과 절연되면서, 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 박막 트랜지스터 제조방법에 의해 달성된다.
< 실시 예 >
도 1a 내지 도 1e는 본 발명에 의한 박막 트랜지스터 제조방법을 나타내는 단면도이다.
먼저, 도 1a를 참조하면, 유리 또는 플라스틱 재질의 절연 기판(100) 상에 비정질 실리콘(110)을 증착한다.
상기 비정질 실리콘(110)의 증착 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 등의 통상의 증착 방법을 사용한다. PECVD 법은 330 ℃ 내지 430 ℃에서 1 내지 1.5 Torr의 압력으로 SiH4 + Ar 또는 H2를 사용하여 수행하고, LPCVD는 400 내지 500 ℃ 내외의 온도에서 0.2~0.4Torr으로 Si2H6 + Ar를 사용하여 수행할 수 있다.
상기 비정질 실리콘(110)을 증착하기 전에 기판(100)으로부터 발생하는 오염물 등이 비정질 실리콘(110)으로 확산되는 것을 막거나 비정질 실리콘(110)과 기판(100) 사이의 계면 특성을 개선하기 위하여 SiNx 또는 SiO2 등의 버퍼층(미도시)을 더 형성할 수도 있다.
다음으로 도 1b를 참조하면, 상기 비정질 실리콘(110)을 열처리(200) 하는데비정질 실리콘(110)에 열이 가하지는 경우 비정질 실리콘(110)이 녹음과 동시에 냉각되면서, 다결정 실리콘(111)으로 결정화되고, 이 때, 상기 다결정 실리콘(111) 표면에는 상기 결정화 시 발생하는 열에 의한 산화막(120)이 형성된다.
보다 상세하게, 열처리 공정(200)은 고상 열처리법(Solid Phase Crystallization), 급속 열처리법(Rapid Thermal Annealing)등과 같은 통상의 고온 열처리 공정을 통해 H2O 분위기에서 550 내지 750 ℃의 열처리 온도를 사용하는데, 바람직하게는 600 내지 710 ℃로 진행한다. 만약, 550 ℃ 이하인 경우에는 결정화 진행이 되지 않고, 750 ℃ 이상인 경우에는 기판(100)이 휘어질 가능성이 있다.
그리고, H2O의 압력은 10,000 내지 2 MPa인 것이 바람직한데, 결정화 속도가 압력에 비례하기 때문에 너무 압력이 낮은 경우에는 결정화 속도가 늦어 열처리 시간이 길어지며 이에 따라 기판(100)에 영향을 줄 수도 있어 바람직하지 않고, 너무 고압인 경우에는 폭발의 위험이 있으므로 10,000 내지 2 MPa의 압력에서 열처리하는 것이 바람직하다.
이 때, H2O 분위기에서 고온, 고압의 결정화를 진행함으로써, 다결정 실리콘(111) 표면에 산소결합에 의한 SiO2 산화막(120)이 형성된다.
다음으로 도 1c를 참조하면, 다결정 실리콘층(111)에 표면처리(210) 과정을 수행하여 상기 산화막(120)을 제거할 수 있는데, 이 때, 상기 표면처리(210)는 농도가 NH4F 17%, HF 0.7% 인 BOE(Buffered Oxide Etchant)를 이용하여 상기 산화막(120)을 습식식각 하는 방법으로 100초 동안 수행할 수 있다.
다음으로, 도 1d를 참조하면, 상기 다결정 실리콘층(111)을 식각하여 일정패턴의 반도체층(111)을 형성하고, 상기 반도체층(111)상에 SiO2 또는 SiNx로 게이트 절연막(115)을 형성한다.
상기 게이트 절연막(115) 상에 MoW, Al/Cu 등으로 일정패턴의 게이트 전극(130)을 반도체층(111)에 대응되도록 형성한다.
이 때, 상기 게이트 전극(130)을 마스크로 고농도 불순문 이온(220)을 주입하여 소스/드레인 영역(111a, 111b)을 형성하고, 상기 소스/드레인 영역(111a, 111b)사이에 채널영역(111c)을 형성한다.
다음으로, 도 1e를 참조하면, 상기 게이트 전극(130) 상부에 기판 전면에 걸쳐 SiO2 또는 SiNx으로 층간 절연막(120)을 형성하고, 상기 층간 절연막(120)을 관통하는 콘택 홀(151)을 통하여 상기 반도체층(130)의 소스/드레인 영역(111a, 111b)과 연결되는 소스/드레인 전극(150)을 형성하여 박막 트랜지스터를 구현할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 박막 트랜지스터 제조방법은 비정질 실리콘을 다결정 실리콘으로 고압 열처리하여 결정화할 경우 발생하는 산화막을 표면처리공정을 수행 하여 제거함으로써, 게이트 전극과 반도체층의 채널영역 사이의 절연두께가 증가하는 것을 방지하고, 나아가서, 박막 트랜지스터의 구동전압 특성을 개선하는 효과를 얻을 수 있다.
Claims (5)
- 기판을 제공하고;상기 기판상에 비정질 실리콘을 형성하고;상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하고;상기 다결정 실리콘을 표면처리하고;상기 다결정 실리콘을 패터닝하여 반도체층을 형성하고;상기 반도체층과 절연되면서 중첩되는 게이트 전극을 형성하고;상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하고;상기 게이트 전극과 절연되면서, 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 박막 트랜지스터 제조방법.
- 제1항에 있어서,상기 열처리는 H2O 분위기에서 진행하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제2항에 있어서,상기 열처리는 550 내지 750 ℃의 온도 및 10,000 내지 2 MPa 압력으로 진행하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제1항에 있어서,상기 표면처리는 습식식각인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제4항에 있어서,상기 습식식각은 NH4F 17%, HF 0.7%로 구성되는 BOE를 사용하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060130180A KR100841370B1 (ko) | 2006-12-19 | 2006-12-19 | 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060130180A KR100841370B1 (ko) | 2006-12-19 | 2006-12-19 | 박막 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080056954A true KR20080056954A (ko) | 2008-06-24 |
| KR100841370B1 KR100841370B1 (ko) | 2008-06-26 |
Family
ID=39802961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060130180A KR100841370B1 (ko) | 2006-12-19 | 2006-12-19 | 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100841370B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482164B1 (ko) * | 2002-10-25 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| KR100623687B1 (ko) * | 2004-05-18 | 2006-09-19 | 삼성에스디아이 주식회사 | 반도체 소자 형성 방법 |
-
2006
- 2006-12-19 KR KR1020060130180A patent/KR100841370B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100841370B1 (ko) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735229B2 (en) | Method of manufacturing ZnO-based thin film transistor | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| US7465614B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| CN101939829B (zh) | 薄膜晶体管制造方法以及薄膜晶体管 | |
| JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| KR100685391B1 (ko) | 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 | |
| KR100841370B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100623686B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100543002B1 (ko) | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 | |
| JPH04221854A (ja) | 薄膜半導体装置 | |
| KR100669735B1 (ko) | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 | |
| US20230395616A1 (en) | Method of manufacturing array substrate, array substrate, and display device | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| WO2010024278A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| KR100635069B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| KR100659116B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20060007186A (ko) | 박막트랜지스터 기판의 제조방법 | |
| KR20110078069A (ko) | 박막트랜지스터 및 평판형 표시장치 제조방법 | |
| KR20050104808A (ko) | 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 12 |