CN115274703A - 一种阵列基板及显示面板 - Google Patents
一种阵列基板及显示面板 Download PDFInfo
- Publication number
- CN115274703A CN115274703A CN202210906592.8A CN202210906592A CN115274703A CN 115274703 A CN115274703 A CN 115274703A CN 202210906592 A CN202210906592 A CN 202210906592A CN 115274703 A CN115274703 A CN 115274703A
- Authority
- CN
- China
- Prior art keywords
- active portion
- sub
- electrode
- active
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 230000001154 acute effect Effects 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 230000002035 prolonged effect Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 45
- 229910052750 molybdenum Inorganic materials 0.000 description 12
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910001120 nichrome Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种阵列基板及显示面板。本发明的所述第一子有源部的两个侧壁与其靠近所述第二有源部的一侧的第一底面之间的夹角均为锐角，由此减小信号从第一电极经由有源层被输送至第二电极的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及显示面板。
背景技术
目前，薄膜晶体管(英文全称：Thin Film Transistor，简称：TFT)是显示面板的重要组成部分，可形成在玻璃基板或塑料基板上。
如图1所示，现有的薄膜晶体管200的俯视图中，第一电极201和第二电极202相互平行，有源层203与第一电极201正交。即有源层203与第一电极201的夹角α1为90°，有源层203与第二电极202的夹角α2为90°。此时信号从第一电极201经由有源层203被输送至第二电极202的过程中(例如从图1的第一电极的右上角到第二电极的左下角的过程中)，信号经历两个拐角，一个拐角的大小为180°+α1＝270°，另一个拐角的夹角大小为180°+α2＝270°。当薄膜晶体管200开启时，上述两个拐角处会出现电荷聚集的现象，从而导致拐角处电阻较大。根据公式Q＝I2Rt可知，Q代表发热量，单位是焦耳(J)；I代表电流，单位是安培(A)；R代表电阻，单位是欧姆(Ω)；t代表时间，单位是秒(s)；电阻R越大，发热量Q越大，薄膜晶体管200越容易烧毁。
发明内容
本发明的目的是提供一种阵列基板及显示面板，其能够解决现有的薄膜晶体管中存在的拐角处电荷聚集导致拐角处电阻较大导致薄膜晶体管烧毁等问题。
为了解决上述问题，本发明提供了一种阵列基板，其包括：基板；有源层，设置于所述基板上，所述有源层包括：第一有源部和分别连接于所述第一有源部相对两端的第二有源部和第三有源部；第一电极，覆盖所述第二有源部，且电连接至所述第二有源部；以及第二电极，覆盖所述第三有源部，且电连接至所述第三有源部；其中，所述第一有源部在所述基板上的正投影位于所述第一电极和所述第二电极在所述基板上的正投影之间；所述第一有源部包括第一子有源部和第二子有源部，所述第一子有源部连接于所述第二有源部和所述第二子有源部之间，所述第二子有源部连接于所述第一子有源部和所述第三有源部之间；所述第一子有源部的两个侧壁与其靠近所述第二有源部的一侧的第一底面之间的夹角均为锐角。
进一步的，所述第二子有源部的两个侧壁与其靠近所述第三有源部的一侧的第三底面之间的夹角均为锐角。
进一步的，所述第一子有源部的所述第一底面的宽度大于其远离所述第二有源部的一侧的第二底面的宽度；所述第二子有源部的所述第三底面的宽度大于其远离所述第三有源部的一侧的第四底面的宽度。
进一步的，所述第一子有源部的所述第一底面与其所述第二底面之间的间距小于或等于第一电极与所述第二电极之间的间距的二分之一，所述第一子有源部的所述第一底面与其所述第二底面之间的间距大于或等于第一电极与所述第二电极之间的间距的十分之一；所述第二子有源部的所述第三底面与其所述第四底面之间的间距小于或等于第一电极与所述第二电极之间的间距的二分之一，所述第二子有源部的所述第三底面与其所述第四底面之间的间距大于或等于第一电极与所述第二电极之间的间距的十分之一。
进一步的，位于同侧的所述第一子有源部的侧壁和所述第二有源部的侧壁之间的最大距离大于或等于所述第一子有源部的所述第一底面与其所述第二底面之间的间距；位于同侧的所述第二子有源部的侧壁和所述第三有源部的侧壁之间的最大距离大于或等于所述第二子有源部的所述第三底面与其所述第四底面之间的间距。
进一步的，所述第一有源部还包括连接在所述第一子有源部和所述第二子有源部之间的第三子有源部。
进一步的，所述第三子有源部靠近所述第一子有源部的一侧的第五底面与其远离所述第一子有源部的一侧的第六底面之间的间距大于或等于1um。
进一步的，所述第三子有源部的所述第五底面与其所述第六底面之间的间距大于或等于所述第一子有源部的所述第一底面与其所述第二底面之间的间距；所述第三子有源部的所述第五底面与其所述第六底面之间的间距大于或等于所述第二子有源部的所述第三底面与其所述第四底面之间的间距。
进一步的，所述第一子有源部的侧壁在所述基板上的正投影的形状包括直线及弧线中的一种或多种；所述第二子有源部的侧壁在所述基板上的正投影的形状包括直线及弧线中的一种或多种。
为了解决上述问题，本发明还提供了一种显示面板，其包括本发明所述的阵列基板。
本发明的优点是：本发明的所述第一子有源部的两个侧壁与其靠近所述第二有源部的一侧的第一底面之间的夹角均为锐角，由此减小信号从第一电极经由有源层被输送至第二电极的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有薄膜晶体管的俯视图；
图2是本发明的阵列基板的结构示意图；
图3是本发明实施例1的阵列基板的有源层、第一电极以及第二电极的俯视图；
图4是本发明实施例1的阵列基板的有源层的俯视图；
图5是本发明实施例2的阵列基板的有源层、第一电极以及第二电极的俯视图；
图6是本发明实施例2的阵列基板的有源层的俯视图；
图7是本发明实施例3的阵列基板的有源层、第一电极以及第二电极的俯视图；
图8是本发明实施例3的阵列基板的有源层的俯视图。
附图标记说明：
100、阵列基板；
1、基板；2、栅极；
3、栅极绝缘层； 4、有源层；
5、第一电极；6、第二电极；
41、第一有源部；42、第二有源部；
43、第三有源部；
411、第一子有源部； 412、第二子有源部；
413、第三子有源部；
4111、第一底面；4112、第二底面；
4121、第三底面； 4122、第四底面；
4131、第五底面； 4132、第六底面。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。
实施例1
本实施例提供了一种显示面板，显示面板包括液晶显示面板(英文全称：LiquidCrystal Display，简称：LCD)或有机电致发光显示面板(英文全称：Organic LightEmitting Display，简称：OLED)中的一种。其中，显示面板包括阵列基板100。
如图2所示，阵列基板100包括：基板1、栅极2、栅极绝缘层3、有源层4、第一电极5以及第二电极6。
其中，基板1为玻璃、聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的一种或多种。本实施例中，基板1为单层结构。在其他实施例中，基板1可以包括两个相对设置的衬底层以及设置于两个衬底之间的阻挡层，以此利用两个衬底层增强基板1的强度，利用阻挡层增强基板1的阻隔水氧入侵的性能。
其中，栅极2设置于所述基板1上。栅极2的材质可为Mo、Mo和Al的组合结构、Mo和Cu的组合结构、Mo和Cu和IZO的组合结构、IZO和Cu和IZO的组合结构、Mo和Cu和ITO的组合结构、Ni和Cu和Ni的组合结构、NiCr和Cu和NiCr的组合结构、CuNb等。本实施例中，栅极2的材质为Cu。
其中，栅极绝缘层3设置于所述栅极2远离所述基板1的一侧，且延伸覆盖于所述基板1上。所述栅极绝缘层3主要用于防止所述栅极2与所述有源层4之间接触发生短路现象。栅极绝缘层3的材质可为SiOx、SiNx、Al2O3、SiNx及SiOx的组合结构、SiOx和SiNx及SiOx的组合结构等。本实施例中，所述栅极绝缘层3的材质为SiOx。
其中，有源层4设置于所述栅极绝缘层3远离所述基板1的一侧。所述有源层4的材质为金属氧化物。由于IGZO(indium gallium zinc oxide，铟镓锌氧化物)是一种含有铟、镓和锌的非晶氧化物，其具有高迁移率，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，具有高开态电流、低关态电流，从而可以迅速开关并避免漏电，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在显示面板中成为可能，因此，本实施例中，有源层4的材质为IGZO。在其他实施例中，有源层4的材质也可以为非晶硅、低温多晶硅等。
如图2所示，有源层4包括：第一有源部41、第二有源部42以及第三有源部43。其中，第二有源部42和第三有源部43分别连接于所述第一有源部41的相对的两端。
其中，第一电极5和第二电极6分别为源极和漏极中的一个。本实施例中，第一电极5为源极，第二电极6为漏极，在其他实施例中，也可以是第一电极5为漏极，第二电极6为源极。
其中，第一电极5覆盖所述第二有源部42，且电连接至所述第二有源部42。所述第一电极5的材质可为Mo、Mo和Al的组合结构、Mo和Cu的组合结构、Mo和Cu和IZO的组合结构、IZO和Cu和IZO的组合结构、Mo和Cu和ITO的组合结构、Ni和Cu和Ni的组合结构、NiCr和Cu和NiCr的组合结构、CuNb等。本实施例中，所述第一电极5的材质为Cu。
其中，第二电极6覆盖所述第三有源部43，且电连接至所述第三有源部43。所述第二电极6的材质可为Mo、Mo和Al的组合结构、Mo和Cu的组合结构、Mo和Cu和IZO的组合结构、IZO和Cu和IZO的组合结构、Mo和Cu和ITO的组合结构、Ni和Cu和Ni的组合结构、NiCr和Cu和NiCr的组合结构、CuNb等。本实施例中，所述第二电极6的材质为Cu。
如图2和图3所示，第一有源部41在所述基板1上的正投影位于所述第一电极5和所述第二电极6在所述基板1上的正投影之间。换句话而言，第一电极5和第二电极6未覆盖于所述第一有源部41上。
如图3和图4所示，第一有源部41包括第一子有源部411和第二子有源部412。
其中，第一子有源部411连接于所述第二有源部42和所述第二子有源部412之间。第一子有源部411靠近所述第二有源部42的一侧的底面为第一底面4111，第一子有源部411远离所述第二有源部42的一侧的底面为第二底面4112。
其中，第一子有源部411的侧壁在所述基板1上的正投影的形状包括直线及弧线中的一种或多种。本实施例中，第一子有源部411的两个侧壁在所述基板1上的正投影的形状均为弧线。
其中，第二子有源部412连接于所述第三有源部43与所述第一子有源部411之间。第二子有源部412靠近所述第三有源部43的一侧的底面为第三底面4121，第二子有源部412远离所述第三有源部43的一侧的底面为第四底面4122。本实施例中，第四底面4122与第二底面4112完全重合。
其中，所述第二子有源部412的侧壁在所述基板1上的正投影的形状包括直线及弧线中的一种或多种。本实施例中，第二子有源部412的两个侧壁在所述基板1上的正投影的形状均为弧线。
其中，第一子有源部411的两个侧壁与第一底面4111之间的夹角均为锐角。所述第一子有源部411的所述第一底面4111的宽度大于其第二底面4112的宽度。本实施例中，第一子有源部411的两个侧壁在所述基板1上的正投影的形状均为弧线。具体的，第一子有源部411的一个侧壁除端点外的任意一点的切线与第一底面4111之间的夹角α3为锐角；第一子有源部411的另一个侧壁除端点外的任意一点的切线与第一底面4111之间的夹角α4为锐角。如此，信号从第一电极5流经有源层4的过程中，信号经过一个拐角，拐角的大小为180°+α3，或者180°+α4。由于α3和α4为锐角，故而180°+α3小于270°，180°+α4小于270°。由此减小信号从第一电极5经由有源层4被输送至第二电极6的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
其中，第一底面4111的宽度指的是第一底面4111在所述基板1上的正投影的长度。第二底面4112的宽度指的是第二底面4112在所述基板1上的正投影的长度。
本实施例中，所述第二子有源部412的两个侧壁与第三底面4121之间的夹角均为锐角。所述第二子有源部412的所述第三底面4121的宽度大于其第四底面4122的宽度。本实施例中，第二子有源部412的两个侧壁在所述基板1上的正投影的形状均为弧线。具体的，第二子有源部412的一个侧壁除端点外的任意一点的切线与第三底面4121之间的夹角α5为锐角；第二子有源部411的另一个侧壁除端点外的任意一点的切线与第三底面4121之间的夹角α6为锐角。如此，信号从第一电极5流经有源层4传递到第二电极6的过程中，信号经过一个拐角，拐角的大小为180°+α5，或者180°+α6。由于α7和α8为锐角，故而180°+α5小于270°，180°+α6小于270°。由此进一步的减小信号从第一电极5经由有源层4被输送至第二电极6的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
其中，第三底面4121的宽度指的是第三底面4121在所述基板1上的正投影的长度。第四底面4122的宽度指的是第四底面4122在所述基板1上的正投影的长度。
如图3所示，第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L1小于或等于第一电极5与所述第二电极6之间的间距L的二分之一，第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L1大于或等于第一电极5与所述第二电极6之间的间距L的十分之一。本实施例中，第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L1等于第一电极5与所述第二电极6之间的间距L的二分之一。
其中，位于同侧的所述第一子有源部411的侧壁和所述第二有源部42的侧壁之间的最大距离L2大于或等于所述第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L1。本实施例中，所述第一子有源部411的侧壁和同侧的所述第二有源部42的侧壁之间的最大距离L2等于所述第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L1。由此可以优化电流分布，电荷流程更顺畅，降低电荷在拐角处的拥挤聚集效应。
其中，第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L3小于或等于第一电极5与所述第二电极6之间的间距L的二分之一，第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L3大于或等于第一电极5与所述第二电极6之间的间距L的十分之一。本实施例中，第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L3等于第一电极5与所述第二电极6之间的间距L的二分之一。
其中，位于同侧的所述第二子有源部412的侧壁和所述第三有源部43的侧壁之间的最大距离L4大于或等于所述第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L2。本实施例中，所述第二子有源部412的侧壁和同侧的所述第三有源部43的侧壁之间的最大距离L4等于所述第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L3。由此可以优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应。
实施例2
如图5和图6所示，本实施例包括了实施例1的大部分技术特征，本实施例与实施例1的区别在于：本实施例中的第一有源部41还包括连接在所述第一子有源部411和所述第二子有源部412之间的第三子有源部413。
其中，第三子有源部413靠近所述第一子有源部411的一侧的底面为第五底面4131，第三子有源部413远离所述第一子有源部411的一侧的底面为第六底面4132。
其中，第三子有源部413的所述第五底面4131的宽度等于所述第一子有源部411的所述第二底面4112的宽度。即，本实施例中，第五底面4131与第二底面4112完全重合。其中，第五底面4131的宽度指的是第五底面4131在所述基板1上的正投影的长度。
其中，第三子有源部413的所述第六底面4132的宽度等于所述第二子有源部412的所述第四底面4122的宽度。即，本实施例中，第六底面4132与第四底面4122完全重合。其中，第六底面4132的宽度指的是第六底面4132在所述基板1上的正投影的长度。
其中，第三子有源部413的第五底面4131与其第六底面4132之间的间距L9大于或等于1um。本实施例中，第三子有源部413的第五底面4131与其第六底面4132之间的间距L9等于1.5um。
其中，第三子有源部413的所述第五底面4131与其所述第六底面4132之间的间距L9大于或等于所述第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L5。本实施例中，第三子有源部413的所述第五底面4131与其所述第六底面4132之间的间距L9大于所述第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L5。
其中，第三子有源部413的所述第五底面4131与其所述第六底面4132之间的间距L9大于或等于所述第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L7。本实施例中，第三子有源部413的所述第五底面4131与其所述第六底面4132之间的间距L9大于所述第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L7。
其中，第一子有源部411的两个侧壁与第一底面4111之间的夹角α7和α8均为锐角，所述第一子有源部411的所述第一底面4111的宽度大于其第二底面4112的宽度。本实施例中，第一子有源部411的两个侧壁在所述基板1上的正投影的形状均为弧线。具体的，第一子有源部411的一个侧壁除端点外的任意一点的切线与第一底面4111之间的夹角α7为锐角；第一子有源部411的另一个侧壁除端点外的任意一点的切线与第一底面4111之间的夹角α8为锐角。如此，信号从第一电极5流经有源层4的过程中，信号经过一个拐角，拐角的大小为180°+α7，或者180°+α8。由于α7和α8为锐角，故而180°+α7小于270°，180°+α8小于270°。由此减小信号从第一电极5经由有源层4被输送至第二电极6的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
其中，所述第二子有源部412的两个侧壁与第三底面4121之间的夹角均为锐角。所述第二子有源部412的所述第三底面4121的宽度大于其第四底面4122的宽度。本实施例中，第二子有源部412的两个侧壁在所述基板1上的正投影的形状均为弧线。具体的，第二子有源部412的一个侧壁除端点外的任意一点的切线与第三底面4121之间的夹角α9为锐角；第二子有源部411的另一个侧壁除端点外的任意一点的切线与第三底面4121之间的夹角α10为锐角。如此，信号从第一电极5流经有源层4传递到第二电极6的过程中，信号经过一个拐角，拐角的大小为180°+α9，或者180°+α10。由于α9和α10为锐角，故而180°+α9小于270°，180°+α10小于270°。由此进一步的减小信号从第一电极5经由有源层4被输送至第二电极6的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
其中，第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L5小于或等于第一电极5与所述第二电极6之间的间距L(L1+L3+L5)的二分之一，第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L5大于或等于第一电极5与所述第二电极6之间的间距L的十分之一。本实施例中，第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L5等于第一电极5与所述第二电极6之间的间距L的六分之一。
其中，位于同侧的所述第一子有源部411的侧壁和所述第二有源部42的侧壁之间的最大距离L6大于或等于所述第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L5。本实施例中，所述第一子有源部411的侧壁和同侧的所述第二有源部42的侧壁之间的最大距离L6等于所述第一子有源部411的所述第一底面4111与其所述第二底面4112之间的间距L5。由此可以优化电流分布，电荷流程更顺畅，降低电荷在拐角处的拥挤聚集效应。
其中，第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L7小于或等于第一电极5与所述第二电极6之间的间距L(L1+L3+L5)的二分之一，第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L7大于或等于第一电极5与所述第二电极6之间的间距L的十分之一。本实施例中，第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L7等于第一电极5与所述第二电极6之间的间距L的六分之一。
其中，位于同侧的所述第二子有源部412的侧壁和所述第三有源部43的侧壁之间的最大距离L8大于或等于所述第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L7。本实施例中，所述第二子有源部412的侧壁和同侧的所述第三有源部43的侧壁之间的最大距离L8等于所述第二子有源部412的所述第三底面4121与其所述第四底面4122之间的间距L7。由此可以优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应。
实施例3
如图7和图8所示，本实施例包括了实施例2的大部分技术特征，本实施例与实施例2的区别在于：本实施例中，第一子有源部411的两个侧壁在所述基板1上的投影的形状均为直线。第二子有源部412的两个侧壁在所述基板1上的投影的形状均为直线。
其中，第一子有源部411的两个侧壁与第一底面4111之间的夹角α11和α12均为锐角，所述第一子有源部411的所述第一底面4111的宽度大于其第二底面4112的宽度。本实施例中，第一子有源部411的两个侧壁在所述基板1上的正投影的形状均为直线。具体的，第一子有源部411的一个侧壁与第一底面4111之间的夹角α11为锐角；第一子有源部411的另一个侧壁与第一底面4111之间的夹角α12为锐角。如此，信号从第一电极5流经有源层4的过程中，信号经过一个拐角，拐角的大小为180°+α11，或者180°+α12。由于α11和α12为锐角，故而180°+α11小于270°，180°+α12小于270°。由此减小信号从第一电极5经由有源层4被输送至第二电极6的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
其中，所述第二子有源部412的两个侧壁与第三底面4121之间的夹角均为锐角。所述第二子有源部412的所述第三底面4121的宽度大于其第四底面4122的宽度。本实施例中，第二子有源部412的两个侧壁在所述基板1上的正投影的形状均为直线。具体的，第二子有源部412的一个侧壁与第三底面4121之间的夹角α13为锐角；第二子有源部411的另一个侧壁与第三底面4121之间的夹角α14为锐角。如此，信号从第一电极5流经有源层4传递到第二电极6的过程中，信号经过一个拐角，拐角的大小为180°+α13，或者180°+α4。由于α13和α14为锐角，故而180°+α13小于270°，180°+α14小于270°。由此进一步的减小信号从第一电极5经由有源层4被输送至第二电极6的过程中经历的拐角的角度，优化电流分布，电荷传输更顺畅，降低电荷在拐角处的拥挤聚集效应，进而降低拐角处的电阻，在电流不变的情况下，降低发热量，进而减小薄膜晶体管烧毁的概率，最终提升显示面板的使用寿命，提高显示面板的信赖性。
进一步的，以上对本申请所提供的一种阵列基板与显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
有源层，设置于所述基板上，所述有源层包括：第一有源部和分别连接于所述第一有源部相对两端的第二有源部和第三有源部；
第一电极，覆盖所述第二有源部，且电连接至所述第二有源部；以及
第二电极，覆盖所述第三有源部，且电连接至所述第三有源部；
其中，所述第一有源部在所述基板上的正投影位于所述第一电极和所述第二电极在所述基板上的正投影之间，所述第一有源部包括第一子有源部和第二子有源部，所述第一子有源部连接于所述第二有源部和所述第二子有源部之间，所述第二子有源部连接于所述第一子有源部和所述第三有源部之间；所述第一子有源部的两个侧壁与其靠近所述第二有源部的一侧的第一底面之间的夹角均为锐角。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二子有源部的两个侧壁与其靠近所述第三有源部的一侧的第三底面之间的夹角均为锐角。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一子有源部的所述第一底面的宽度大于其远离所述第二有源部的一侧的第二底面的宽度；
所述第二子有源部的所述第三底面的宽度大于其远离所述第三有源部的一侧的第四底面的宽度。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一子有源部的所述第一底面与其所述第二底面之间的间距小于或等于第一电极与所述第二电极之间的间距的二分之一，所述第一子有源部的所述第一底面与其所述第二底面之间的间距大于或等于第一电极与所述第二电极之间的间距的十分之一；
所述第二子有源部的所述第三底面与其所述第四底面之间的间距小于或等于第一电极与所述第二电极之间的间距的二分之一，所述第二子有源部的所述第三底面与其所述第四底面之间的间距大于或等于第一电极与所述第二电极之间的间距的十分之一。
5.根据权利要求3所述的阵列基板，其特征在于，位于同侧的所述第一子有源部的侧壁和所述第二有源部的侧壁之间的最大距离大于或等于所述第一子有源部的所述第一底面与其所述第二底面之间的间距；
位于同侧的所述第二子有源部的侧壁和所述第三有源部的侧壁之间的最大距离大于或等于所述第二子有源部的所述第三底面与其所述第四底面之间的间距。
6.根据权利要求3所述的阵列基板，其特征在于，所述第一有源部还包括连接在所述第一子有源部和所述第二子有源部之间的第三子有源部。
7.根据权利要求6所述的阵列基板，其特征在于，所述第三子有源部靠近所述第一子有源部的一侧的第五底面与其远离所述第一子有源部的一侧的第六底面之间的间距大于或等于1um。
8.根据权利要求7所述的阵列基板，其特征在于，所述第三子有源部的所述第五底面与其所述第六底面之间的间距大于或等于所述第一子有源部的所述第一底面与其所述第二底面之间的间距；
所述第三子有源部的所述第五底面与其所述第六底面之间的间距大于或等于所述第二子有源部的所述第三底面与其所述第四底面之间的间距。
9.根据权利要求2所述的阵列基板，其特征在于，所述第一子有源部的侧壁在所述基板上的正投影的形状包括直线及弧线中的一种或多种；
所述第二子有源部的侧壁在所述基板上的正投影的形状包括直线及弧线中的一种或多种。
10.一种显示面板，其特征在于，包括权利要求1-9中任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210906592.8A CN115274703A (zh) | 2022-07-29 | 2022-07-29 | 一种阵列基板及显示面板 |
| PCT/CN2022/112134 WO2024021178A1 (zh) | 2022-07-29 | 2022-08-12 | 一种阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210906592.8A CN115274703A (zh) | 2022-07-29 | 2022-07-29 | 一种阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115274703A true CN115274703A (zh) | 2022-11-01 |
Family
ID=83770266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210906592.8A Pending CN115274703A (zh) | 2022-07-29 | 2022-07-29 | 一种阵列基板及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115274703A (zh) |
| WO (1) | WO2024021178A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3520713B2 (ja) * | 1997-03-26 | 2004-04-19 | セイコーエプソン株式会社 | 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路 |
| KR100731738B1 (ko) * | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| KR100848338B1 (ko) * | 2007-01-09 | 2008-07-25 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치 |
| US20100187609A1 (en) * | 2009-01-27 | 2010-07-29 | Synopsys, Inc. | Boosting transistor performance with non-rectangular channels |
| CN106098563B (zh) * | 2016-08-25 | 2019-06-07 | 武汉华星光电技术有限公司 | 窄边框显示面板、薄膜晶体管及其制备方法 |
| CN107425076B (zh) * | 2017-05-17 | 2020-06-02 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示面板 |
-
2022
- 2022-07-29 CN CN202210906592.8A patent/CN115274703A/zh active Pending
- 2022-08-12 WO PCT/CN2022/112134 patent/WO2024021178A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024021178A1 (zh) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109273498B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| US11107843B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
| US9947691B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| US8835919B2 (en) | Thin film transistor substrate having metal oxide and method for manufacturing | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| US11201179B2 (en) | Thin film transistor assembly, array substrate and display panel | |
| WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
| TWI481035B (zh) | 薄膜電晶體及含有該薄膜電晶體的陣列基板 | |
| US20230102616A1 (en) | Display panel and display device | |
| US20180197887A1 (en) | Array Substrate and Manufacturing Method thereof | |
| KR101085451B1 (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| US20230411401A1 (en) | Display device | |
| WO2021073253A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| TW201626552A (zh) | 顯示面板 | |
| CN105824160B (zh) | 显示面板 | |
| US10204924B2 (en) | Thin film transistor, manufacturing method thereof, display substrate and display device | |
| KR20150052429A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN212517205U (zh) | 低温多晶氧化物阵列基板 | |
| CN108663862B (zh) | 显示面板 | |
| CN115274703A (zh) | 一种阵列基板及显示面板 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| CN111785734A (zh) | 一种背板系统 | |
| CN110993617A (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |