CN109256418A - 薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN109256418A
CN109256418A CN201710575147.7A CN201710575147A CN109256418A CN 109256418 A CN109256418 A CN 109256418A CN 201710575147 A CN201710575147 A CN 201710575147A CN 109256418 A CN109256418 A CN 109256418A
Authority
CN
China
Prior art keywords
active layer
thin film
source electrode
drain electrode
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710575147.7A
Other languages
English (en)
Inventor
王骏
黄中浩
赵永亮
林承武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710575147.7A priority Critical patent/CN109256418A/zh
Priority to US16/064,087 priority patent/US11075304B1/en
Priority to PCT/CN2017/116896 priority patent/WO2019010920A1/en
Publication of CN109256418A publication Critical patent/CN109256418A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示装置，包括：有源层图形、源极和漏极，源极和漏极覆盖有源层图形的部分区域，有源层图形上未被源极和漏极所覆盖的部分为可导电图形，可导电图形包括：连接源极和漏极的主体部和位于主体部两侧的若干个凸起部，凸起部与主体部连接。本发明的技术方案通过在连接源极和漏极的主体部的两侧分别设置若干个凸起部，可使得可导电图形中连接源极和漏极的边缘可导电区域的长度增长，从而使得边缘可导电区域的阈值电压增大，边缘可导电区域能够后于主可导电区域导通，进而可有效解决因边缘可导电区域先于主可导电区域导通后产生漏电流的问题，有效提升薄膜晶体管的工作稳定性。

Description

薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
图1为现有的薄膜晶体管的俯视图，如图1所示，该薄膜晶体管包括：形状为矩形的有源层图形3、与有源层图形3连接的源极1和漏极2，源极1覆盖有源层图形3的部分区域，漏极2覆盖有源层图形3的部分区域，有源层图形3上未被源极1和漏极2所覆盖的部分为该薄膜晶体管的可导电区域。在薄膜晶体管上施加有一定的栅源电压后，在可导电区域中形成有导电沟道，薄膜晶体管中的源极1和漏极2导通。
在通过刻蚀工艺对有源层薄膜进行刻蚀以形成有源层图形3时，不可避免的会在有源层图形3的边缘区域形成斜坡。此时，可导电区域包括主可导电区域main和位于主可导电区域main两侧的边缘可导电区域sub。
由于边缘可导电区域sub的宽度较窄，载流子在源极1和漏极2之间运动时运动路径呈直线(边缘可导电区域sub对应的沟道长度近似等于源极1和漏极2之间的间距)；而主可导电区域main的宽度较宽，载流子在源极1和漏极2之间运动时运动路径呈曲线(主可导电区域main对应的沟道长度明显大于源极1和漏极2之间的间距)。相应地，边缘可导电区域sub的阈值电压小于主可导电区域main的阈值电压，边缘可导电区域sub先于主可导电区域main形成导电沟道(边缘可导电区域先于主可导电区域导通)，此时在边缘可导电区域sub中会存在漏电流，相应地薄膜晶体管的伏安特性曲线会出现驼峰(Humping)现象，薄膜晶体管的工作稳定性较差。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管及其制备方法、阵列基板和显示装置。
为实现上述目的，本发明提供了一种薄膜晶体管，包括：有源层图形、源极和漏极，所述源极覆盖所述有源层图形的部分区域，所述漏极覆盖所述有源层图形的部分区域，所述有源层图形上未被所述源极和所述漏极所覆盖的部分为可导电图形，所述可导电图形包括：连接所述源极和漏极的主体部和位于所述主体部两侧的若干个凸起部，所述凸起部与所述主体部连接。
可选地，所述凸起部的形状为矩形、三角形或梯形。
可选地，位于所述主体部两侧的凸起部的数量相等。
可选地，所述可导电图形为轴对称图形或中心对称图形。
可选地，所述薄膜晶体管中的所述有源层图形的数量为2个或多个。
可选地，所述主体部的宽度范围包括：5um～15um。
为实现上述目的，本发明还提供了一种阵列基板，包括：薄膜晶体管，该薄膜晶体管采用上述的薄膜晶体管。
为实现上述目的，本发明还提供了一种显示装置，包括阵列基板，该阵列基板采用上述的阵列基板。
为实现上述目的，本发明还提供了一种薄膜晶体管的制备方法，包括：
在衬底基板上形成有源层图形、源极和漏极，所述源极和所述漏极均与所述有源层连接，所述，所述源极覆盖所述有源层图形的部分区域，所述漏极覆盖所述有源层图形的部分区域，所述有源层图形上未被所述源极和所述漏极所覆盖的部分为可导电图形，所述可导电图形包括：连接所述源极和漏极的主体部和位于所述主体部两侧的若干个凸起部，所述凸起部与所述主体部连接。
可选地，形成有源层图形、源极和漏极的步骤具体包括：
在衬底基板上形成有源层材料薄膜；
在有源层材料薄膜背向所述衬底基板的一侧且对应预设区域形成刻蚀阻挡层，所述预设区域包括主体区域和凸起区域，所述主体区域与后续待形成的可导电图形的主体部对应，所述凸起区域与后续待形成的可导电图形的凸起部对应；
在所述刻蚀阻挡层和所述有源层材料薄膜背向所述衬底基板的一侧形成导电材料薄膜；
在所述导电材料薄膜背向所述衬底基板的一侧形成光刻胶；
使用掩膜板对所述光刻胶进行曝光、显影处理，对应于后续待形成源极和漏极的区域的光刻胶完全保留；
对所述导电材料薄膜和有源层材料薄膜进行刻蚀，所述导电材料薄膜上对应所述光刻胶的部分完全保留以得到所述源极和所述漏极的图形，所述有源层材料薄膜对应所述光刻胶的部分和对应所述刻蚀阻挡层的部分完全保留以得到所述有源层的图形。
可选地，形成有源层图形、源极和漏极的步骤具体包括：
在衬底基板上形成有源层材料薄膜；
在所述有源层材料薄膜背向所述衬底基板的一侧形成导电材料薄膜；
在所述导电材料薄膜背向所述衬底基板的一侧形成光刻胶；
使用半色调掩膜板对所述光刻胶进行曝光、显影处理，对应于待形成源极和漏极的区域的光刻胶完全保留，对应于预设区域的光刻胶部分保留，所述预设区域包括主体区域和凸起区域，所述主体区域与后续待形成的可导电图形的主体部对应，所述凸起区域与后续待形成的可导电图形的凸起部对应；
对所述导电材料薄膜、所述有源层材料薄膜进行刻蚀，所述导电材料薄膜和所述有源层材料薄膜对应光刻胶的部分完全保留，以得到所述有源层图形；
对所述光刻胶进行灰化处理，对应于源极和漏极的区域的光刻胶部分保留，位于预设区域的光刻胶完全去除；
对所述导电材料薄膜进行刻蚀，所述导电材料薄膜位于光刻胶下方的部分完全保留以得到所述源极和所述漏极的图形。
本发明具有以下有益效果：
本发明提供了一种薄膜晶体管及其制备方法、阵列基板和显示装置，其中该薄膜晶体管包括：有源层图形、源极和漏极，源极覆盖有源层图形的部分区域，漏极覆盖有源层图形的部分区域，有源层图形上未被源极和漏极所覆盖的部分为可导电图形，可导电图形包括：连接源极和漏极的主体部和位于主体部两侧的若干个凸起部，凸起部与主体部连接。本发明的技术方案通过在连接源极和漏极的主体部的两侧分别设置若干个凸起部，可使得可导电图形中连接源极和漏极的边缘可导电区域的长度增长，从而使得边缘可导电区域的阈值电压增大，边缘可导电区域能够后于主可导电区域导通，进而可有效解决因边缘可导电区域先于主可导电区域导通后产生漏电流的问题，有效提升薄膜晶体管的工作稳定性。
附图说明
图1为现有的薄膜晶体管的俯视图；
图2为本发明实施例一提供的一种薄膜晶体管的俯视图；
图3为图2中A-A向的截面示意图；
图4为本发明提供的薄膜晶体管与现有技术中的薄膜晶体管的伏安特性曲线示意图；
图5为本发明实施例一提供的又一种薄膜晶体管的俯视图；
图6为本发明实施例一提供的另一种薄膜晶体管的俯视图；
图7为本发明实施例二提供的一种薄膜晶体管的俯视图；
图8为本发明实施例六提供的一种薄膜晶体管的制备方法的流程图；
图9为本发明实施例七提供的一种薄膜晶体管的制备方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种薄膜晶体管及其制备方法、阵列基板和显示装置进行详细描述。
图2为本发明实施例一提供的一种薄膜晶体管的俯视图，图3为图2中A-A向的截面示意图，如图2和图3所示，该薄膜晶体管包括：有源层图形3、源极1和漏极2，源极1覆盖有源层图形3的部分区域，漏极2覆盖有源层图形3的部分区域，有源层图形3上未被源极1和漏极2所覆盖的部分为可导电图形4，可导电图形4包括：连接源极1和漏极2的主体部5和位于主体部5两侧的若干个凸起部6，凸起部6与主体部5连接。
需要说明的是，本发明中的薄膜晶体管既可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管。此外，源极1和漏极2既可以位于有源层的上方，也可以位于有源层的下方。本发明的技术方案对此不作限定。
在通过构图工艺制备本发明中的有源层图形3时，也不可避免的在有源层图形3的边缘区域形成斜坡。相应地，可导电图形4也包括：主可导电区域main和位于主可导电区域main两侧的边缘可导电区域sub。
在本实施例中，凸起部6与主体部5是通过一次构图工艺一体成型。本实施例中的“凸起部6与主体部5连接”具体是指，凸起部6的侧面与主体部5的侧面紧密连接，两者之间不存在斜坡。
在本发明中，通过在连接源极1和漏极2的主体部5的两侧分别设置若干个凸起部6，可使得可导电图形4中连接源极1和漏极2的边缘可导电区域sub的长度增长，边缘可导电区域sub对应的沟道长度增长，从而使得边缘可导电区域sub的阈值电压增大，并使得边缘可导电区域sub能够后于主可导电区域main导通，进而可有效解决因边缘可导电区域sub先于主可导电区域main导通后产生漏电流的问题。
图4为本发明提供的薄膜晶体管与现有技术中的薄膜晶体管的伏安特性曲线示意图，如图4所示，现有技术中的薄膜晶体管由于边缘可导电区域sub先于主可导电区域main导通，因此在主可导电区域main导通之前，存在漏电流通过边缘可导电区域sub，其伏安特性曲线中存在Humping现象。然而，本发明中的边缘可导电区域sub后于主可导电区域main导通，因而不会出现漏电流的问题，此时薄膜晶体管的伏安特性曲线中不会出现Humping现象，薄膜晶体管的工作稳定性较佳。
需要说明的是，在凸起部6形状固定的的情况下，凸起部6的数量越多，边缘可导电区域sub的长度越长，边缘可导电区域sub对应的沟道长度也越长，边缘可导电区域sub的阈值电压越大。
此外，附图中凸起部6的形状为矩形的情况仅起到示例性的作用其不会对本发明的技术方案产生限制。图5为本发明实施例一提供的又一种薄膜晶体管的俯视图，图6为本发明实施例一提供的另一种薄膜晶体管的俯视图，如图5和图6所示，与图3中凸起部6的形状为三角形不同的是，图5中所示凸起部6为三角形，图6中的凸起部6的形状为梯形。当然，本发明中的凸起部6的形状还可以为其他形状，此处不再一一举例。
本领域技术人员应该知晓的是，通过设置在主体部5的两侧设置与主体部5连接的凸起部6，以使得边缘可导电区域sub的长度增大，边缘可导电区域sub的阈值电压大于主导电区域的阈值电压的技术方案，均应属于本发明的保护范围。
本实施例中，优选地，位于主体部5两侧的凸起部6的数量相等，此时位于主体部5左、右两侧边缘可导电区域sub的长度相等，左、右两侧边缘可导电区域sub对应的阈值电压相等，即左、右两侧边缘可导电区域sub同时导通或截止，便于对薄膜晶体管的电流进行控制。
优选地，可导电图形4为轴对称图形或中心对称图形。本发明中，通过保证有源层图形3上未被源极1和漏极2覆盖的部分(可导电图形4)为轴对称图形或中心对称图形，可有效保证薄膜晶体管工作的稳定性。
图7为本发明实施例二提供的一种薄膜晶体管的俯视图，如图7所示，与上述实施例一中不同的是，本实施例提供的薄膜晶体管中有源层图形3的数量为2个或多个(未给出相应示意图)。在薄膜晶体管中所需的半导体层的面积一定的前提下，将整个半导体层设计为由个或多个独立的有源层图形3构成，相邻有源层图形3之间的空间可有效促进散热，从而能提升薄膜晶体管在工作过程中的热稳定性。
此外，在设计有源层图形3过程中，考虑到当主体部5的宽度过小时有源层图形3的制备难度增大，当主体部5的宽度过大时有源层图形3的散热效果较差，本实施例中优选地，有源层图形3中的主体部5的宽度范围包括：5um～15um，此时可在实现有源层图形3便于制备的情况下保证有源层图形3的散热效果。
本发明实施例三提供了一种阵列基板，包括：薄膜晶体管，所述薄膜晶体管采用上述实施例一或实施例二中提供的薄膜晶体管，具体内容可参见上述实施例一和实施例二中描述，此处不再赘述。
本发明实施例四提供了一种显示装置，包括阵列基板，该阵列基板采用上述实施例三中的阵列基板，具体内容此处不再赘述。
需要说明的是，本实施例中的显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例五提供的一种薄膜晶体管的制备方法，该制备方法用于制备上述实施一或实施例二中的薄膜晶体管，该制备方法包括：
步骤S1、在衬底基板上形成有源层图形、源极和漏极，源极和漏极均与有源层连接，源极覆盖有源层图形的部分区域，漏极覆盖有源层图形的部分区域，有源层图形上未被源极和漏极所覆盖的部分为可导电图形，可导电图形包括：连接源极和漏极的主体部和位于主体部两侧的若干个凸起部，凸起部与主体部连接。
需要说明的是，本实施例中的薄膜晶体管可以为顶栅型薄膜晶体管也可以为底栅型薄膜晶体管。当为底栅型薄膜晶体管时，在形成有源层图形的步骤之前还包括形成栅极和栅绝缘层的步骤；当为顶栅型薄膜晶体管时，在形成有源层图形的步骤之后还包括形成栅极和栅绝缘层的步骤。具体过程此处不再进行详细描述。
图8为本发明实施例六提供的一种薄膜晶体管的制备方法的流程图，该制备方法用于制备上述实施一或实施例二中的薄膜晶体管，以该薄膜晶体管为底栅型薄膜晶体管为例，该制备方法包括：
步骤S101、在衬底基板的上依次形成栅极和栅绝缘层。
本实施例中，通过一次构图工艺以在衬底基板上形成栅极的图形。然后，通过涂覆、磁控溅射或气相沉积工艺在栅极背向衬底基板的一侧形成一层栅绝缘层。
需要说明的是，本发明中的构图工艺是指包括光刻胶涂布、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤S102、在栅绝缘层背向衬底基板的一侧形成有源层材料薄膜。
可通过涂覆、磁控溅射或气相沉积工艺在栅绝缘层的上方形成一层有源层材料薄膜。可选地，有源层材料为金属氧化物半导体材料。
步骤S103、在有源层材料薄膜背向衬底基板的一侧对应预设区域形成刻蚀阻挡层。
首先可通过涂覆、磁控溅射或气相沉积工艺在栅绝缘层的上方形成一层刻蚀阻挡层材料薄膜；然后对刻蚀阻挡层材料薄膜进行一次构图工艺，以在预设区域得到刻蚀阻挡层的图形，该预设区域包括主体区域和凸起区域，主体区域与后续待形成的可导电图形的主体部对应，凸起区域与后续待形成的可导电图形的凸起部对应。
步骤S104、在刻蚀阻挡层和有源层材料薄膜背向衬底基板的一侧形成导电材料薄膜。
可通过涂覆、磁控溅射或气相沉积工艺在栅绝缘层的上方形成一层导电材料薄膜。其中，该导电材料为金属材料。
步骤S105、在导电材料薄膜背向衬底基板的一侧形成光刻胶。
步骤S106、使用掩膜板对光刻胶进行曝光、显影处理，对应于后续待形成源极和漏极的区域的光刻胶完全保留。
步骤S107、对导电材料薄膜和有源层材料薄膜进行刻蚀，导电材料薄膜上对应光刻胶的部分完全保留以得到源极和漏极的图形，有源层材料薄膜对应光刻胶的部分和对应刻蚀阻挡层的部分完全保留以得到有源层图形。
其中，采用湿法刻蚀工艺来对导电材料薄膜和有源层材料薄膜进行刻蚀。
步骤S108、对光刻胶进行剥离处理。
通过上述步骤S101～步骤S108即可得到上述实施例一或实施例二中的薄膜晶体管。
图9为本发明实施例七提供的一种薄膜晶体管的制备方法的流程图，该制备方法用于制备上述实施一或实施例二中的薄膜晶体管，以该薄膜晶体管为底栅型薄膜晶体管为例，该制备方法包括：
步骤S201、在衬底基板的上依次形成栅极和栅绝缘层。
步骤S202、在栅绝缘层背向衬底基板的一侧形成有源层材料薄膜。
步骤S203、在有源层材料薄膜背向衬底基板的一侧形成导电材料薄膜。
步骤S204、在导电材料薄膜背向衬底基板的一侧形成光刻胶。
步骤S205、使用半色调掩膜板对光刻胶进行曝光、显影处理，对应于待形成源极和漏极的区域的光刻胶完全保留，对应于预设区域的光刻胶部分保留，预设区域包括主体区域和凸起区域，主体区域与后续待形成的可导电图形的主体部对应，凸起区域与后续待形成的可导电图形的凸起部对应。
步骤S206、对导电材料薄膜、有源层材料薄膜进行刻蚀，导电材料薄膜和有源层材料薄膜对应光刻胶的部分完全保留，以得到有源层图形。
步骤S207、对光刻胶进行灰化处理，对应于源极和漏极的区域的光刻胶部分保留，位于预设区域的光刻胶完全去除。
步骤S208、对导电材料薄膜进行刻蚀，导电材料薄膜位于光刻胶下方的部分完全保留以得到源极和漏极的图形。
步骤S209、对光刻胶进行剥离处理。
通过上述步骤S201～步骤S209即可得到上述实施例一或实施例二中的薄膜晶体管。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种薄膜晶体管，其特征在于，包括：有源层图形、源极和漏极，所述源极覆盖所述有源层图形的部分区域，所述漏极覆盖所述有源层图形的部分区域，所述有源层图形上未被所述源极和所述漏极所覆盖的部分为可导电图形，所述可导电图形包括：连接所述源极和漏极的主体部和位于所述主体部两侧的若干个凸起部，所述凸起部与所述主体部连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述凸起部的形状为矩形、三角形或梯形。
3.根据权利要求1所述的薄膜晶体管，其特征在于，位于所述主体部两侧的凸起部的数量相等。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述可导电图形为轴对称图形或中心对称图形。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管中的所述有源层图形的数量为2个或多个。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述主体部的宽度范围包括：5um～15um。
7.一种阵列基板，其特征在于，包括：如上述权利要求1-6中任一所述的薄膜晶体管。
8.一种显示装置，其特征在于，包括：如上述权利要求7所述的阵列基板。
9.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成有源层图形、源极和漏极，所述源极和所述漏极均与所述有源层连接，所述，所述源极覆盖所述有源层图形的部分区域，所述漏极覆盖所述有源层图形的部分区域，所述有源层图形上未被所述源极和所述漏极所覆盖的部分为可导电图形，所述可导电图形包括：连接所述源极和漏极的主体部和位于所述主体部两侧的若干个凸起部，所述凸起部与所述主体部连接。
10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，形成有源层图形、源极和漏极的步骤具体包括：
在衬底基板上形成有源层材料薄膜；
在有源层材料薄膜背向所述衬底基板的一侧且对应预设区域形成刻蚀阻挡层，所述预设区域包括主体区域和凸起区域，所述主体区域与后续待形成的可导电图形的主体部对应，所述凸起区域与后续待形成的可导电图形的凸起部对应；
在所述刻蚀阻挡层和所述有源层材料薄膜背向所述衬底基板的一侧形成导电材料薄膜；
在所述导电材料薄膜背向所述衬底基板的一侧形成光刻胶；
使用掩膜板对所述光刻胶进行曝光、显影处理，对应于后续待形成源极和漏极的区域的光刻胶完全保留；
对所述导电材料薄膜和有源层材料薄膜进行刻蚀，所述导电材料薄膜上对应所述光刻胶的部分完全保留以得到所述源极和所述漏极的图形，所述有源层材料薄膜对应所述光刻胶的部分和对应所述刻蚀阻挡层的部分完全保留以得到所述有源层图形。
11.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，形成有源层图形、源极和漏极的步骤具体包括：
在衬底基板上形成有源层材料薄膜；
在所述有源层材料薄膜背向所述衬底基板的一侧形成导电材料薄膜；
在所述导电材料薄膜背向所述衬底基板的一侧形成光刻胶；
使用半色调掩膜板对所述光刻胶进行曝光、显影处理，对应于待形成源极和漏极的区域的光刻胶完全保留，对应于预设区域的光刻胶部分保留，所述预设区域包括主体区域和凸起区域，所述主体区域与后续待形成的可导电图形的主体部对应，所述凸起区域与后续待形成的可导电图形的凸起部对应；
对所述导电材料薄膜、所述有源层材料薄膜进行刻蚀，所述导电材料薄膜和所述有源层材料薄膜对应光刻胶的部分完全保留，以得到所述有源层图形；
对所述光刻胶进行灰化处理，对应于源极和漏极的区域的光刻胶部分保留，位于预设区域的光刻胶完全去除；
对所述导电材料薄膜进行刻蚀，所述导电材料薄膜位于光刻胶下方的部分完全保留以得到所述源极和所述漏极的图形。
CN201710575147.7A 2017-07-14 2017-07-14 薄膜晶体管及其制备方法、阵列基板和显示装置 Pending CN109256418A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710575147.7A CN109256418A (zh) 2017-07-14 2017-07-14 薄膜晶体管及其制备方法、阵列基板和显示装置
US16/064,087 US11075304B1 (en) 2017-07-14 2017-12-18 Thin-film transistor and fabrication method thereof, array substrate and display device
PCT/CN2017/116896 WO2019010920A1 (en) 2017-07-14 2017-12-18 THIN-FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR, MATRIX SUBSTRATE, AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710575147.7A CN109256418A (zh) 2017-07-14 2017-07-14 薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN109256418A true CN109256418A (zh) 2019-01-22

Family

ID=65001075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710575147.7A Pending CN109256418A (zh) 2017-07-14 2017-07-14 薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US11075304B1 (zh)
CN (1) CN109256418A (zh)
WO (1) WO2019010920A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540780A (zh) * 2020-04-23 2020-08-14 昆山国显光电有限公司 薄膜晶体管、显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369917A (zh) * 2001-01-29 2002-09-18 精工爱普生株式会社 半导体器件、电路衬底、光电装置和电子设备
CN1841781A (zh) * 2005-03-30 2006-10-04 三星Sdi株式会社 薄膜晶体管、平板显示装置及其制备方法
CN105226100A (zh) * 2014-06-27 2016-01-06 乐金显示有限公司 显示装置的薄膜晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
JP6076612B2 (ja) * 2012-04-17 2017-02-08 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369917A (zh) * 2001-01-29 2002-09-18 精工爱普生株式会社 半导体器件、电路衬底、光电装置和电子设备
CN1841781A (zh) * 2005-03-30 2006-10-04 三星Sdi株式会社 薄膜晶体管、平板显示装置及其制备方法
CN105226100A (zh) * 2014-06-27 2016-01-06 乐金显示有限公司 显示装置的薄膜晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540780A (zh) * 2020-04-23 2020-08-14 昆山国显光电有限公司 薄膜晶体管、显示面板和显示装置
CN111540780B (zh) * 2020-04-23 2022-10-18 昆山国显光电有限公司 薄膜晶体管、显示面板和显示装置

Also Published As

Publication number Publication date
US11075304B1 (en) 2021-07-27
US20210210641A1 (en) 2021-07-08
WO2019010920A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
WO2016197692A1 (zh) 阵列基板、其制备方法及显示装置
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
CN105892221B (zh) 半色调掩模板及tft基板的制作方法
CN107656407B (zh) 阵列基板及其制造方法、显示装置
CN106024909A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106847836B (zh) Tft基板及其制作方法
CN107132710A (zh) 一种阵列基板及其制备方法、显示面板
JP2017530429A (ja) アレイ基板及びその製造方法、表示装置
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
KR20140108641A (ko) 산화물 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 디스플레이 패널
CN103928400A (zh) 阵列基板及其制作方法、显示装置
CN106783889B (zh) 显示基板及其制备方法、显示装置
WO2015027620A1 (zh) 阵列基板及其制作方法、显示装置及电子产品
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN105529274B (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
CN109712993A (zh) 阵列基板及制造方法及显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN109524356B (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN105446037B (zh) 显示基板及其制作方法、显示器件
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
CN107104044A (zh) 一种电极制作方法及阵列基板的制作方法
CN104216186A (zh) 阵列基板及其制造方法、显示装置
CN109256418A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106784015B (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190122

RJ01 Rejection of invention patent application after publication