CN1369917A - 半导体器件、电路衬底、光电装置和电子设备 - Google Patents
半导体器件、电路衬底、光电装置和电子设备 Download PDFInfo
- Publication number
- CN1369917A CN1369917A CN02107085A CN02107085A CN1369917A CN 1369917 A CN1369917 A CN 1369917A CN 02107085 A CN02107085 A CN 02107085A CN 02107085 A CN02107085 A CN 02107085A CN 1369917 A CN1369917 A CN 1369917A
- Authority
- CN
- China
- Prior art keywords
- grid
- film
- semiconductor film
- semiconductor
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 171
- 239000000203 mixture Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 230000005684 electric field Effects 0.000 abstract description 22
- 239000002019 doping agent Substances 0.000 abstract description 9
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 92
- 239000010409 thin film Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 17
- 230000006866 deterioration Effects 0.000 description 14
- 238000004088 simulation Methods 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
目的在于在半导体器件中,抑制因在半导体膜端部产生的电场强度·载流子密度增加而引起的随着时间的劣化。使栅极的宽度比半导体膜的宽度窄。具备连接栅极、位于从半导体膜到栅极一侧而比栅极远的副栅极,并使副栅极的宽度比半导体膜的宽度宽。另外,在半导体膜的端部具备未掺杂掺杂物的本征半导体区。
Description
技术领域
本发明涉及一种半导体器件，具体而言，是涉及一种应用于防止器件性能随着时间劣化的半导体器件。
背景技术
图1表示作为现有半导体器件例子的薄膜晶体管。图1(a)是现有多晶硅薄膜晶体管的平面图，图1(b)是平面图在bb线上的剖面图，图1(c)是平面图在cc线上的剖面图。如图1所示，作为多晶硅晶体管，通常构造成顶栅极型(液晶显示技术，松本正一编著，产业图书)。
图2是表示典型多晶硅薄膜晶体管的制作工序的图。首先，如图2(a)所示，在玻璃衬底51上，通过使用SiH4的PECVD或使用Si2H6的LPCVD来成膜非晶硅。通过激元激光器等激光器照射或固相生长，使非晶硅再结晶，形成多晶硅膜52。接着，如图2(b)所示，对多晶硅52制图成岛状后，成膜栅极绝缘膜53，成膜并成图栅极54。之后，如图2(c)所示，使用栅极54自我调整地向多晶硅膜52打入磷或硼等杂质，进行活性化，形成CMOS结构的源、漏极区55。成膜夹层绝缘膜56，开孔接触孔，通过成膜和成图来形成源、漏极57。
发明内容
以前，当长时间驱动MOS元件等半导体器件时，存在器件性能随着时间的经过而劣化的问题。这种随着时间劣化被列举为例如用作有源层的半导体膜端部或半导体膜和绝缘膜的界面中电场集中的一个主要原因。缘于该原因的随着时间劣化在例如薄膜晶体管这样在绝缘膜上设置薄膜厚半导体膜用作有源层的半导体器件中，尤为显著。
在薄膜晶体管中，在半导体膜的端部，电场集中，电场强度变高。另外，因为半导体膜的膜厚小，所以载流子密度也见到有变高的趋势。
图3中表示在多晶硅薄膜晶体管中，器件模拟的电场强度分布和载流子密度分布的分析结果。在图3(a)所示的电场强度分布中，相对于半导体膜的大体中央部的电场强度4.5×105V/cm，在半导体膜的最前端部显示6.6×105V/cm的高值。与此对应，如图3(b)所示，相对于半导体膜大体中央部的载流子密度2.7×117cm-3，半导体膜最前端部为1.6×120cm-3。
因此，本发明的目的在于提供一种可应用于使半导体膜端部的电场强度或载流子密度降低，防止随着时间劣化的半导体器件。
本发明的第一半导体器件为包括有半导体膜、在所述半导体膜上的至少一部分中形成的栅极绝缘膜，和在所述栅极绝缘膜上形成的栅极的半导体器件，其特征在于：所述栅极与所述半导体膜的端部不重合地形成。在本说明书中，所谓半导体膜的端部，也可以是为了分离元件而设置的电场绝缘膜与半导体层邻接的部分。
本发明的第二半导体器件为包括具有源极区和漏极区的半导体膜、在所述半导体膜上的至少一部分中形成的栅极绝缘膜，和在所述栅极绝缘膜上形成的栅极的半导体器件，其特征在于：所述栅极的宽度比所述半导体膜的宽度小。其中，半导体膜的宽度和栅极的宽度被定义成垂直于源极区和漏极区之间的电流方向的方向上的长度。那就是，所述半导体器件具有半导体膜从栅极向外侧延伸的外观。
在本发明的第一和第二半导体器件中，因为在半导体膜的端部上方不形成栅极，所以可避免作为随着时间劣化原因之一的在半导体膜端部中的电场集中。因此，这些半导体器件可经过长时间后维持制造时的器件性能。
本发明的第三半导体器件的特征在于，在上述半导体器件中，还具备连接于所述栅极的副栅极。
本发明的第四半导体器件的特征在于，在上述半导体器件中，在所述栅极上配置所述副栅极。
因为本发明的第三和第四半导体器件具备副栅极，所以可高精度地控制流过半导体膜的载流子。
本发明的第五半导体器件的特征在于，在上述半导体器件中，所述副栅极与所述半导体膜的端部重合地配置。在该半导体器件中，因为半导体端部载流子的控制由副栅极进行，所以该半导体器件具有适于可同时降低半导体膜端部的电场强度或载流子密度和降低截止电流的结构。另外，不止于将所述副栅极与所述半导体膜的端部重合地配置，所述副栅极还向所述半导体膜的外侧延伸则更好。
本发明的第六半导体器件，包括有半导体膜、在所述半导体膜上的至少一部分中形成的栅极绝缘膜，和在所述栅极绝缘膜上形成的栅极，其特征在于，在所述半导体膜的端部，具备由未掺杂掺杂物的本征半导体形成的区。设置在该半导体器件的半导体膜端部上的由本征半导体形成的区，不利于载流子的移动。因此，在由本征半导体形成的区中，即使产生高强度的电场或高密度的载流子，也可抑制器件性能的随着时间劣化。另外，在整个说明书中，所谓“由未掺杂掺杂物的本征半导体形成的区”不仅意味着完全未掺杂掺杂物的半导体，而且还意味着掺杂量比其它半导体区少的区。
本发明的第七半导体器件，包括有半导体膜、在所述半导体膜上的至少一部分中形成的栅极绝缘膜，和在所述栅极绝缘膜上形成的栅极，其特征在于，在所述半导体膜，具备由未掺杂掺杂物的本征半导体形成的、向所述栅极外侧延伸的区。该半导体器件具有适于防止在驱动时或通电时半导体膜因加热而劣化的结构。若将该半导体器件用作组装在例如，移位寄存器、电平移位器、缓冲电路和模拟开关中的半导体器件，则可降低这些电路的随着时间劣化。
本发明的第八半导体器件，包括具有源极区和漏极区的半导体膜、在所述半导体膜上的至少一部分中形成的栅极绝缘膜，和在所述栅极绝缘膜上形成的栅极，其特征在于，在所述半导体膜，具备由未掺杂掺杂物的本征半导体形成的、从所述栅极向所述源极区或所述漏极区方向延伸的区。作为该半导体器件的例子，例如可举出如图7或图8所示的薄膜晶体管。这些薄膜晶体管具有适于高效率散发在半导体膜等中产生的热的结构，例如，若用作组装在移位寄存器、电平移位器、缓冲电路和模拟开关中的半导体器件，则可降低这些电路的随着时间劣化。
本发明的第九半导体器件，包括具有源极区和漏极区的半导体膜、在所述半导体膜上的至少一部分中形成的栅极绝缘膜，和在所述栅极绝缘膜上形成的栅极，其特征在于，在所述半导体膜，具备多个由未掺杂掺杂物的本征半导体形成的、向所述源极区或所述漏极区方向延伸的区。该半导体器件具有不仅可抑制电流产生的热、且可同时流过大电流量的结构。
本发明的第十半导体器件的特征在于，在上述半导体器件中，所述半导体膜形成于绝缘膜上。作为该半导体器件，可列举例如薄膜晶体管或SOI型晶体管。在薄膜晶体管中，在半导体膜端部的上下配置绝缘膜。因此，缘于半导体膜端部的高电场强度或载流子密度的器件性能的随着时间劣化，在薄膜晶体管中变得特别显著。但是，本发明的半导体器件可长时间地维持制造时的器件性能。
本发明的电路衬底，包括有上述半导体器件和向该半导体器件提供信号或供电的布线。该电路衬底应用于液晶装置或场致发光等光电装置。
本发明的第一光电装置具备有上述电路衬底、形成于该电路衬底上方的第一电极，和形成于所述第一电极上方的光电元件。
本发明的第二光电装置的特征在于，将光电元件和上述半导体器件用作从移位寄存器、电平移位器、缓冲电路和模拟开关中选择的至少一个电子电路。
在上述光电装置中，可将有机场致发光元件用作所述光电元件。
本发明的电子设备具备上述光电装置作为显示部。
附图说明
图1是现有的多晶硅薄膜晶体管的平面图、与电流平行的剖面图、与电流垂直的剖面图。
图2是表示现有多晶硅薄膜晶体管的制作工序的图。
图3是器件模拟的现有多晶硅薄膜晶体管的电场强度和载流子密度分布图。
图4是本发明第一实施例的多晶硅薄膜晶体管的平面图、与电流平行的剖面图、与电流垂直的剖面图。
图5是器件模拟的本发明第一实施例的多晶硅薄膜晶体管的电场强度和载流子密度分布图。
图6是本发明第二实施例的多晶硅薄膜晶体管的平面图、与电流平行的剖面图、与电流垂直的剖面图。
图7是本发明第三实施例的多晶硅薄膜晶体管的平面图。
图8是本发明第三实施例的多晶硅薄膜晶体管的剖面图。
图9是本发明的光电装置的剖面结构。
图10是表示应用本发明的半导体器件于光电装置中的例子的结构示意图。
图11是表示应用了安装本发明的光电装置的可移动型个人计算机的情况一种例子的图。
图12是表示安装了本发明的光电装置的便携式电话的一个例子的图。
图13是表示将本发明的光电装置应用于取景器部分的数字照相机的一个例子的图。
具体实施方式
下面说明本发明的最佳实施例。
(第一实施例)
图4表示本发明第一实施例的薄膜晶体管的模式的平面图和两个剖面图。在该薄膜晶体管中，由源极高浓度掺杂区12、漏极高浓度掺杂区13和活性区11构成的半导体膜由多晶硅构成。该薄膜晶体管虽然与图1所示现有的典型薄膜晶体管具有基本相同的结构，但从图4可知，由栅极21与源极高浓度掺杂区12、漏极高浓度掺杂区13和活性区11构成的半导体膜的端部不重合地配置。另外，与栅极21连接的副栅极22向半导体膜端部41的外侧延伸地形成。
对本实施例的薄膜晶体管进行器件模拟，调查电场强度和载流子密度的分布。结果如图5所示。该器件模拟仅考虑栅极21和副栅极22中，直接对半导体膜的电场产生影响的栅极21，除此之外，使用前述与关于的通常薄膜晶体管的器件模拟相同的参数来进行。如图3所示，在关于现有的薄膜晶体管的器件模拟的分析结果中，半导体膜的前端部的电场强度和载流子密度分别为6.6×105V/cm和1.6×120cm-3，与此相比，在关于本实施例的薄膜晶体管的器件模拟的分析结果中，分别为7.2×103V/cm和8.9×116cm-3，电场强度和载流子密度都明显减少。
由此表示，根据本实施例的薄膜晶体管，通过将栅极21与半导体膜端部41不重合地配置，可降低半导体端部的电场强度和载流子密度。
向由源极高浓度掺杂区12、漏极高浓度掺杂区13和活性区11构成的半导体膜的外侧伸出所形成的副栅极22特别是在降低截止电流方面发挥出效果。即，通过副栅极22，在微小的漏电流就成为问题的截止状态下，遮断了来自周边向漏电场对半导体端部的影响。如果电场被遮断，则由于半导体膜内的电位坡度接近零，所以载流子密度减少，抑制了微小的漏电流，降低了截止电流。
(第二实施例)
图6表示本发明第二实施例的薄膜晶体管的模式的平面图和两个剖面图。该薄膜晶体管在由源极高浓度掺杂区12、漏极高浓度掺杂区13和活性区11构成的半导体膜端部具备本征半导体区14。因此，即使本征半导体区14内产生了高强度的电场和高密度的载流子，因为本征半导体区14中不流过电流42，所以可抑制因高强度电场和高密度载流子引起的装置性能的随着时间劣化。
(第三实施例)
图7和图8中分别表示本发明第三实施例的薄膜晶体管的模式平面图和垂直于电流方向上的剖面图。因为平行于电流的剖面图与图6(b)的大体相同，所以省略。图7所示薄膜晶体管的半导体膜，通过与流过源极和漏极之间的电流42平行设置的多个本征半导体区14被分割成多个。这种结构抑制被分割成多个的半导体膜的各个端部中产生的高强度电场和高密度载流子引起的随着时间劣化，适用于散发电流在流过时产生的热。另外，因为本征半导体区14仅通过在期望的位置或区中进行杂质的掺杂就可形成，所以不特别需要多余的空间，具有可将薄膜晶体管作最致密配置的优点。具有这种结构的薄膜晶体管是液晶屏盘、场致发光屏盘和传感器等各种电气制品的重要构成要素，例如，若用作组装在传输门、反相器、计时反相器、逻辑门(NAND、NOR等)、移位寄存器、电平移位器、缓冲电路、差动放大器、电流反射镜操作放大器、DA转换器、AD转换器、DRAM、SRAM、算术回路加法器、微机、DSP、模拟开关、和CPU等电路中的半导体器件，则可降低这些电路的随着时间劣化。
在本实施例中，如图8所示，栅极21与电流流过方向交叉延伸，覆盖半导体膜的端部而形成。代替栅极覆盖半导体膜的端部，可由最外侧的半导体膜的端部不被栅极覆盖来形成栅极，也可在该栅极上设置副栅极。
图9是表示作为本发明的光电装置的一个例子，将有机场致发光元件用作光电元件的有机场致发光装置的图。连接于配置在绝缘衬底71上的薄膜晶体管72和75中的薄膜晶体管75的第一夹层绝缘膜76上形成的源极或漏极77，通过设置在第二夹层绝缘膜78中的接触孔与象素电极79连接。在象素电极79为由ITO等材料构成的阳极的情况下，如本实施例所示，在象素电极79上设置空穴注入层83，作为电荷注入层是较好的。另外，在空穴注入层83上配置发光层84。在发光层84上形成阴极85，并在阴极85上配置防止水分或氧气侵入阴极85或发光层84的密封剂86。在发光层84或空穴注入层85的侧面配置密封层81，在密封层81上配置夹层82。
在使用喷墨法或微溅射法等液相加工来形成空穴注入层83或发光层84的情况下，通过使密封层81和夹层82对于用于形成发光层84或空穴注入层83中液体的亲液性不同，可容易地在密封层81的规定位置上选择性地配置空穴注入层83或发光层84。
图10是表示为了驱动发光元件等光电元件，而使用配置了本发明的半导体器件的有机场致发光元件的有源矩阵型显示装置的应用情况的一个例子的图，在该图中，符号200为显示装置。
如为电路图的图10所示，该显示装置200，在基体上分别布线多个扫描线131、在与这些扫描线131交叉的方向上延伸的多个信号线132、和与这些信号线132并列延伸的多个公共供电线133，因此对应于扫描线131和信号线132的各交点设置象素(象素区)1A而构成。
对信号线132设置数据侧驱动电路103。另一方面，对扫描线131设置扫描侧驱动电路104。另外，在各象素区1A中，设置通过扫描线131将扫描信号提供给栅极的第一薄膜晶体管142、通过该第一薄膜晶体管142保持由信号线132提供的数据信号的保持电容cap、将由保持电容cap保持的数据信号提供给栅极的第二薄膜晶体管143、通过该第二薄膜晶体管143与公共供电线133电连接时从公共供电线133流入驱动电流的象素电极141、和夹在该象素电极141和对置电极154之间的发光元件140。
基于这种结构，当驱动扫描线143来导通第一薄膜晶体管142时，将此时的信号线132的电位保持在保持电容cap中，并根据该保持电容cap的状态，而决定第二薄膜晶体管143的导通状态。另外，通过第二薄膜晶体管143的沟道从公共供电线133向象素电极141流过电流，更通过由发光元件140向对置电极154流过电流，从而发光元件140可根据流过的电流量来发光。
可使用本发明的半导体器件来作为薄膜晶体管143和142。另外，本发明的半导体器件也可用作包含于数据侧驱动电路103或扫描侧驱动电路104中的例如移位寄存器、电平移位器、视频线、开关等的构成元件。特别是如图9所示形成多个本征半导体区的半导体器件最适于作为有大电流量流过的移位寄存器或电平移位器。
下面说明应用上述光电装置的电子设备的几个例子。图11是表示应用上述光电装置的可移动型个人计算机的结构的立体图。在该图中，个人计算机1100由包括键盘1102的主体部1104和显示单元1106构成，该显示单元1106具备上述的光电装置。
图12是表示在其显示部中应用上述光电装置100的便携式电话的结构的立体图。在该图中，便携式电话1200除多个操作键1202外，还具备收听口1204、传话口1206以及上述光电装置100。
图13是表示将上述光电装置100应用于其取景器的数字照相机的结构的立体图。该图简单地表示了与外部设备的连接。其中，通常的相机通过被摄体的光像来感光胶卷，而数字照相机1300通过CCD(电荷耦合装置)等摄像元件进行光电转换来生成摄像信号。在数字照相机1300的外壳1302的背面上，设置上述光电装置100，根据CCD的摄像信号进行显示而构成，光电装置100用作显示被摄体的取景器。另外，在外壳1302的观察侧(图中的里面侧)，设置包含光学透镜或CCD等的受光单元1304。
当摄影者确认光电装置100中显示的被摄体像并按下快门1306时，此时的CCD的摄像信号传送和存储在电路衬底1308的存储器中。另外，处于该数字照相机1300内，在外壳1302的侧面，设置视频信号输出端子1312和数据通信用的输入输出端子1314。如图所示，根据需要，分别将电视监视器1430连接在前者的视频信号输出端子1312上，或将个人计算机1440连接在后者的数据通信用的输入输出端子1314上。另外，通过规定的操作将存储在电路衬底1308的存储器中的摄像信号，输出到电视监视器1430或个人计算机1440来构成。
作为应用本发明光电装置100的电子设备，除图11的个人计算机、图12的便携式电话、图13的数字照相机外，还可列举例如具备电视、取景器、监视器直视型录象机、汽车驾驶导向装置、呼机、电子笔记本、台式电子计算机、文字处理器、工作站、可视电话、POS终端、触板的设备等。另外，不用说可应用上述光电装置100，作为这些各种电子设备的显示部。
虽然上述实施例涉及多晶硅薄膜晶体管，但即使对于其它半导体器件，例如单晶硅薄膜晶体管、非晶硅薄膜晶体管或其它薄膜晶体管，本发明的构思也是有效的。
本发明的半导体器件可组装在各种电路中。例如，作为各种电气制品，例如液晶屏盘、场致发光屏盘、和传感器等的重要构成要素，通过在传输门、反相器、计时反相器、逻辑门(NAND、NOR等)、移位寄存器、电平移位器、缓冲电路、差动放大器、电流反射镜操作放大器、DA转换器、AD转换器、DRAM、SRAM、算术回路加法器、微机、DSP、模拟开关、和CPU中组装本发明的半导体器件，可抑制这些电路性能的随着时间劣化。
Claims (15)
1.一种半导体器件，包括半导体膜，在所述半导体膜上的至少一部分中形成的栅极绝缘膜和在所述栅极绝缘膜上形成的栅极，其特征在于：
所述栅极与所述半导体膜的端部不重合地形成。
2.一种半导体器件，包括具有源极区和漏极区的半导体膜，在所述半导体膜上的至少一部分中形成的栅极绝缘膜和在所述栅极绝缘膜上形成的栅极，其特征在于：
所述栅极的宽度比所述半导体膜的宽度小。
3.根据权利要求1或2所述的半导体器件，其特征在于：
还具备连接于所述栅极上的副栅极。
4.根据权利要求3所述的半导体器件，其特征在于：
在所述栅极上配置所述副栅极。
5.根据权利要求3或4所述的半导体器件，其特征在于：
所述副栅极与所述半导体膜的端部重合地配置。
6.一种半导体器件，包括半导体膜，在所述半导体膜上的至少一部分中形成的栅极绝缘膜和在所述栅极绝缘膜上形成的栅极，其特征在于：
在所述半导体膜的端部具备由未掺杂掺杂物的本征半导体形成的区。
7.一种半导体器件，包括半导体膜，在所述半导体膜上的至少一部分中形成的栅极绝缘膜和在所述栅极绝缘膜上形成的栅极，其特征在于：
在所述半导体膜上，具备由未掺杂掺杂物的本征半导体形成的、向所述栅极外侧延伸的区。
8.一种半导体器件，包括具有源极区和漏极区的半导体膜，在所述半导体膜上的至少一部分中形成的栅极绝缘膜和在所述栅极绝缘膜上形成的栅极，其特征在于：
在所述半导体膜上，具备由未掺杂掺杂物的本征半导体形成的、从所述栅极向所述源极区或所述漏极区方向延伸的区。
9.一种半导体器件，包括具有源极区和漏极区的半导体膜，在所述半导体膜上的至少一部分中形成的栅极绝缘膜和在所述栅极绝缘膜上形成的栅极，其特征在于：
在所述半导体膜上，具备多个由未掺杂掺杂物的本征半导体形成的、向源极区或所述漏极区方向延伸的区。
10.根据权利要求1至9之一所述的半导体器件，其特征在于：
所述半导体膜形成于绝缘膜上。
11.一种电路衬底，包括根据权利要求1至10之一所述的半导体器件和向所述半导体器件提供信号或供电的布线。
12.一种光电装置，具备权利要求11所述的电路衬底、形成于所述电路衬底上方的第一电极和形成于所述第一电极上方的光电元件。
13.一种光电装置，其特征在于：
将光电元件和权利要求7-9之一所述的半导体器件用作从移位寄存器、电平移位器、缓冲电路和模拟开关中选择的至少一个电子电路。
14.根据权利要求12或13所述的光电装置，其特征在于：所述光电元件为有机场致发光元件。
15.一种电子设备，具备权利要求11或12所述的光电装置作为显示部。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020697 | 2001-01-29 | ||
| JP20697/01 | 2001-01-29 | ||
| JP20697/2001 | 2001-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1369917A true CN1369917A (zh) | 2002-09-18 |
| CN1215571C CN1215571C (zh) | 2005-08-17 |
Family
ID=18886368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021070857A Expired - Fee Related CN1215571C (zh) | 2001-01-29 | 2002-01-29 | 半导体器件、电路衬底、光电装置和电子设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7112818B2 (zh) |
| KR (1) | KR100554763B1 (zh) |
| CN (1) | CN1215571C (zh) |
| TW (1) | TWI246755B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100447949C (zh) * | 2004-04-16 | 2008-12-31 | 精工爱普生株式会社 | 半导体装置以及其制造方法、电光学装置、电子设备 |
| CN109256418A (zh) * | 2017-07-14 | 2019-01-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4102788B2 (ja) * | 2004-08-16 | 2008-06-18 | シャープ株式会社 | 液晶表示装置の製造方法 |
| KR100731738B1 (ko) * | 2005-03-30 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 평판표시장치 및 그 제조방법 |
| TWI275184B (en) * | 2006-05-18 | 2007-03-01 | Au Optronics Corp | Thin film transistor and fabrication method thereof |
| US9048323B2 (en) | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124769A (en) * | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
| KR940006707B1 (ko) | 1991-11-01 | 1994-07-25 | 삼성전자 주식회사 | 박막트랜지스터 |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| US5492843A (en) * | 1993-07-31 | 1996-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device and method of processing substrate |
| US5612234A (en) | 1995-10-04 | 1997-03-18 | Lg Electronics Inc. | Method for manufacturing a thin film transistor |
| CN100502047C (zh) * | 1996-06-28 | 2009-06-17 | 精工爱普生株式会社 | 薄膜晶体管 |
| JPH1197699A (ja) * | 1997-09-24 | 1999-04-09 | Toshiba Corp | 薄膜トランジスタ |
| US6399988B1 (en) * | 1999-03-26 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having lightly doped regions |
| TW439294B (en) | 1999-09-17 | 2001-06-07 | Shr Min | Thin-film transistor having subgate and the manufacturing method of the same |
| US6384427B1 (en) * | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| JP2002261292A (ja) | 2000-12-26 | 2002-09-13 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-01-29 TW TW091101482A patent/TWI246755B/zh not_active IP Right Cessation
- 2002-01-29 CN CNB021070857A patent/CN1215571C/zh not_active Expired - Fee Related
- 2002-01-29 US US10/058,116 patent/US7112818B2/en not_active Expired - Lifetime
- 2002-01-29 KR KR1020020005092A patent/KR100554763B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100447949C (zh) * | 2004-04-16 | 2008-12-31 | 精工爱普生株式会社 | 半导体装置以及其制造方法、电光学装置、电子设备 |
| CN109256418A (zh) * | 2017-07-14 | 2019-01-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| US11075304B1 (en) | 2017-07-14 | 2021-07-27 | Boe Technology Group Co., Ltd. | Thin-film transistor and fabrication method thereof, array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020063522A (ko) | 2002-08-03 |
| CN1215571C (zh) | 2005-08-17 |
| TWI246755B (en) | 2006-01-01 |
| US7112818B2 (en) | 2006-09-26 |
| KR100554763B1 (ko) | 2006-02-22 |
| US20020125481A1 (en) | 2002-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1224949C (zh) | 电光装置的驱动方法、电光装置以及电子装置 | |
| US11574978B2 (en) | Display panel and display apparatus | |
| CN101154346B (zh) | 影像显示系统及其制造方法 | |
| US6399933B2 (en) | Active matrix display device and method of manufacturing the same | |
| CN1163968C (zh) | 半导体器件及其制造方法 | |
| CN1172281C (zh) | 有源矩阵式显示装置的驱动电路和电子装置及其驱动方法 | |
| CN1174356C (zh) | 包含有机电致发光元件的驱动电路及电子装置以及电光装置 | |
| KR100453618B1 (ko) | 전기 광학 장치의 구동 방법 및 전기 광학 장치 및 전자기기 | |
| CN1299249C (zh) | 电光学装置及其驱动方法以及电子设备及其驱动方法 | |
| CN100335957C (zh) | 共平面开关模式液晶显示装置及其制造方法 | |
| CN1061146C (zh) | 电光器件及其制造方法和驱动方法 | |
| CN1288614C (zh) | 电子电路、场致发光显示装置、电光装置和电子仪器 | |
| US7812524B2 (en) | Light emitting device | |
| CN1180395C (zh) | 液晶显示装置及其制造方法 | |
| CN101047199A (zh) | 有机电激发光显示元件及其制造方法 | |
| CN1286078C (zh) | 显示装置及使用该装置的便携式终端装置 | |
| CN1912717A (zh) | 液晶显示装置 | |
| CN1704827A (zh) | 一种液晶显示器件及其制造方法 | |
| CN1598913A (zh) | 电子电路及其驱动方法、电光学装置以及电子机器 | |
| US7019763B2 (en) | Display device, driving method therefor, electro-optical device, driving method therefor, and electronic apparatus | |
| CN100335956C (zh) | 图像显示装置 | |
| US7929038B2 (en) | Current drive-type apparatus and display apparatus | |
| CN1215571C (zh) | 半导体器件、电路衬底、光电装置和电子设备 | |
| CN1732498A (zh) | 半导体装置、发光显示装置以及它们的驱动方法 | |
| CN1716632A (zh) | 双栅极薄膜电晶体与像素结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050817 Termination date: 20190129 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |