CN1716632A - 双栅极薄膜电晶体与像素结构及其制造方法 - Google Patents
双栅极薄膜电晶体与像素结构及其制造方法 Download PDFInfo
- Publication number
- CN1716632A CN1716632A CN 200410062404 CN200410062404A CN1716632A CN 1716632 A CN1716632 A CN 1716632A CN 200410062404 CN200410062404 CN 200410062404 CN 200410062404 A CN200410062404 A CN 200410062404A CN 1716632 A CN1716632 A CN 1716632A
- Authority
- CN
- China
- Prior art keywords
- gate
- dielectric layer
- layer
- drain
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 34
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种双栅极薄膜电晶体与像素结构及其制造方法，其双栅极薄膜晶体管，包括一基板、一第一栅极、一第一介电层、一半导体层、一源极、一漏极、一第二介电层与一第二栅极。第一栅极配置于基板上，而第一介电层配置于基板上并覆盖住第一栅极。此外，半导体层至少配置于第一栅极上方的第一介电层上，而源极与漏极配置于半导体层上。另外，第二介电层配置于第一介电层上并覆盖源极以及漏极。再者，第二栅极至少配置于半导体上方的第二介电层上，且第二栅极与第一栅极电性连接。
Description
技术领域
本发明涉及一种像素结构(pixel structure)及其制造方法，特别是涉及一种具有双栅极薄膜晶体管(double gate thin film transistor)与像素结构及其制造方法。
背景技术
由于显示器的需求与日俱增，因此业界全力投入相关显示器的发展。其中，又以阴极射线管(Cathode Ray Tube)因具有优异的显示品质与技术成熟性，因此长年独占显示器市场。然而，近来由于绿色环保概念的兴起对于其能源消耗较大与产生辐射量较大的特性，加上产品扁平化空间有限，因此无法满足市场对于轻、薄、短、小、美以及低消耗功率的市场趋势。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)已逐渐成为市场的主流。
对薄膜晶体管液晶显示模块(TFT-LCD module)而言，其主要是由一液晶显示面板(liquid crystal display Panel)及一背光模块(back light module)所构成。其中，液晶显示面板通常是由一薄膜晶体管数组基板(thin filmtransistor substrate)、一彩色滤光基板(color filter substrate)与配置于此两基板间的一液晶层所构成，而背光模块用以提供此液晶显示面板所需的面光源，以使液晶显示模块达到显示的效果。此外，薄膜晶体管数组基板通常包括多个数据配线(data line)、多个扫描配线(scan line)、多个薄膜晶体管与多个像素电极(pixel electrode)，其中这些数据配线与这些扫描配线配置于一基板上，而这些数据配线与这些扫描配线是在基板上划分出多个像素区域。另外，薄膜晶体管配置于像素区域(pixel region)上，而薄膜晶体管通过数据配线与扫描配线驱动，且薄膜晶体管与像素电极电性连接。
薄膜晶体管透过扫描线配以及数据配线的控制而驱动其呈现“开”或“关”的状态，以决定与此薄膜晶体管电性连接的像素电极是否充入电荷。然而，由于传统薄膜晶体管为单一栅极结构的设计，因此透过此薄膜晶体管而充入像素电极的电荷流量将有一定的极限。
发明内容
本发明的目的就是在提供一种双栅极薄膜晶体管，其具有较大的输出电流。
此外，本发明的再一目的是提供一种像素结构，其具有双栅极薄膜晶体管，以提高使用此种像素结构的显示器的显示品质。
另外，本发明的又一目的是提供一种像素结构的制造方法，用以制造出具有双栅极薄膜晶体管的像素结构。
本发明提出一种双栅极薄膜晶体管，其包括一基板、一第一栅极(gate)、一第一介电层(dielectric layer)、一半导体层、一源极(source)、一漏极(drain)、一第二介电层与一第二栅极。第一栅极配置于基板上，而第一介电层配置于基板上并覆盖住第一栅极。此外，半导体层至少配置于第一栅极上方的第一介电层上，而源极与漏极配置于半导体层上。另外，第二介电层配置于第一介电层上并覆盖源极以及漏极。再者，第二栅极至少配置于半导体层上方的第二介电层上，且第二栅极与第一栅极电性连接。
本发明提出一种像素结构，其包括一基板、一扫描配线、一数据配线、一双栅极薄膜晶体管与一像素电极。扫描配线与数据配线配置于基板上。此外，双栅极薄膜晶体管配置于基板上。另外，像素电极配置于基板上，而像素电极与双栅极薄膜晶体管电性连接。
承上所述，双栅极薄膜晶体管包括一第一栅极、一第一介电层、一半导体层、一源极、一漏极、一第二介电层与一第二栅极，其中第一栅极与扫描配线电性连接。此外，第一介电层至少覆盖第一栅极，而半导体层至少配置于第一栅极上方的第一介电层上。另外，源极与漏极配置于半导体层上，且源极与数据配线电性连接，其中像素电极与漏极电性连接。再者，第二介电层配置于第一介电层上并覆盖源极以及漏极，而第二栅极至少配置于半导体层上方的第二介电层上，其中第二栅极与第一栅极电性连接，且像素电极与第二栅极电性隔离。
本发明提出一种像素结构的制造方法，其包括几个步骤。首先，提供一基板，其具有一主动组件区。然后，在基板上形成一扫描配线以及与扫描配线连接的一第一栅极。之后，在基板上形成一第一介电层，以覆盖扫描配线与第一栅极。随后，至少在第一栅极上方的第一介电层上形成一半导体层。接着，在基板上方形成一数据配线，并且同时于半导体层上形成一源极与一漏极，而源极与数据配线电性连接。再后，在基板上形成一第二介电层，以覆盖数据配线、源极以及漏极。在第二介电层上形成一第二栅极与一像素电极，其中第二栅极与第一栅极电性连接，而像素电极与漏极电性连接。
基于上述，本发明的双栅极薄膜晶体管将第二栅极配置于半导体层上方的第二介电层上，且第二栅极是电性连接至第一栅极，透过此种双重栅极的设计可以诱导(induce)源极与漏极之间的信道产生较大的电流量。此外，在不额外增加的制程步骤下，本发明的像素结构的制造方法能够制造出具有双栅极薄膜晶体管的像素结构，其结果不仅无须增加生产成本，更可以提高使用此像素结构的液晶显示器的显示品质。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举两种较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A是本发明第一较佳实施例的像素结构的俯视示意图。
图1B是沿图1A的‘I-I’线的剖面结构示意图。
图1C是沿图1A的‘II-II’线的剖面结构示意图。
图2A是本发明第二较佳实施例的像素结构的俯视示意图。
图2B是沿图2A之‘III-III’线的剖面结构示意图。
图号说明：
100、200：像素结构；
110：基板；
120：扫描配线；
122：第一栅极；
130：数据配线；
132：源极；
134：漏极；
140、240：双栅极薄膜晶体管；
142：第一介电层；
144：半导体层；
144a：欧姆接触层；
144b：信道层；
146：第二介电层；
148、156、248：接触窗；
152、252：第二栅极；
154：像素电极；
‘I-I’、‘II-II’、‘III-III’：剖面线
具体实施方式
本发明将一第二栅极配置于半导体层上方的第二介电层上，并将第二栅极电性连接至第一栅极，以形成双栅极薄膜晶体管，透过此种双重栅极的设计可以诱导源极与漏极之间的信道产生较大的电流量。此外，此种双栅极薄膜晶体管可以应用至像素结构中，而使用此种像素结构的显示器将具有较佳的显示品质。以下将举实施例分别说明本发明的双栅极薄膜晶体管与像素结构及其制造方法。然而，以下所述的实施例用以说明本发明，并非用以限定本发明的范围，因此熟悉此技术者可依照本发明的精神而针对以下所述的实施例进行适当修改，其还应属于本发明所揭露的范围。
第一实施例：
图1A是本发明第一较佳实施例的像素结构的俯视示意图。图1B是沿图1A的‘I-I’线的剖面结构示意图。图1C是沿图1A的‘II-II’线的剖面结构示意图。请同时参照图1A、图1B与图1C，像素结构100例如应用于一液晶显示器或其它显示器，而配置在一基板110上的像素结构100包括一扫描配线120、一数据配线130、一双栅极薄膜晶体管140与一像素电极154。扫描配线120与数据配线130配置于基板110上，如图1A所示。此外，双栅极薄膜晶体管140配置于基板110上，而双栅极薄膜晶体管140与数据配线130和扫描配线120电性连接。另外，像素电极154与双栅极薄膜晶体管140电性连接。
请继续参照图1B，双栅极薄膜晶体管140包括一第一栅极122、一第一介电层142、一半导体层144、一源极132、一漏极134、一第二介电层146与一第二栅极152，其中第一栅极122与扫描配线120电性连接。此外，第一介电层142配置于基板110上，并覆盖第一栅极122。另外，半导体层144至少配置于第一栅极122上方的第一介电层142上。再者，源极132与漏极134配置于半导体层144上，而源极132与数据配线130电性连接，且漏极134与像素电极154电性连接。
第二介电层146配置于第一介电层142上，并覆盖源极132与漏极134。此外，第二栅极152至少配置于半导体层144上方的第二介电层146上，其中第二栅极152与第一栅极122电性连接(如图1C所示)，且像素电极154与第二栅极152电性隔离。值得一提的是，双栅极薄膜晶体管140例如更包括一接触窗(contact hole)156与接触窗148，其中接触窗156位于第二介电层142内，且像素电极154经过接触窗156与漏极134电性连接。而接触窗148位于第一介电层142与第二介电层146内，且第二栅极152经过接触窗148电性连接至第一栅极122，如图1C所示。另外，上述的半导体层144例如包括一信道层(channel layer)144b与一欧姆接触层(ohm contact layer)144a，而欧姆接触层144a分别配置于信道层144b以及源极132与漏极134之间，如图1B所示。
承上所述，第二栅极152例如是一透明导体层或一金属层，而透明导体层的材质例如包括铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(IndiumZinc Oxide，IZO)。此外，像素电极154的材质例如包括铟锡氧化物或铟锌氧化物。此外，像素电极154并不限定于通过接触窗156与漏极134电性连接，而像素电极154也可以配置在第一介电层142上，而直接与漏极134的表面接触，以使两者电性连接(未绘示出)。当本发明的像素结构100应用于液晶显示器时，由于双栅极薄膜晶体管140的双栅极的设计可以诱导信道层144b产生较大的电流信道，因此此种双栅极薄膜晶体管140能够提供较大的电流，以改善液晶显示器的显示品质。
此外，相对于现有技术所使用的单栅极薄膜晶体管的尺寸，由于本发明的双栅极薄膜晶体管140能够提供较大的电流，因此其尺寸能够进一步缩小，其结果不仅能够达到液晶显示器所需的充电特性，更可降低讯号失真的程度。值得一提的是，双栅极薄膜晶体管140并不限定使用在液晶显示器的像素结构100中，而双栅极薄膜晶体管140更可使用于其它电子装置内。再者，对于像素结构100的制造方法，其详述如后。
请同时参照图1A、图1B与图1C，像素结构100的制造方法例如包括几个步骤：首先，提供一基板110，并在基板110上形成一扫描配线120以及与扫描配线120连接的一第一栅极122。之后，在基板110上形成一第一介电层142，以覆盖扫描配线120与第一栅极122。随后，至少在第一栅极122上方的第一介电层142上形成一半导体层144，而半导体层144例如包括一信道层144b与欧姆接触层144a，其中欧姆接触层144a形成于信道层144b以及漏极134与源极132之间。接着，在基板110上方形成一数据配线130，并且同时于半导体层144上形成一源极132以及一漏极134，且源极132与数据配线130电性连接。再后，在基板110上形成一第二介电层146，以覆盖数据配线130、源极132以及漏极134。
对第二介电层146与第一介电层142进行图案化制程，以形成接触窗开口148、156，其分别暴露出第一栅极122的部分表面与漏极134的部分表面。然后，在基板110上形成一第二栅极152与一像素电极154，其中第二栅极152至少覆盖于半导体层144上方的第二介电层146。而第二栅极152的导电材质填入接触窗148开口内，因而使第二栅极152与第一栅极122电性连接，如图1C所示。同样的，像素电极154的导电材质也填入接触窗开口156内，因而使像素电极154与漏极134电性连接。在一较佳实施例中，形成第二栅极152以及像素电极154的方法例如是先于第二介电层146上形成一透明导电层(未绘示出)，再图案化此透明导电层以形成。
由于第二栅极152与像素电极154是同时形成，且接触窗156与接触窗148也同时形成，因此在不增加现有技术的制程步骤的情况下，本发明的像素结构100的制造方法能够形成双栅极薄膜晶体管140。值得注意的是，本发明并不限定第二栅极152与像素电极154必须同时形成，且也不限定第二栅极152与像素电极154需具有相同的材质。在另一实施例中，像素电极154可以形成在第一介电层146上，且之后所形成的漏极134会覆盖部分的像素电极154，以使两者电性连接。
第二实施例：
图2A是本发明第二较佳实施例的像素结构的俯视示意图。图2B是沿图2A之‘III-III’线的剖面结构示意图。若是第二实施例的标号与第一实施例相同，其表示在第二实施例中所指明的构件相同于在第一实施例中所指明的构件，在此不再赘述。
请参照图2A与图2B，第二实施例与第一实施例相似，其不同之处在于：在第二实施例的像素结构200中，双栅极栅极薄膜晶体管240的第二栅极栅极252仅配置于对应漏极漏极134与源极132之间的第二介电层146上，而第二栅极252是通过接触窗248电性连接至第一栅极122(类似图1C所示)。值得注意的是，由于第二栅极252仅配置于对应漏极134与源极132之间的第二介电层146上，因此可以减少第二栅极252与源极132与漏极134之间的所产生的寄生电容(parasitism capacitance)。
承上所述，第二实施例的制造方式与第一实施例相似，其不同之处在于：于定义第二栅极252时，仅使第二栅极252形成于对应漏极134与源极132之间的第二介电层146上。同样的，本实施例并不限定像素电极154与第二栅极252需同时形成。
综上所述，本发明的双栅极薄膜晶体管与像素结构及其制造方法具有下列优点：
一、本发明的双栅极薄膜晶体管因具有双重栅极的设计，透过此种双重栅极的设计可以诱导源极与漏极之间的信道产生较大的电流量。
二、由于本发明的像素结构采用能够提供较大电流的双栅极薄膜晶体管，因此使用本发明的像素结构的液晶显示器具有较佳的显示效果。此外，由于本发明的双栅极薄膜晶体管能够提供较大电流量，因此可以缩小双栅极薄膜晶体管的尺寸以改善显示品质。
三、在本发明的双栅极薄膜晶体管中，第二栅极还可仅配置于对应源极与漏极之间上方的第二介电层上，以降低双栅极薄膜晶体管的寄生电容。
四、在不增加制程步骤的情况下，本发明的像素结构的制造方法能够制造出具有双栅极薄膜晶体管的像素结构，其结果不仅无须增加生产成本，更可以提高使用此像素结构的液晶显示器的显示品质。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作适当的更动与润饰，因此本发明的保护范围当视权利要求范围所界定为准。
Claims (15)
1.一种双栅极薄膜晶体管，其特征在于，包括：
一第一栅极，配置于一基板上；
一第一介电层，配置于该基板上并覆盖住该第一栅极；
一半导体层，至少配置于该第一栅极上方的该第一介电层上；
一源极以及一漏极，配置于该半导体层上；
一第二介电层，配置于该第一介电层上并覆盖该源极以及该漏极；以及一第二栅极，至少配置于该半导体层上方的该第二介电层上，且该第二栅极与该第一栅极电性连接。
2.根据权利要求1所述的双栅极薄膜晶体管，其特征在于，该第二栅极配置对应该源极与该漏极之间的该第二介电层上。
3.根据权利要求1所述的双栅极薄膜晶体管，其特征在于，还包括一接触窗，配置于该第一介电层与该第二介电层内，且该第二栅极经过该接触窗电性连接至该第一栅极。
4.根据权利要求1所述的双栅极薄膜晶体管，其特征在于，该半导体层包括一信道层与一欧姆接触层，而该欧姆接触层系配置于该信道层与该源极以及该漏极之间。
5.根据权利要求1所述的双栅极薄膜晶体管，其特征在于，该第二栅极包括一透明导体层与一金属层其中之一。
6.一种像素结构，其特征在于，包括：
一扫描配线与一数据配线，配置于一基板上；
一双栅极薄膜晶体管，配置于该基板上，其中该双栅极薄膜晶体管包括：
一第一栅极，其与该扫描配线电性连接；
一第一介电层，至少覆盖该第一栅极；
一半导体层，至少配置于该第一栅极上方的该第一介电层上；
一源极以及一漏极，配置于该半导体层上，且该源极与该数据配线电性连接；
一第二介电层，配置于该第一介电层上且覆盖该源极以及该漏极；
一第二栅极，至少配置于该半导体层上方的该第二介电层上，且该第二栅极与该第一栅极电性连接；以及
一像素电极，配置于该基板上，其中该像素电极与该双栅极薄膜晶体管的该漏极电性连接。
7.根据权利要求6所述的像素结构，其中该第二栅极配置于对应该源极与该漏极之间的该第二介电层上。
8.根据权利要求6所述的像素结构，其特征在于，还包括一接触窗，配置于该第一介电层与该第二介电层内，且该第二栅极经过该接触窗电性连接至该第一栅极。
9.根据权利要求6所述的像素结构，其特征在于，该半导体层包括一信道层与一欧姆接触层，而该欧姆接触层配置于该信道层与该源极以及该漏极之间。
10.根据权利要求6所述的像素结构，其特征在于，该第二栅极包括一透明导体层与一金属层其中之一。
11.一种像素结构的制造方法，其特征在于，包括：
在一基板上形成一扫描配线以及与该扫描配线连接的一第一栅极；
在该基板上形成一第一介电层，以覆盖该扫描配线与该第一栅极；
至少在该第一栅极上方的该第一介电层上形成一半导体层；
在该基板上方形成一数据配线，并且同时于该半导体层上形成一源极以及一漏极，且该源极与该数据配线电性连接；
在该基板上形成一第二介电层，覆盖该数据配线、该源极以及该漏极；
在该第二介电层上形成一第二栅极与一像素电极，其中该第二栅极与该第一栅极电性连接，该像素电极与该漏极电性连接。
12.根据权利要求11所述的像素结构的制造方法，其特征在于，形成该第二栅极以及该像素电极之前，还包括：
在该第二介电层与该第一介电层内形成一接触窗开口，其暴露出该第一栅极的部分表面；以及
于该第二介电层上形成该第二栅极时，该第二栅极透过该接触窗开口而与该第一栅极电性连接。
13.根据权利要求11所述的像素结构的制造方法，其特征在于，形成该第二栅极以及该像素电极之前，还包括：
于该第二介电层中形成一接触窗开口，暴露出该漏极；
于该第二介电层上形成该像素电极时，该像素电极透过该接触窗开口而与该漏极电性连接。
14.根据权利要求11所述的像素结构的制造方法，其特征在于，该第二栅极形成于对应该源极与该漏极之间的该第二介电层上。
15.根据权利要求11所述的像素结构的制造方法，其特征在于，该半导体层包括一信道层与一欧姆接触层，而该欧姆接触层形成于该信道层与该源极以及该漏极之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410062404XA CN100444405C (zh) | 2004-07-02 | 2004-07-02 | 双栅级薄膜电晶体与像素结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200410062404XA CN100444405C (zh) | 2004-07-02 | 2004-07-02 | 双栅级薄膜电晶体与像素结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716632A true CN1716632A (zh) | 2006-01-04 |
| CN100444405C CN100444405C (zh) | 2008-12-17 |
Family
ID=35822230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410062404XA Expired - Fee Related CN100444405C (zh) | 2004-07-02 | 2004-07-02 | 双栅级薄膜电晶体与像素结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100444405C (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100568533C (zh) * | 2007-01-10 | 2009-12-09 | 国际商业机器公司 | 双栅场效应晶体管及其形成方法 |
| CN102062981A (zh) * | 2009-11-11 | 2011-05-18 | 乐金显示有限公司 | 用于显示设备的阵列基板 |
| CN101556962B (zh) * | 2008-04-11 | 2013-03-13 | 三星电子株式会社 | 包括具有两个栅极的感应晶体管的图像传感器及操作方法 |
| US8518739B2 (en) | 2008-11-13 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN103474472A (zh) * | 2013-09-10 | 2013-12-25 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、阵列基板及显示面板 |
| CN103872259A (zh) * | 2012-12-11 | 2014-06-18 | 乐金显示有限公司 | 双栅型薄膜晶体管和包括其的有机发光二极管显示器 |
| CN104659057A (zh) * | 2013-11-22 | 2015-05-27 | 乐金显示有限公司 | 用于显示装置的阵列基板 |
| CN104934447A (zh) * | 2009-08-07 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN106328078A (zh) * | 2015-07-03 | 2017-01-11 | 三星显示有限公司 | 液晶显示器 |
| JP2022081493A (ja) * | 2009-10-21 | 2022-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115850A (ja) * | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | アクテイブマトリツクスパネル |
| JPH11261097A (ja) * | 1998-03-12 | 1999-09-24 | Casio Comput Co Ltd | フォトセンサ素子 |
| KR100425858B1 (ko) * | 1998-07-30 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| US6365465B1 (en) * | 1999-03-19 | 2002-04-02 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques |
| TW490745B (en) * | 2000-05-15 | 2002-06-11 | Ibm | Self-aligned double gate MOSFET with separate gates |
| CN1332448C (zh) * | 2002-12-03 | 2007-08-15 | 友达光电股份有限公司 | 有源式有机发光二极管的像素结构及其制造方法 |
-
2004
- 2004-07-02 CN CNB200410062404XA patent/CN100444405C/zh not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100568533C (zh) * | 2007-01-10 | 2009-12-09 | 国际商业机器公司 | 双栅场效应晶体管及其形成方法 |
| CN101556962B (zh) * | 2008-04-11 | 2013-03-13 | 三星电子株式会社 | 包括具有两个栅极的感应晶体管的图像传感器及操作方法 |
| US9054203B2 (en) | 2008-11-13 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8518739B2 (en) | 2008-11-13 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN101740583B (zh) * | 2008-11-13 | 2013-12-25 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN104934447B (zh) * | 2009-08-07 | 2019-01-22 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN104934447A (zh) * | 2009-08-07 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| JP7411701B2 (ja) | 2009-10-21 | 2024-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022081493A (ja) * | 2009-10-21 | 2022-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN104851918A (zh) * | 2009-11-11 | 2015-08-19 | 乐金显示有限公司 | 用于显示设备的阵列基板 |
| US8785257B2 (en) | 2009-11-11 | 2014-07-22 | Lg Display Co., Ltd. | Array substrate for display device |
| CN104851918B (zh) * | 2009-11-11 | 2018-03-09 | 乐金显示有限公司 | 用于显示设备的阵列基板 |
| CN102062981A (zh) * | 2009-11-11 | 2011-05-18 | 乐金显示有限公司 | 用于显示设备的阵列基板 |
| US9312353B2 (en) | 2012-12-11 | 2016-04-12 | Lg Display Co., Ltd. | Double gate type thin film transistor and organic light emitting diode display including the same |
| CN103872259B (zh) * | 2012-12-11 | 2016-09-14 | 乐金显示有限公司 | 双栅型薄膜晶体管和包括其的有机发光二极管显示器 |
| CN103872259A (zh) * | 2012-12-11 | 2014-06-18 | 乐金显示有限公司 | 双栅型薄膜晶体管和包括其的有机发光二极管显示器 |
| CN103474472B (zh) * | 2013-09-10 | 2016-05-11 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、阵列基板及显示面板 |
| JP2016529723A (ja) * | 2013-09-10 | 2016-09-23 | 深▲セン▼市華星光電技術有限公司 | 薄膜トランジスタ、配列基板及び表示パネル |
| CN103474472A (zh) * | 2013-09-10 | 2013-12-25 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、阵列基板及显示面板 |
| CN104659057A (zh) * | 2013-11-22 | 2015-05-27 | 乐金显示有限公司 | 用于显示装置的阵列基板 |
| CN106328078A (zh) * | 2015-07-03 | 2017-01-11 | 三星显示有限公司 | 液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100444405C (zh) | 2008-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1324387C (zh) | Lcd的阵列基板及其制造方法 | |
| CN100335957C (zh) | 共平面开关模式液晶显示装置及其制造方法 | |
| CN1469174A (zh) | 具有滤色器阵列衬底的液晶显示器件及其制造方法 | |
| CN101599497B (zh) | 薄膜晶体管阵列基板及其形成方法 | |
| CN101075054A (zh) | 液晶显示装置的阵列基板及其制造方法 | |
| CN102768444A (zh) | 液晶显示面板 | |
| CN1693976A (zh) | 液晶显示设备的阵列基板及其制造方法 | |
| CN1834758A (zh) | 共平面开关模式液晶显示器件及其制造方法 | |
| CN1716632A (zh) | 双栅极薄膜电晶体与像素结构及其制造方法 | |
| CN1892386A (zh) | 能够减小漏电流的液晶显示装置及其制造方法 | |
| CN1391131A (zh) | 有源矩阵型液晶显示装置及其制造方法 | |
| CN1504816A (zh) | 像素结构及其制造方法 | |
| CN1763948A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1584712A (zh) | 窄边框设计的液晶显示面板及其制作方法 | |
| CN1278174C (zh) | 薄膜晶体管液晶显示器的像素结构 | |
| CN1384394A (zh) | 液晶显示器及其制造方法 | |
| CN1536396A (zh) | 画素结构 | |
| CN1598675A (zh) | 薄膜晶体管数组 | |
| CN1832177A (zh) | 像素结构和液晶显示器及其制作方法 | |
| CN1304895C (zh) | 像素结构及其制造方法 | |
| CN1648750A (zh) | 液晶显示装置及其制造方法 | |
| CN1303465C (zh) | 半穿透半反射式像素结构 | |
| CN1558285A (zh) | 主动式阵列液晶显示器 | |
| CN1632683A (zh) | 液晶显示装置及其制造方法 | |
| CN114823836A (zh) | 显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081217 Termination date: 20200702 |