CN102062981A - 用于显示设备的阵列基板 - Google Patents

用于显示设备的阵列基板 Download PDF

Info

Publication number
CN102062981A
CN102062981A CN2010102005800A CN201010200580A CN102062981A CN 102062981 A CN102062981 A CN 102062981A CN 2010102005800 A CN2010102005800 A CN 2010102005800A CN 201010200580 A CN201010200580 A CN 201010200580A CN 102062981 A CN102062981 A CN 102062981A
Authority
CN
China
Prior art keywords
layer
switch
driving
grid
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102005800A
Other languages
English (en)
Inventor
崔熙东
崔惠英
梁斗锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN201510171189.5A priority Critical patent/CN104851918B/zh
Publication of CN102062981A publication Critical patent/CN102062981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种用于显示设备的阵列基板，该阵列基板包括：基板，其具有像素区域，该像素区域包括开关区域、驱动区域和存储区域；位于基板上方的选通线、数据线和电源线；位于基板上并且位于开关区域中的开关薄膜晶体管(TFT)，开关TFT连接到选通线和数据线并且包括第一开关栅极、开关栅绝缘层、开关有源层、第一和第二开关欧姆接触层、开关源极、以及开关漏极；位于基板上并且位于驱动区域中的驱动TFT，驱动TFT连接到开关TFT和电源线并且包括第一驱动栅极、驱动栅绝缘层、驱动有源层、第一和第二驱动欧姆接触层、驱动源极、以及驱动漏极；以及像素电极，其连接到驱动漏极并设置在像素区域中，其中开关TFT还包括位于开关有源层上方的第二开关栅极。

Description

用于显示设备的阵列基板
技术领域
本发明涉及用于显示设备的阵列基板，更具体地，涉及用于包括具有优良特性的薄膜晶体管的显示设备的阵列基板。
背景技术
本申请要求2009年11月11日提交的韩国专利申请No.2009-0108550的优先权，此处以引证的方式并入其内容。
随着社会正式进入信息时代，将各种电信号表现为视觉图像的显示设备领域发展迅速。特别是，作为具有重量轻、外形薄和功耗低的特点的平板显示设备的液晶显示(LCD)设备或OELD设备被开发以用作阴极射线管式显示设备的替代品。
由于包括薄膜晶体管(TFT)作为开关元件的LCD设备(被称为有源矩阵LCD(AM-LCD)设备)具有高分辨率和显示运动图像的优良特性，所以AM-LCD设备得到了广泛的使用。
另一方面，由于OELD设备具有高亮度、低功耗和高对比度的优良特性，所以OELD设备已被广泛使用。此外，OELD设备具有高响应速度、低生产成本等优点。
LCD设备和OELD设备都需要包括薄膜晶体管(TFT)作为用于控制各像素区域的通断的开关元件的阵列基板。此外，OELD设备需要另一TFT作为用于驱动各像素区域中的有机电致发光二极管的驱动元件。
图1是用于OELD设备的相关技术的阵列基板的一部分的截面图。为了便于解释，形成了驱动TFT的区域被定义为驱动区域TrA。
在图1中，阵列基板包括基板11，该基板11包括像素区域P和驱动区域TrA。在基板11上，形成选通线(未示出)和数据线33以限定像素区域P。选通线和数据线33彼此交叉以限定像素区域。在像素区域P中的驱动区域TrA中，形成栅极15，并且栅绝缘层18覆盖栅极15。包括有源层22和欧姆接触层26的半导体层28形成在栅绝缘层18上和驱动区域TrA中。有源层22由本征非晶硅形成，而欧姆接触层26由掺杂非晶硅形成。源极36和与源极36隔开的漏极38形成于半导体层28上。欧姆接触层26中对应于源极36和漏极38之间的空间的部分被去除，使得有源层22的中心通过源极36和漏极38之间的空间而露出。
栅极15、栅绝缘层18、半导体层28、源极36和漏极38构成了驱动TFT Tr。虽然没有示出，在像素区域P中形成具有与驱动TFT Tr大致相同的结构的开关TFT。开关TFT连接到选通线、数据线33和驱动TFTTr。
在驱动TFT Tr上形成包括漏接触孔45的钝化层42。漏接触孔45使驱动TFT Tr的漏极38露出。接触驱动TFT Tr的漏极38的像素电极50形成于钝化层42上和各像素区域P中。在数据线33下面设置包括第一图案27和第二图案23的半导体图案29，其中该第一图案27由与欧姆接触层26相同的材料形成并与欧姆接触层26设置在同一层上，而该第二图案23由与有源层22相同的材料形成并且与有源层22设置在同一层上。
该有源层22在厚度上存在差异。也就是说，有源层22的通过源极36和漏极38之间的空间露出的中部具有第一厚度T1，而有源层22的其上形成有欧姆接触层26的侧部具有与第一厚度T1不同的第二厚度t2。(t1≠t2)有源层22中的厚度差由制造方法造成的。有源层22的厚度差使得TFT的特性劣化。
图2是示出了在相关技术的阵列基板中形成半导体层、源极和漏极的工艺的截面图。为了便于解释，未示出栅极和栅绝缘层。
在图2中，在基板11上顺序地形成本征非晶硅层(未示出)、掺杂非晶硅层(未示出)和金属层(未示出)。对金属层、掺杂非晶硅层和本征非晶硅层进行构图，以形成金属图案(未示出)、金属图案下面的掺杂非晶硅图案(未示出)和掺杂非晶硅图案下面的本征非晶硅图案(未示出)。
接着，蚀刻金属图案的中部以形成源极36和与源极36隔开的漏极38。通过蚀刻金属图案，掺杂非晶硅图案的中部通过源极36和漏极38之间的空间而露出。
接着，对掺杂非晶硅图案的露出的中部进行干蚀刻，以在源极36和漏极38下方形成欧姆接触层26。在这种情况下，在足够长的时间内执行用于掺杂非晶硅图案的露出的中部的干蚀刻工艺，以便完全去除掺杂非晶硅图案的露出的中部。通过干蚀刻掺杂非晶硅图案的露出的中部，本征非晶硅的有源层22的中部被部分地蚀刻。然而，有源层22的侧部没有被蚀刻，因为欧姆接触层26阻挡了有源层22的侧部。结果，有源层22具有厚度差(t1≠t2)。
如果未在足够长的时间内执行用于掺杂非晶硅图案的露出的中部的干蚀刻工艺来避免该厚度差，则掺杂非晶硅可能会残留在有源层22上，使得TFT的特性劣化。因此，需要在足够长的时间内对掺杂非晶硅图案的露出的中部执行干蚀刻工艺。
因此，在用于相关技术的阵列基板的上述制造工艺中，有源层中的厚度差是不可避免的结果，使得TFT的特性劣化。
此外，由于考虑到蚀刻厚度，有源层的本征非晶硅层应该以足够的厚度形成，例如，超过约1000
Figure GSA00000143032200031
因此产量减少并且生产成本增加。
通常，用于TFT的有源层由本征非晶硅形成。由于本征非晶硅的原子是随机排列的，它对光或电场存在亚稳态，使得作为TFT在稳定性上存在问题。此外，由于沟道中的载流子的迁移率相对较低，即0.1cm2/V·S～1.01cm2/V·S，因此驱动元件的使用存在限制。
为解决这些问题，引入了一种薄膜晶体管的制造方法，该薄膜晶体管包括通过利用激光束设备并通过结晶工艺将非晶硅结晶成多晶硅而形成的多晶硅的有源层。
然而，参照图3，该图示出了相关技术的包括多晶硅的有源层的阵列基板的截面图，需要掺杂工艺。也就是说，在包括TFT Fr的阵列基板51中，应当向多晶硅的半导体层55的中心区55a的两侧掺进高浓度杂质，以形成n+区55b。根据杂质类型，该区55b可以是p+区。因此，需要用于掺杂工艺的注入设备，所以需要新的生产线并且增加了生产成本。
发明内容
因此，本发明旨在提供一种用于显示设备的阵列基板，其能够基本上克服因相关技术的局限和缺点带来的一个或更多个问题。
本发明的一个目的是提供一种包括具有改进的特性的薄膜晶体管的阵列基板。
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种用于显示设备的阵列基板包括：基板，其具有像素区域，该像素区域包括开关区域、驱动区域和存储区域；位于所述基板上方的选通线、数据线和电源线，所述选通线和数据线彼此交叉以限定所述像素区域；位于所述基板上并且位于所述开关区域中的开关薄膜晶体管TFT，所述开关TFT连接到所述选通线和所述数据线并且包括第一开关栅极、位于所述第一开关栅极上的开关栅绝缘层、位于所述开关栅绝缘层上的本征多晶硅的开关有源层、与所述开关有源层接触的第一开关欧姆接触层和第二开关欧姆接触层、位于所述第一开关欧姆接触层上的开关源极、以及位于所述第二开关欧姆接触层上的开关漏极；位于所述基板上并且位于所述驱动区域中的驱动TFT，所述驱动TFT连接到所述开关TFT和所述电源线并且包括第一驱动栅极、位于所述第一驱动栅极上的驱动栅绝缘层、位于所述驱动栅绝缘层上的本征多晶硅的驱动有源层、与所述驱动有源层接触的第一驱动欧姆接触层和第二驱动欧姆接触层、位于所述第一驱动欧姆接触层上的驱动源极、以及位于所述第二驱动欧姆接触层上的驱动漏极；以及像素电极，其连接到所述驱动漏极并设置在所述像素区域中，其中所述开关TFT还包括位于所述开关有源层上方的第二开关栅极。
在本发明的另一个方面中，一种用于显示设备的阵列基板包括：位于包括像素区域的基板上方的选通线和数据线，所述选通线和所述数据线彼此交叉以限定所述像素区域；位于所述基板上并连接到所述选通线和所述数据线的薄膜晶体管TFT，所述TFT包括第一栅极、位于所述第一栅极上的栅绝缘层、位于所述栅绝缘层上的本征多晶硅的有源层、接触所述有源层的第一欧姆接触层和第二欧姆接触层、位于所述第一欧姆接触层上的源极、位于所述第二欧姆接触层上的漏极、以及位于所述有源层上方的第二栅极；以及像素电极，其连接到所述漏极并设置在所述像素区域中。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1是用于OELD设备的相关技术的阵列基板的一部分的截面图。
图2是示出了在相关技术的阵列基板中形成半导体层、源极和漏极的工艺的截面图。
图3是相关技术的包括多晶硅的有源层的阵列基板的截面图。
图4是示出了用于根据本发明的OELD设备的阵列基板的一个像素区域的平面图。
图5是沿着图4的线V-V提取的截面图。
图6A到6D分别是示出了用于根据本发明的修改实施方式的OELD设备的阵列基板的TFT的平面图。
图7A到7E分别是图4和图6A至6D中的TFT的I-V曲线图。
具体实施方式
下面将详细描述优选实施方式，在附图中例示出了其示例。
图4是示出了用于根据本发明的OELD设备的阵列基板的一个像素区域的平面图。
在图4中，在阵列基板的基板101上，设置了相互交叉以限定像素区域P的选通线145和数据线130。在基板101上设置第一电源线134，该第一电源线134与数据线130平行。此外，通过电源接触孔154连接至第一电源线134的第二电源线147与选通线145平行且间隔开。
在像素区域P中，设置了开关TFT STr和驱动TFT DTr。在本发明中，开关TFT STr和驱动TFT DTr中的至少一个包括双栅极(dual type gateelectrode)。在图4中，开关TFT STr和驱动TFT DTr两者都包括双栅极。
开关TFT STr包括第一开关栅极105a、第二开关栅极148a、开关有源层115a、第一开关欧姆接触层(未示出)、第二开关欧姆接触层(未示出)、开关源极133a和开关漏极136a。
开关TFT STr的第一开关栅极105a通过第一栅接触孔142a连接到选通线145，而开关TFT STr的第二开关栅极148a从选通线145延伸。第二开关栅极148a与开关TFT STr的开关源极133a和开关TFT STr的开关漏极136a以及开关源极133a和开关漏极136a之间的空间交叠。开关源极133a从数据线130延伸，并与开关漏极136a隔开。
第一开关欧姆接触层和第二开关欧姆接触层分别通过第一有源接触孔123a和第二有源接触孔123b接触开关有源层115a。开关源极133a设置在第一开关欧姆接触层上，而开关漏极136a设置在第二开关欧姆接触层上。
驱动TFT DTr包括第一驱动栅极105b、第二驱动栅极148b、驱动有源层115b、第一驱动欧姆接触层(未示出)、第二驱动欧姆接触层(未示出)、驱动源极133b和驱动漏极136b。
在像素区域P中设置通过第二栅接触孔142b(其使第一驱动栅极105b露出)接触第一驱动栅极105b的栅极辅助图案146。此外，在开关漏极136a和栅极辅助图案146之间设置栅极连接电极172，其通过第一漏接触孔152a接触开关漏极136a并通过辅助图案接触孔153接触栅极辅助图案146。结果，开关漏极136a通过栅极连接电极172和栅极辅助图案146电连接到第一驱动栅极105b。第二驱动栅极148b从栅极辅助图案146延伸。第二驱动栅极148b与驱动TFT DTr的驱动源极133b和驱动TFT DTr的驱动漏极136a以及驱动源极133b和驱动漏极136b之间的空间交叠。驱动源极133b从第一电源线134延伸，并与驱动漏极136b隔开。
第一驱动欧姆接触层和第二驱动欧姆接触层分别通过第三有源接触孔123c和第四有源接触孔123d接触驱动有源层115b。该驱动源极133b设置在第一驱动欧姆接触层上，而驱动漏极136b设置在第二驱动欧姆接触层上。
在像素区域P中设置像素电极170，其通过第二漏接触孔152b连接到驱动漏极136b。第一驱动栅极105b延伸以与第一电源线134交叠。第一驱动栅极105b的交叠部分用作第一存储电极106，第一电源线134的交叠部分用作第二存储电极137，而第一存储电极106和第二存储电极137之间的栅绝缘层(未示出)和层间绝缘层(未示出)用作电介质材料层。第一存储电极106、第二存储电极137和栅绝缘层以及层间绝缘层构成了存储电容器StgC。
图5是沿着图4的线V-V提取的截面图。为了便于解释，定义了设置有开关TFT STr的开关区域SA、设置有驱动TFT DTr的驱动区域DA和设置有存储电容器StgC的存储区域STgA。
参照图5和图4，在基板上101上设置无机绝缘材料或有机绝缘材料的缓冲层102。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力(photo-acryl)或苯并环丁烯(BCB)。缓冲层102的厚度为大约1000到大约5000
Figure GSA00000143032200071
第一开关栅极105a设置在缓冲层102上并且设置在开关区域SA中。第一驱动栅极105b设置在缓冲层102上并且设置在驱动区域DA中。例如，第一开关栅极105a和第一驱动栅极105b中的每一个由掺杂多晶硅形成。或者，第一开关栅极105a和第一驱动栅极105b中的每一个由具有高于约800℃的高熔点的金属材料形成。例如，用于第一开关栅极105a和第一驱动栅极105b中的每一个的金属材料包括钛(Ti)、钨(Tw)、诸如钼-钛合金(MoTi)的钼合金、钼(Mo)、钽(Ta)、铜(Cu)、铜合金、以及上述材料的组合中的一种。当第一开关栅极105a和第一驱动栅极105b中的每一个由掺杂多晶硅形成时，第一开关栅极105a和第一驱动栅极105b中的每一个的厚度为大约500至大约1000
Figure GSA00000143032200081
当第一开关栅极105a和第一驱动栅极105b中的每一个由上述金属材料形成时，第一开关栅极105a和第一驱动栅极105b中的每一个的厚度为大约100至大约1000有利地为大约100至大约500
Figure GSA00000143032200083
第一驱动栅极105b延伸到存储区域STgA中以形成第一存储电极106。也就是说，第一驱动栅极105的一部分被定义为第一存储电极106。
开关栅绝缘层109a设置在第一开关栅极105a上，而驱动栅绝缘层109b设置在第一驱动栅极105b上。第一栅绝缘层109a和第二栅绝缘层109b中的各层由无机绝缘材料或有机绝缘材料形成。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。驱动栅绝缘层的109b还设置在第一存储电极106上。开关栅绝缘层109a具有与第一开关栅极105a相同的平面形状和平面面积，使得第一开关绝缘层109a完全与第一开关栅极105a交叠。驱动栅绝缘层109b具有与第一驱动栅极105b相同的平面形状和平面面积，使得驱动栅绝缘层109b完全与第一驱动栅极105b交叠。
开关有源层115a设置在开关栅绝缘层109a上并对应于第一开关栅极105a。驱动有源层115b设置在驱动栅绝缘层109b上并对应于第一驱动栅极105b。也就是说，开关有源层115a和驱动有源层115b分别设置在开关区域SA和驱动区域DA中。第一有源层115a和第二有源层115b中的每一层由本征多晶硅形成。
包括第一至第四有源接触孔123a、123b、123c和123d的层间绝缘层122设置在基板101的整个表面上方，并设置在开关有源层115a和驱动有源层115b上。第一有源接触孔123a和第二有源接触孔123b分别露出开关有源层115a的两侧，而第三有源接触孔123c和第四有源接触孔123d分别露出驱动有源层115b的两侧。层间绝缘层122的对应于开关有源层115a和驱动有源层115b中的各层的中心的一部分用作蚀刻阻止部(etch-stopper)。层间绝缘层122由无机绝缘材料或有机绝缘材料形成。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。
第一开关欧姆接触层127a和第二开关欧姆接触层127b设置在层间绝缘层122上并且设置在开关区域SA中。第一开关欧姆接触层127a和第二开关欧姆接触层127b分别通过第一有源接触孔123a和第二有源接触孔123b接触开关有源层115a。第一驱动欧姆接触层127c和第二驱动欧姆接触层127d设置在层间绝缘层122上并且设置在驱动区域SA中。第一驱动欧姆接触层127c和第二驱动欧姆接触层127d分别通过第三有源接触孔123c和第四有源接触孔123d接触驱动有源层115b。第一开关欧姆接触层127a和第二开关欧姆接触层127b以及第一驱动欧姆接触层127c和第二驱动欧姆接触层127d由掺杂非晶硅形成。
开关源极133a设置在第一开关欧姆接触层127a上，而开关漏极136a设置在第二开关欧姆接触层127b上。开关漏极136a与开关源极133a隔开。驱动源极133b设置在第三驱动欧姆接触层127c上，而驱动漏极136b设置在第四驱动欧姆接触层127d上。驱动漏极136b与驱动源极133b隔开。连接到开关源极133a的数据线130设置在层间绝缘层122上方。开关源极133a、开关漏极136a、驱动源极133b、驱动漏极136b和数据线130各具有双层结构或三层结构。
此外，在层间绝缘层122上设置第一电源线134，该第一电源线134与数据线130平行。第一电源线134的一部分与第一存储电极106交叠以限定第二存储电极137。第一存储电极106、第二存储电极137、第二栅绝缘层109b以及层间绝缘层122构成了存储电容器StgC。
第一钝化层140设置在开关源极133a、开关漏极136a、驱动源极133b、驱动漏极136b和数据线130上。第一钝化层140由无机绝缘材料或有机绝缘材料形成。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。对第一钝化层140和第一钝化层140下面的层间绝缘层122和第一栅绝缘层109a进行构图，以形成露出第一开关栅极105a的一部分的第一栅接触孔142a。此外，对第一钝化层140和第一钝化层140下面的层间绝缘层122和第二栅绝缘层109b进行构图，以形成露出第一驱动栅极105b的一部分的第二栅接触孔142b。此外，通过第一钝化层140形成露出第一电源线134的电源接触孔154。
通过第一栅接触孔142a连接到第一开关栅极105a的选通线145设置在第一钝化层140上。选通线145与数据线130交叉以限定像素区域P。在第一钝化层140上设置第二开关栅极148a。第二开关栅极148a从选通线145延伸并与开关源极133a和开关漏极136a以及开关源极133a和开关漏极136a之间的空间交叠。第二开关栅极148a和选通线145各具有双层结构或三层结构。
通过第二栅接触孔142b接触第一驱动栅极105b的栅极辅助图案146设置在第一钝化层140上。还在第一钝化层140上设置第二驱动栅极148b。第二驱动栅极148b从栅极辅助图案146延伸并与驱动源极133b和驱动漏极136b以及驱动源极133b和驱动漏极136b之间的空间交叠。与选通线145平行并且与选通线145隔开的第二电源线147设置在第一钝化层140上。第二电源线147通过电源接触孔154连接到第一电源线134。
图5示出了开关TFT STr和驱动TFT DTr两者都包括双栅极。或者，开关TFT STr和驱动TFT DTr其中之一可以包括双栅极。
第二钝化层150设置在选通线145、栅极辅助图案146、第二开关栅极148a、第二驱动栅极148b和第二电源线147上。第二钝化层150由无机绝缘材料或有机绝缘材料形成。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。辅助图案接触孔153穿过第二钝化层150而形成以使栅极辅助图案146露出。此外，第一漏接触孔152a和第二漏接触孔152b分别穿过第一钝化层140和第二钝化层150而形成以使开关漏极136a和驱动漏极136b露出。
在第二钝化层150上和各像素区域P中设置像素电极170，其通过第二漏接触孔152b连接到驱动漏极136b。此外，用于连接开关漏极136a和栅极辅助图案146的栅极连接电极172设置在第二钝化层150上。栅极连接电极172的一端通过第一漏接触孔152a接触开关漏极136a，而栅极连接电极172的另一端通过辅助图案接触孔153接触栅极辅助图案146。像素电极170和栅极连接图案172中的每一个由透明导电材料(例如，氧化铟锡(ITO)或氧化铟锌(IZO))形成。
在上述阵列基板中，由于开关有源层115a和驱动有源层115b中的各层由本征多晶硅形成，所以改善了迁移率特性。此外，由于第一开关栅极105a和第一驱动栅极105b中的各栅极由掺杂多晶硅或具有熔点在约800℃以上的金属材料形成，所以第一开关栅极105a和第一驱动栅极105b没有在用于开关有源层115a和驱动有源层115b的结晶工艺中变形。结果，也防止了基板101的变形。
此外，由于层间绝缘层122的一部分用作蚀刻阻止部，即使执行了干蚀刻工艺，开关有源层115a和驱动有源层115b中的各层的厚度也是均匀的。因此，防止了开关TFT STr和驱动TFT DTr的特性劣化。
此外，由于开关TFT STr和驱动TFT DTr中的各TFT具有双栅极，所以开关TFT STr和驱动TFT DTr中的各TFT的I-V曲线具有改进的特性。因此，即使由于有机电致发光二极管中的热降解而降低了亮度，但是也能够减小亮度偏差。
在图5中，第二开关栅极148a与开关源极133a和开关漏极136a以及开关源极133a和开关漏极136a之间的空间交叠，而第二驱动栅极148b与驱动源极133b和驱动漏极136b以及驱动源极133b和驱动漏极136b之间的空间交叠。然而，对第二开关栅极148a和第二驱动栅极148b中的各栅极的位置和面积没有限制。
图6A到6D分别为示出了用于根据本发明的修改实施方式的OELD设备的阵列基板的TFT的平面图。图6A至6D示出了开关TFT。然而，图6A至6D中的结构可以用于驱动TFT。在从图6A至6D中提到各元件时不区分开关或驱动。
在图6A中，作为TFT顶层的第二栅极148a仅与有源层115a的沟道完全交叠。也就是说，第二栅极148a具有等于源极133a和漏极136a之间的距离的宽度。在图6B中，第二栅极148a仅与有源层115a的沟道的中心交叠。也就是说，第二栅极148a具有小于源极133a和漏极136a之间的距离的宽度。
在图6C中，第二栅极148a仅与有源层115a的沟道的一部分和漏极136a交叠。在图6D中，第二栅极148a仅与有源层115a的沟道的一部分和源极133a交叠。
通过第二栅极148a具有图6A至6D的位置和面积，TFT的I-V曲线具有改善的特性。
图7A到7E分别是图4和图6A至6D中TFT的I-V曲线图。图7A示出了包括单栅极的TFT的I-V曲线图。图7B示出了包括双栅极的TFT的I-V曲线图，其中一个栅极与沟道和源极及漏极交叠。图7C至7E分别示出了包括图6A至6C中的双栅极的TFT的I-V曲线图。I-V曲线表示与源极和漏极中的电压差VDS相对应的源-漏电流IDS。
与图7A相比，图7B至7E中的I-V曲线向上偏移。这意味着导体TFT时，改善了电流特性。例如，在图7A中，最上面的曲线在2.5V的电压差VDS处具有2.0*10-6A的源-漏电流IDS。另一方面，图7B到7E中最上面的曲线在2.5V的电压差VDS处分别具有3.5*10-6A、3.5*10-6A、2.8*10-6A和3.0*10-6A的源-漏电流IDS。换言之，改善了TFT的导通电流特性。
在理想情况下，当电压差VDS超过特定值时，曲线应当接近常数值。在图7A中，在电压差VDS超过2.5V的区域中，曲线具有大约1.5*10-6A的差值。在图7B至7E中，在电压差VDS超过2.5V的区域中，曲线具有1.0*10-6A的差值。也就是说，图7B至7E中的曲线基本上接近于常数值。
参照图4和5，下面来解释制造方法。
首先，通过沉积无机绝缘材料或涂敷有机绝缘材料在基板101上形成缓冲层102。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。缓冲层102厚度为大约1000到大约5000
Figure GSA00000143032200121
当在约600至约800℃的温度下执行结晶工艺时，在没有缓冲层102的情况下当基板101在结晶工艺中直接暴露于高温时碱离子能够扩散到多晶硅中。通过缓冲层102能够避免这个问题。
接着，在缓冲层102上顺序地形成栅极材料层(未示出)、第一绝缘材料层(未示出)和本征非晶硅层(未示出)。
栅极材料层包括掺杂非晶硅。或者，栅极材料层包括具有大于约800℃的高熔点的金属材料。例如，用于栅极材料层的金属材料包括钛(Ti)、钨(Tw)、诸如钼-钛合金(MoTi)的钼合金、钼(Mo)、钽(Ta)、铜(Cu)、铜合金、以及上述材料的组合中的一种。当栅极材料层由掺杂硅形成时，栅极材料层的厚度为约500至约1000
Figure GSA00000143032200131
当栅极材料层由上述金属材料形成时，栅极材料层的厚度为约100至约1000有利地为约100至约500
Figure GSA00000143032200133
第一绝缘材料层包括无机绝缘材料或有机绝缘材料。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。
本征非晶硅层的厚度为约300到1000在相关技术的阵列基板中，考虑到用于欧姆接触层的蚀刻工艺所蚀刻的厚度，本征非晶硅层的厚度在约1000
Figure GSA00000143032200135
以上。然而，由于层间绝缘层122的一部分在干蚀刻工艺中用作蚀刻阻止部，在干蚀刻工艺之后没有减小本征非晶硅层的厚度。因此，本发明的本征非晶硅层具有比相关技术的厚度小的厚度。
接着，执行结晶工艺，以增加沟道的迁移率，使得本征非晶硅层结晶成本征多晶硅层(未示出)。该结晶工艺是固相结晶工艺或准分子激光退火工艺。例如，固相结晶工艺是在约600至约800℃的温度下的热结晶工艺或在约600至700℃的温度下的交变磁场结晶工艺。
当栅极材料层由掺杂非晶硅形成时，掺杂非晶硅通过上述结晶工艺转变为掺杂多晶硅。另一方面，由于用于栅极材料层的上述金属材料具有约800℃以上的熔点，所以结晶工艺没有使栅极材料层变形。如果栅极材料层由具有相对较低的熔点的金属材料形成，则结晶工艺使该层变形。然而，栅极材料层由掺杂非晶硅或具有熔点在约800℃以上的上述金属材料形成，在结晶工艺中不存在问题。
接着，通过掩模工艺对本征多晶硅层、第一绝缘材料层和栅极材料层进行构图，以从栅极材料层形成第一开关栅极105a，从第一绝缘材料层形成开关栅绝缘层109a，从本征多晶硅层形成第一本征多晶硅图案(未示出)，从栅极材料层形成第一驱动栅极105b，从第一绝缘材料层形成驱动栅绝缘层109b，并从本征多晶硅层形成第二本征多晶硅图案(未示出)。掩模工艺包括涂敷光刻胶(PR)以形成PR层的步骤、利用曝光掩模对PR层进行曝光的步骤、对PR层进行显影以形成PR图案的步骤、利用PR图案作为蚀刻掩模来蚀刻材料层的步骤以及对PR图案进行剥离的步骤。第一开关栅极105a、开关栅绝缘层109a和第一本征多晶硅图案设置在开关区域SA中并且具有彼此大致相同的平面形状和平面面积以便完全交叠。第一驱动栅极105b、驱动栅绝缘层109b和第二本征多晶硅图案设置在驱动区域DA中并且具有彼此大致相同的平面形状和平面面积以便完全交叠。第一驱动栅极105b的一部分被定义为存储区域StgA中的第一存储电极106。
接着，对第一本征多晶硅图案和第二本征多晶硅图案进行构图，以在开关栅绝缘层109a上和开关区域SA中形成开关有源层115a，并在驱动栅绝缘层109b上和驱动区域DA中形成驱动有源层115b。在这种情况下，存储区域STgA中的第二本征多晶硅图案的一部分被去除以露出第一存储电极106。
接着，在开关有源层115a和驱动有源层115b上形成层间绝缘层122。层间绝缘层122包括无机绝缘材料或有机绝缘材料。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。对层间绝缘层122进行构图以形成第一至第四有源接触孔123a、123b、123c和123d。第一有源接触孔123a和第二有源接触孔123b分别露出开关有源层115a的两侧，而第三有源接触孔123c和第四有源接触孔123d分别露出驱动有源层115b的两侧。层间绝缘层122的对应于开关有源层115a和驱动有源层115b的各层的中心的一部分用作蚀刻阻止部。层间绝缘层122的其它部分用作绝缘层。
接着，在层间绝缘层122上顺序地形成掺杂非晶硅层(未示出)和第一金属材料层(未示出)。掺杂非晶硅层由掺杂非晶硅形成。示出了具有单层的第一金属材料层。单层的第一金属材料层由Mo、Mo合金、铬(Cr)、Cr合金和MoTi中的一种形成。或者，第一金属材料层可以具有双层结构或三层结构。
对第一金属材料层和掺杂非晶硅层进行构图，以形成数据线130、第一开关欧姆接触层127a和第二开关欧姆接触层127b、第一驱动欧姆接触层127c和第二驱动欧姆接触层127d、开关源极133a、开关漏极136a、驱动源极133b、驱动漏极136b和第一电源线134。掺杂非晶硅层的虚拟图案(未示出)设置在数据线130和第一电源线134的各条线下面。
数据线130沿一个方向延伸。第一开关欧姆接触层127a和第二开关欧姆接触层127b设置在开关区域SA中并分别通过第一有源接触孔123a和第二有源接触孔123b接触开关有源层115a。第一驱动欧姆接触层127c和第二驱动欧姆接触层127d设置在驱动区域DA中并分别通过第三有源接触孔123c和第四有源接触孔123d接触驱动有源层115b。
连接到数据级130的开关源极133a设置在第一开关欧姆接触层127a上，而开关漏极136a设置在第二开关欧姆接触层127b上。开关漏极136a与开关源极133a隔开。驱动源极133b设置在第三驱动欧姆接触层127c上，而驱动漏极136b设置在第四驱动欧姆接触层127d上。驱动漏极136b与驱动源极133b隔开。
第一电源线134与数据线130平行并与数据线130隔开。第一电源线134的一部分与第一存储电极106交叠以限定第二存储电极137。第一存储电极106、第二存储电极137、第二栅绝缘层109b以及层间绝缘层122构成了存储电容器StgC。
虽然没有示出，本征非晶硅的第一至第四屏障图案可以设置在第一开关欧姆接触层127a和第二开关欧姆接触层127b中各层下方以及第一驱动欧姆接触层127c和第二驱动欧姆接触层127d中各层下方。即，第一至第四屏障图案分别通过第一到第四有源接触孔123a、123b、123c和123d接触开关有源层115a和驱动有源层115b中的各层。第一至第四屏障图案分别具有与第一开关欧姆接触层127a和第二开关欧姆接触层127b以及第一驱动欧姆接触层127c和第二驱动欧姆接触层127d大致相同的平面面积和平面形状。在形成用于第一开关欧姆接触层127a和第二开关欧姆接触层127b以及第一驱动欧姆接触层127c和第二驱动欧姆接触层127d的掺杂非晶硅之前，在层间绝缘层122上形成用于第一至第四屏障图案的本征非晶硅层。然后，利用掺杂非晶硅层和第一金属材料层对本征非晶硅层进行构图。
和本征多晶硅与掺杂非晶硅的粘结特性相比，本征多晶硅具有更强的与本征非晶硅的粘结特性。因此，通过分别在开关有源层115a与第一开关欧姆接触层127a和第二开关欧姆接触层127b中的各层之间以及驱动有源层115b和第一驱动欧姆接触层127c和第二驱动欧姆接触层127d中的各层之间设置本征非晶硅的第一至第四屏障图案，能够改善粘结特性。
另一方面，在层间绝缘层122上形成用于第一至第四屏障图案的掺杂非晶硅层或本征非晶硅层之前，可以执行利用了缓冲氧化蚀刻剂(BOE：buffered oxide etchant)的清洁工艺。它可以称为BOE清洁工艺。用于开关有源层115a和驱动有源层115b的本征非晶硅层在600度的高温下直接暴露于结晶工艺。结果，在开关有源层115a和驱动有源层115b的顶面上形成了热氧化层(未示出)。例如，该热氧化层使开关有源层115a与第一开关欧姆接触层127a和第二开关欧姆接触层127b中的各层之间以及驱动有源层115b与第一驱动欧姆接触层127c和第二驱动欧姆接触层127d中的各层之间的欧姆接触特性劣化。因此，可以在形成用于欧姆接触层127a、127b、127c和127d的掺杂非晶硅层或者用于第一至第四屏障图案的本征非晶硅层的步骤之前，对开关有源层115a和驱动有源层115b执行BOE清洁工艺，以去除热氧化层。
在本发明中，因为层间绝缘层122的作为蚀刻阻止部的一部分覆盖了开关有源层115a和驱动有源层115b中的各层的中部，因此在用于欧姆接触层127a、127b、127c和127d的干蚀刻工艺中对开关有源层115a和驱动有源层115b没有损害。也就是说，由于在用于欧姆接触层127a、127b、127c和127d的干蚀刻工艺中层间绝缘层122覆盖了开关有源层115a和驱动有源层115b中的各层的中部，因此层间绝缘层122保护了开关有源层115a和驱动有源层115b，使得干蚀刻工艺不会减小开关有源层115a和驱动有源层115b中的各层的厚度。因此，开关有源层115a和驱动有源层115b中的各层都具有均匀厚度。
接着，通过沉积无机绝缘材料或涂敷有机绝缘材料，在开关源极133a和驱动源极133b、开关漏极136a和驱动漏极136b、第二存储电极137、第一电源线134和数据线130上形成第一钝化层140。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。
通过掩模工艺对第一钝化层140以及第一钝化层140下面的层间绝缘层122和第一栅绝缘层109a进行构图，以形成露出第一开关栅极105a的一部分的第一栅接触孔142a。此外，对第一钝化层140和第一钝化层140下面的层间绝缘层122和第二栅绝缘层109b进行构图，以形成露出第一驱动栅极105b的一部分的第二栅接触孔142b。此外，通过第一钝化层140形成露出第一电源线134的电源接触孔154。
接着，通过沉积第二金属材料(例如，铝(Al)、诸如AlNd的Al合金、铜(Cu)、Cu合金、钼(Mo)、Mo合金、Ti、Ti合金、铬(Cr)、Cr合金或上述材料的组合)，在包括第一栅接触孔142a、第二栅接触孔142b和电源接触孔154的第一钝化层140上形成第二金属材料层(未示出)。示出了具有单层的第二金属材料层。或者，第二金属材料层可以具有双层结构或三层结构。对第二金属材料层进行构图，以形成选通线145、第二开关栅极148a、第二驱动栅极148b、栅极辅助图案146和第二电源线147。
选通线145接触第一开关栅极105并与数据线130交叉。第二开关栅极148a从选通线145延伸。第二开关栅极148a与开关源极133a和开关漏极136a之间的空间交叠。也就是说，第二开关栅极148a与开关有源层115a的沟道交叠。栅极辅助图案146通过第二栅接触孔142b接触第一驱动栅极105b。第二驱动栅极148b从栅极辅助图案146延伸。第二驱动栅极148b与驱动源极133b和驱动漏极136b之间的空间交叠。也就是说，第二驱动栅极148b与驱动有源层115b的沟道交叠。第二电源线147通过电源接触孔154接触第一电源线134。第二电源线147与选通线145平行并与选通线145隔开。第二开关栅极148a和第二驱动栅极148b中的各栅极的位置和形状可以如图6A至6D所示进行变化。
第一开关栅极105a、开关栅绝缘层109a、开关有源层115a、层间绝缘层122、第一开关欧姆接触层127a和第二开关欧姆接触层127b、开关源极133a、开关漏极136a、第一钝化层140和第二开关栅极148a构成了开关TFT STr。第一驱动栅极105b、驱动栅绝缘层109b、驱动有源层115b、层间绝缘层122、第一驱动欧姆接触层127c和第二驱动欧姆接触层127d、驱动源极133b、驱动漏极136b、第一钝化层140和第二驱动栅极148b构成了驱动TFT DTr。
接着，在选通线145、第二开关栅极148a、第二驱动栅极148b、栅极辅助图案146和第二电源线147上形成第二钝化层150。第二钝化层150由无机绝缘材料或有机绝缘材料形成。例如，无机绝缘材料包括硅氧化物或硅氮化物，而有机绝缘材料包括感光压克力或BCB。对第二钝化层150和第一钝化层140进行构图，以形成分别露出开关漏极136a和驱动漏极136b的第一漏接触孔152a和第二漏接触孔152b。同时，通过第二钝化层150形成辅助图案接触孔153以露出栅极辅助图案146。
接着，通过沉积透明导电材料(例如，ITO和IZO)在第二钝化层150上形成透明导电材料层(未示出)，从而获得根据本发明的阵列基板。对透明导电材料层进行构图以形成连接电极172，该连接电极172用于连接开关漏极136a和栅极辅助图案146以及像素电极170。像素电极170通过第二漏接触孔152b连接到驱动漏极136b。栅极连接电极172的一端通过第一漏接触孔152a接触开关漏极136a，而栅极连接电极172的另一端通过辅助图案接触孔153接触栅极辅助图案146。
虽然没有示出，但是在像素区域P的边界处和像素电极170上形成堤状物(bank)。此外，在像素区域P中形成有机发光层，并在有机发光层上形成对电极(counter electrode)。
在另一方面，用于LED设备的阵列基板仅包括开关TFT。在这种情况下，没有电源线，并且像素电极连接到开关TFT电极的漏极。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。

Claims (34)

1.一种用于显示设备的阵列基板，该阵列基板包括：
基板，其具有像素区域，该像素区域包括开关区域、驱动区域和存储区域；
位于所述基板上方的选通线、数据线和电源线，所述选通线和数据线彼此交叉以限定所述像素区域；
位于所述基板上并且位于所述开关区域中的开关薄膜晶体管TFT，所述开关TFT连接到所述选通线和所述数据线并且包括第一开关栅极、位于所述第一开关栅极上的开关栅绝缘层、位于所述开关栅绝缘层上的本征多晶硅的开关有源层、与所述开关有源层接触的第一开关欧姆接触层和第二开关欧姆接触层、位于所述第一开关欧姆接触层上的开关源极、以及位于所述第二开关欧姆接触层上的开关漏极；
位于所述基板上并且位于所述驱动区域中的驱动TFT，所述驱动TFT连接到所述开关TFT和所述电源线并且包括第一驱动栅极、位于所述第一驱动栅极上的驱动栅绝缘层、位于所述驱动栅绝缘层上的本征多晶硅的驱动有源层、与所述驱动有源层接触的第一驱动欧姆接触层和第二驱动欧姆接触层、位于所述第一驱动欧姆接触层上的驱动源极、以及位于所述第二驱动欧姆接触层上的驱动漏极；以及
像素电极，其连接到所述驱动漏极并设置在所述像素区域中，
其中所述开关TFT还包括位于所述开关有源层上方的第二开关栅极。
2.根据权利要求1所述的阵列基板，其中所述驱动TFT还包括位于所述驱动有源层上方的第二驱动栅极。
3.根据权利要求1所述的阵列基板，该阵列基板还包括位于所述基板的表面上的层间绝缘层，该表面包括形成在该表面上的所述开关有源层和所述驱动有源层，并且所述层间绝缘层包括第一至第四有源接触孔，所述第一至第四有源接触孔分别露出所述开关有源层的两侧和所述驱动有源层的两侧，其中所述第一开关欧姆接触层和所述第二开关欧姆接触层分别通过所述第一有源接触孔和所述第二有源接触孔接触所述开关有源层，并且所述第一驱动欧姆接触层和所述第二驱动欧姆接触层分别通过所述第三有源接触孔和所述第四有源接触孔接触所述驱动有源层。
4.根据权利要求3所述的阵列基板，该阵列基板还包括位于所述层间绝缘层的表面上的第一钝化层，该表面包括形成在该表面上的所述开关源极、所述开关漏极、所述驱动源极和所述驱动漏极，其中，所述第一钝化层、所述层间绝缘层和所述开关栅绝缘层包括使所述开关TFT的所述第一开关栅极露出的第一栅接触孔，并且所述选通线设置在所述第一钝化层上并通过所述第一栅接触孔接触所述开关TFT的所述第一开关栅极。
5.根据权利要求4所述的阵列基板，该阵列基板还包括位于所述第一钝化层的表面上的第二钝化层，该表面包括形成在该表面上的选通线，其中，所述第一钝化层和所述第二钝化层包括露出所述驱动漏极的第一漏接触孔，并且所述像素电极设置在所述第二钝化层上并通过所述第一漏接触孔接触所述驱动漏极。
6.根据权利要求5所述的阵列基板，该阵列基板还包括：
位于所述第一钝化层上的栅极辅助图案；以及
位于所述第二钝化层上的连接电极，
其中，所述第一钝化层和所述驱动栅绝缘层还包括露出所述驱动TFT的所述第一驱动栅极的第二栅接触孔，所述第一钝化层和所述第二钝化层还包括露出所述开关漏极的第二漏接触孔，并且所述第二钝化层还包括露出所述栅极辅助图案的辅助图案接触孔，并且
其中，所述栅极辅助图案通过所述第二栅接触孔接触所述驱动TFT的所述第一驱动栅极，并且所述连接图案分别通过所述第二漏接触孔和所述辅助图案接触孔接触所述开关漏极和所述栅极辅助图案。
7.根据权利要求1所述的阵列基板，其中所述开关TFT的所述第一开关栅极和所述驱动TFT的所述第一驱动栅极中的各栅极包括掺杂多晶硅并且厚度为约500至约1000
Figure FSA00000143032100021
8.根据权利要求1所述的阵列基板，其中所述开关TFT的所述第一开关栅极和所述驱动TFT的所述第一驱动栅极中的各栅极包括熔点在约800℃以上的金属材料，并且厚度为约100至约1000
Figure FSA00000143032100031
9.根据权利要求8所述的阵列基板，其中所述金属材料包括钛(Ti)、钨(Tw)、包含钼-钛合金(MoTi)在内的钼合金、钼(Mo)、钽(Ta)、铜(Cu)、铜合金、以及上述材料的组合中的一种。
10.根据权利要求1所述的阵列基板，其中所述电源线包括平行于所述数据线的第一子电源线和平行于所述选通线并连接到所述第一子电源线的第二子电源线，并且其中，所述驱动源极从所述第一子电源线延伸。
11.根据权利要求1所述的阵列基板，其中所述第二开关栅极与所述开关源极、所述开关漏极以及所述开关源极与所述开关漏极之间的空间交叠。
12.根据权利要求2所述的阵列基板，其中所述第二驱动栅极与所述驱动源极、所述驱动漏极以及所述驱动源极与所述驱动漏极之间的空间交叠。
13.根据权利要求1所述的阵列基板，其中所述第二开关栅极仅与所述开关源极和所述开关漏极之间的空间交叠。
14.根据权利要求2所述的阵列基板，其中所述第二驱动栅极仅与所述驱动源极和所述驱动漏极之间的空间交叠。
15.根据权利要求13所述的阵列基板，其中所述第二开关栅极的宽度小于或等于所述开关源极和所述开关漏极之间的距离。
16.根据权利要求14所述的阵列基板，其中所述第二驱动栅极的宽度小于或等于所述驱动源极和所述驱动漏极之间的距离。
17.根据权利要求1所述的阵列基板，其中所述第二开关栅极与所述开关源极和所述开关漏极之一以及所述开关源极与所述开关漏极之间的空间交叠。
18.根据权利要求2所述的阵列基板，其中所述第二驱动栅极与所述驱动源极和所述驱动漏极之一以及所述驱动源极与所述驱动漏极之间的空间交叠。
19.根据权利要求1所述的阵列基板，该阵列基板还包括直接位于所述基板上的缓冲层，该缓冲层包括无机绝缘材料或有机绝缘材料。
20.根据权利要求1所述的阵列基板，其中所述驱动TFT的所述第一驱动栅极延伸到所述存储区域中以形成第一存储电极，并且所述电源线的一部分与所述第一存储电极交叠以形成存储电容器。
21.根据权利要求1所述的阵列基板，该阵列基板还包括分别位于所述第一开关欧姆接触层和所述第二开关欧姆接触层中的各层与所述开关有源层之间的以及所述第一驱动欧姆接触层和所述第二驱动欧姆接触层中的各层与所述驱动有源层之间的第一至第四屏障图案，其中，所述第一至第四屏障图案中的各屏障图案由本征非晶硅形成，并且所述第一开关欧姆接触层和所述第二开关欧姆接触层以及所述第一驱动欧姆接触层和所述第二驱动欧姆接触层中的各层由掺杂非晶硅形成。
22.一种用于显示设备的阵列基板，该阵列基板包括：
位于包括像素区域的基板上方的选通线和数据线，所述选通线和所述数据线彼此交叉以限定所述像素区域；
位于所述基板上并连接到所述选通线和所述数据线的薄膜晶体管TFT，所述TFT包括第一栅极、位于所述第一栅极上的栅绝缘层、位于所述栅绝缘层上的本征多晶硅的有源层、接触所述有源层的第一欧姆接触层和第二欧姆接触层、位于所述第一欧姆接触层上的源极、位于所述第二欧姆接触层上的漏极、以及位于所述有源层上方的第二栅极；以及
像素电极，其连接到所述漏极并设置在所述像素区域中。
23.根据权利要求22所述的阵列基板，该阵列基板还包括位于所述基板的表面上的层间绝缘层，该表面包括形成在该表面上的所述有源层，并且所述层间绝缘层包括第一有源接触孔和第二有源接触孔，所述第一有源接触孔和所述第二有源接触孔分别露出所述有源层的两侧，其中所述第一欧姆接触层和所述第二欧姆接触层分别通过所述第一有源接触孔和所述第二有源接触孔接触所述有源层。
24.根据权利要求23所述的阵列基板，该阵列基板还包括位于所述层间绝缘层的表面上的第一钝化层，该表面包括形成在该表面上的所述源极和所述漏极，其中，所述第一钝化层、所述层间绝缘层和所述栅绝缘层包括使所述第一栅极露出的栅接触孔，并且所述选通线设置在所述第一钝化层上并通过所述第一栅接触孔接触所述第一栅极。
25.根据权利要求24所述的阵列基板，该阵列基板还包括位于所述第一钝化层的表面上的第二钝化层，该表面包括形成在该表面上的所述选通线，其中，所述第一钝化层和所述第二钝化层包括使所述漏极露出的漏接触孔，并且所述像素电极设置在所述第二钝化层上并通过所述漏接触孔接触所述漏极。
26.根据权利要求22所述的阵列基板，其中所述TFT的第一栅极包括掺杂多晶硅并且厚度为约500至约1000
Figure FSA00000143032100051
27.根据权利要求22所述的阵列基板，其中所述TFT的第一栅极包括熔点在约800℃以上的金属材料，并且厚度为约100至约1000
Figure FSA00000143032100052
28.根据权利要求27所述的阵列基板，其中所述金属材料包括钛(Ti)、钨(Tw)、包含钼-钛合金(MoTi)在内的钼合金、钼(Mo)、钽(Ta)、铜(Cu)、铜合金、以及上述材料的组合中的一种。
29.根据权利要求22所述的阵列基板，其中所述第二栅极与所述源极、所述漏极以及所述源极与所述漏极之间的空间交叠。
30.根据权利要求22所述的阵列基板，其中所述第二栅极仅与所述源极和所述漏极之间的空间交叠。
31.根据权利要求30所述的阵列基板，其中所述第二栅极的宽度小于或等于所述源极和所述漏极之间的距离。
32.根据权利要求22所述的阵列基板，其中所述第二栅极与所述源极和所述漏极之一以及所述源极与所述漏极之间的空间交叠。
33.根据权利要求22所述的阵列基板，该阵列基板还包括直接位于所述基板上的缓冲层，该缓冲层包括无机绝缘材料或有机绝缘材料。
34.根据权利要求22所述的阵列基板，该阵列基板还包括分别位于所述第一欧姆接触层和所述第二欧姆接触层中的各层与所述有源层之间的第一屏障图案和第二屏障图案，其中所述第一屏障图案和所述第二屏障图案中的各屏障图案由本征非晶硅形成，并且所述第一欧姆接触层和所述第二欧姆接触层中的各层由掺杂非晶硅形成。
CN2010102005800A 2009-11-11 2010-06-08 用于显示设备的阵列基板 Pending CN102062981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510171189.5A CN104851918B (zh) 2009-11-11 2010-06-08 用于显示设备的阵列基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090108550A KR101272892B1 (ko) 2009-11-11 2009-11-11 어레이 기판
KR10-2009-0108550 2009-11-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510171189.5A Division CN104851918B (zh) 2009-11-11 2010-06-08 用于显示设备的阵列基板

Publications (1)

Publication Number Publication Date
CN102062981A true CN102062981A (zh) 2011-05-18

Family

ID=43973498

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510171189.5A Active CN104851918B (zh) 2009-11-11 2010-06-08 用于显示设备的阵列基板
CN2010102005800A Pending CN102062981A (zh) 2009-11-11 2010-06-08 用于显示设备的阵列基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510171189.5A Active CN104851918B (zh) 2009-11-11 2010-06-08 用于显示设备的阵列基板

Country Status (4)

Country Link
US (1) US8785257B2 (zh)
KR (1) KR101272892B1 (zh)
CN (2) CN104851918B (zh)
TW (1) TWI505457B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594476A (zh) * 2012-08-13 2014-02-19 乐金显示有限公司 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置
CN103872061A (zh) * 2012-12-10 2014-06-18 乐金显示有限公司 阵列基板及其制造方法
CN106206658A (zh) * 2011-07-19 2016-12-07 群创光电股份有限公司 发光显示装置
CN107393930A (zh) * 2013-09-12 2017-11-24 索尼公司 显示装置
CN110061034A (zh) * 2019-04-23 2019-07-26 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101314787B1 (ko) * 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US9673267B2 (en) * 2013-03-26 2017-06-06 Lg Display Co., Ltd. Organic light emitting diode display device having a capacitor with stacked storage electrodes and method for manufacturing the same
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器
KR102243648B1 (ko) * 2014-09-11 2021-04-26 엘지디스플레이 주식회사 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법
US11075231B2 (en) * 2015-04-30 2021-07-27 Samsung Display Co., Ltd. Display apparatus having a stepped part
KR102392007B1 (ko) 2015-05-04 2022-05-02 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시 장치
KR102409060B1 (ko) * 2015-09-11 2022-06-16 삼성디스플레이 주식회사 표시 장치
KR102485374B1 (ko) 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
CN105489615B (zh) 2016-01-13 2019-03-08 深圳市华星光电技术有限公司 用于amoled的薄膜晶体管阵列基板及其制造方法
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102449320B1 (ko) * 2017-09-29 2022-09-29 엘지디스플레이 주식회사 초고해상도용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
JP2021039291A (ja) * 2019-09-05 2021-03-11 株式会社ジャパンディスプレイ 半導体装置
JP6822595B2 (ja) * 2020-05-01 2021-01-27 セイコーエプソン株式会社 電気光学装置及び電子機器
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599524A (zh) * 2004-04-29 2005-03-23 友达光电股份有限公司 有源式有机发光显示器
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN2717021Y (zh) * 2004-07-22 2005-08-10 广辉电子股份有限公司 低温多晶硅薄膜晶体管
CN1716632A (zh) * 2004-07-02 2006-01-04 中华映管股份有限公司 双栅极薄膜电晶体与像素结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
KR100759681B1 (ko) * 2006-03-29 2007-09-17 삼성에스디아이 주식회사 유기 전계 발광표시장치
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
KR101269227B1 (ko) * 2006-06-29 2013-05-30 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101276662B1 (ko) * 2006-06-30 2013-06-19 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101488927B1 (ko) * 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN1599524A (zh) * 2004-04-29 2005-03-23 友达光电股份有限公司 有源式有机发光显示器
CN1716632A (zh) * 2004-07-02 2006-01-04 中华映管股份有限公司 双栅极薄膜电晶体与像素结构及其制造方法
CN2717021Y (zh) * 2004-07-22 2005-08-10 广辉电子股份有限公司 低温多晶硅薄膜晶体管

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206658A (zh) * 2011-07-19 2016-12-07 群创光电股份有限公司 发光显示装置
CN103594476A (zh) * 2012-08-13 2014-02-19 乐金显示有限公司 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置
CN103594476B (zh) * 2012-08-13 2016-03-16 乐金显示有限公司 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置
CN103872061A (zh) * 2012-12-10 2014-06-18 乐金显示有限公司 阵列基板及其制造方法
CN103872061B (zh) * 2012-12-10 2016-08-17 乐金显示有限公司 阵列基板及其制造方法
CN107393930A (zh) * 2013-09-12 2017-11-24 索尼公司 显示装置
CN107393930B (zh) * 2013-09-12 2019-07-09 索尼公司 显示装置
CN110061034A (zh) * 2019-04-23 2019-07-26 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
CN110061034B (zh) * 2019-04-23 2021-12-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板

Also Published As

Publication number Publication date
CN104851918B (zh) 2018-03-09
KR20110051784A (ko) 2011-05-18
US20110108846A1 (en) 2011-05-12
CN104851918A (zh) 2015-08-19
TWI505457B (zh) 2015-10-21
US8785257B2 (en) 2014-07-22
TW201117370A (en) 2011-05-16
KR101272892B1 (ko) 2013-06-11

Similar Documents

Publication Publication Date Title
CN102062981A (zh) 用于显示设备的阵列基板
US9312277B2 (en) Array substrate for display device and method of fabricating the same
CN1761049B (zh) 薄膜晶体管阵列面板及其制造方法
CN1869797B (zh) 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN1913163B (zh) 薄膜晶体管衬底及其制造方法
CN100422807C (zh) 液晶显示器件的阵列基板及其制造方法
CN101964347B (zh) 阵列基板及其制造方法
US7768010B2 (en) Poly crystalline silicon semiconductor device and method of fabricating the same
US8222638B2 (en) Array substrate for organic electroluminescent device
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
US7057675B2 (en) Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
US20060050191A1 (en) Liquid crystal display device and fabrication method thereof
CN101887868B (zh) 制造阵列基板的方法
CN100424573C (zh) 薄膜晶体管阵列面板及其制造方法
CN102064179B (zh) 显示设备的阵列基板及其制造方法
CN1893116B (zh) 薄膜晶体管板及其制造方法
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
KR101699549B1 (ko) 박막트랜지스터를 구비한 표시장치 및 그 제조방법
KR20080050080A (ko) 액정표시소자의 박막트랜지스터 및 그 제조방법
KR20050096305A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110518