JP2021039291A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021039291A
JP2021039291A JP2019161733A JP2019161733A JP2021039291A JP 2021039291 A JP2021039291 A JP 2021039291A JP 2019161733 A JP2019161733 A JP 2019161733A JP 2019161733 A JP2019161733 A JP 2019161733A JP 2021039291 A JP2021039291 A JP 2021039291A
Authority
JP
Japan
Prior art keywords
tft
signal line
semiconductor device
electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019161733A
Other languages
English (en)
Inventor
明紘 花田
Akihiro Hanada
明紘 花田
紀秀 神内
Norihide Jinnai
紀秀 神内
創 渡壁
So Watakabe
創 渡壁
涼 小野寺
Ryo Onodera
涼 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019161733A priority Critical patent/JP2021039291A/ja
Priority to US16/996,920 priority patent/US20210074736A1/en
Publication of JP2021039291A publication Critical patent/JP2021039291A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Abstract

【課題】ＴＦＴを用いた半導体装置において、異物等の影響によってＴＦＴが導通する不良が発生することを防止する。【解決手段】走査線１１が第１の方向に延在し、第１の信号線１２が前記第１の方向と交差する方向である第２の方向に延在し、第２の信号線１２が前記第１の信号線１２と平行に延在し、前記第１の信号線１２と前記第２の信号線１２の間に画素電極１１５が配置した半導体装置であって、第１のＴＦＴが前記第２の信号線１２の近傍で前記第２の信号線１２と接続し、第２のＴＦＴが前記第１の信号線１２の近傍で前記画素電極１１５と接続し、前記第１のＴＦＴと前記第２のＴＦＴは酸化物半導体であり、前記第１のＴＦＴと前記第２のＴＦＴは直列接続されていることを特徴とする半導体装置。【選択図】図８

Description

本発明は、酸化物半導体によるＴＦＴを用いた表示装置や光センサ装置を含む半導体装置に関する。
酸化物半導体を用いたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、ポリシリコンを用いたＴＦＴに比べてＯＦＦ抵抗を大きくでき、ａ-Ｓｉ（アモルファスシリコン）を用いたＴＦＴに比べて移動度を大きくできるので、液晶表示装置や有機ＥＬ表示装置等の表示装置、あるいは、センサ等の半導体装置に用いることが出来る。
このような装置において、ＴＦＴに欠陥が生ずると、輝点、黒点、場合によっては、ライン状の輝線、黒線等を生じ、表示装置は不良になる。これを防止するために、ＴＦＴを複数、形成することが考えられる。特許文献１には、ａ-Ｓｉを用いたＴＦＴを画素のスイッチングＴＦＴとして用いた薄膜トランジスタ基板において、ＴＦＴの欠陥による画素欠陥を防止するために、各画素に複数のスイッチングＴＦＴを形成することが記載されている。
特開昭６４−５００２８号公報
酸化物半導体を用いたＴＦＴでは、チャネル部において、酸化物半導体から酸素が抜かれると、低抵抗化し、ＴＦＴが導通してしまう。酸化物半導体から酸素が抜かれる現象は、ＴＦＴの近傍に異物、例えば、金属や絶縁物の微粒子が存在すると生ずる。つまり、異物がＴＦＴ上に無くとも、ＴＦＴの近傍に存在するだけで不良を発生する。この点が従来のＴＦＴにおける異物による不良とは異なる点である。この場合の異物の寸法は典型的には１乃至２μm程度であり、従来問題とされていた異物の寸法よりも小さい。
したがって、酸化物半導体を用いたＴＦＴの場合には、単にＴＦＴを冗長構造にしただけでは、異物に起因する、画素欠陥は対策することが出来ない。なお、酸化物半導体を用いたＴＦＴは、表示装置の他、センサ等の半導体装置のスイッチングＴＦＴ、あるいは、制御ＴＦＴとして用いることが出来る。この場合も、上記の表示装置の場合と同様な現象を生ずる。
本発明の課題は、酸化物半導体を、表示装置、あるいは他の半導体装置におけるスイッチングＴＦＴ、あるいは制御ＴＦＴとして用いた場合に、酸化物半導体が導通してしまうことによるＴＦＴに起因する画素欠陥、あるいは要素欠陥を防止することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）走査線が第１の方向に延在し、第１の信号線が前記第１の方向と交差する方向である第２の方向に延在し、第２の信号線が前記第１の信号線と平行に延在し、前記第１の信号線と前記第２の信号線の間に電極が配置した半導体装置であって、第１のＴＦＴが前記第２の信号線の近傍で前記第２の信号線と接続し、第２のＴＦＴが前記第１の信号線の近傍で前記電極と接続し、前記第１のＴＦＴと前記第２のＴＦＴは酸化物半導体であり、前記第１のＴＦＴと前記第２のＴＦＴは直列接続されていることを特徴とする半導体装置。
（２）走査線が第１の方向に延在し、第１の信号線が前記第１の方向と交差する方向である第２の方向に延在し、第２の信号線が前記第１の信号線と平行に延在し、第３の信号線が前記第２の信号線と平行に延在し、前記第１の信号線と前記第２の信号線の間に第１の電極が配置し、前記第２の信号線と前記第３の信号線の間に第２の電極が配置した半導体装置であって、第１のＴＦＴが前記第３の信号線の近傍で前記第３の信号線と接続し、第２のＴＦＴが前記第１の信号線の近傍で前記第１の電極と接続し、前記第１のＴＦＴと前記第２のＴＦＴは酸化物半導体であり、前記第１のＴＦＴと前記第２のＴＦＴは直列接続されていることを特徴とする半導体装置。
（３）第１の走査線と第２の走査線と第３の走査線が互いに間隔Ｌ１を置いて第１の方向に延在し、第１の信号線と第２の信号線が互いに間隔Ｗをおいて、前記第１の方向と交差する方向である第２の方向に延在し、前記第２の走査線、前記第３の走査線、前記第１の信号線及び前記第２の信号線の間に電極が存在し、前記第１の信号線と接続する第１のＴＦＴが前記第１の信号線の近傍であって、前記第１の走査線と前記第２の走査線の間に配置し、前記電極と接続する第２のＴＦＴが前記第１の信号線と前記第２の走査線の交点付近に配置し、前記第２の方向において、前記第２の走査線の中心と、前記第１のＴＦＴのチャネルの中心の間の距離をＬ２とした時、Ｌ２≧０．５Ｌ１であり、前記第１のＴＦＴと前記第２のＴＦＴは酸化物半導体であり、前記第１のＴＦＴと前記第２のＴＦＴは直列接続されていることを特徴とする半導体装置。
液晶表示装置の平面図である。 液晶表示装置の表示領域の平面図である。 液晶表示装置の表示領域の断面図である。 酸化物半導体を用いたＴＦＴの問題点を示す平面図である。 酸化物半導体を用いたＴＦＴの他の問題点を示す平面図である。 図５の等価回路である。 実施例１の構成を示す平面図である。 実施例１の構成を示す他の平面図である。 図８の等価回路である。 図７のＡ−Ａ断面図である。 実施例１の構成を示すさらに他の平面図である。 実施例１の他の構成を示す等価回路である。 実施例２の構成を示す平面図である。 実施例２の構成を示す他の平面図である。 図１４の等価回路である。 実施例２の構成を示すさらに他の平面図である。 実施例３の構成を示す平面図である。 実施例３の構成を示す他の平面図である。 実施例３の構成を示すさらに他の平面図である。 実施例４の構成を示す平面図である。 実施例４の構成を示す他の平面図である。 実施例５の構成を示す平面図である。 図２２のＢ−Ｂ断面図である。 実施例６の構成を示す平面図である。 図２４のC−C断面図である。 有機ＥＬ表示装置の一般的な等価回路である。 実施例７による有機ＥＬ表示装置の画素部の等価回路である。 実施例７の他の構成を示す等価回路である。 実施例７の他の構成を示す断面図である。 実施例７の他の構成を示す他の断面図である。 光センサ装置の検出領域の断面図である。 光センサ装置の平面図である。
以下、実施例によって本発明の内容を詳細に説明する。
図１は、本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１４が形成されている。
ＴＦＴ基板１００の表示領域１４には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２に囲まれた領域が画素１３になっている。ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域１５となっている。端子領域１５にはフレキシブル配線基板１７が接続している。液晶表示装置を駆動するドライバＩＣはフレキシブル配線基板１７に搭載されている。
液晶は、自らは発光しないので、ＴＦＴ基板１００の背面にバックライトを配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板１７は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。
本発明の液晶表示装置では、表示領域１４に用いるＴＦＴには、リーク電流の少ない酸化物半導体を用いたＴＦＴが使用されている。また、シール材付近の額縁部分には、例えば、走査線駆動回路が形成されており、走査線駆動回路には、移動度の大きい、ポリシリコン半導体を用いたＴＦＴが使用されることが多いが、酸化物半導体によるＴＦＴを使用することも出来る。
図２は、表示領域における画素の平面図である。図２は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式における、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｔｉｃｈｉｎｇ）と呼ばれる方式の液晶表示装置である。図２では、酸化物半導体１０３を用いたＴＦＴが使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
図２において、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２に囲まれた領域に画素電極１１５が形成されている。図２において、映像信号線１２と画素電極１１５との間に酸化物半導体１０３を有する酸化物半導体ＴＦＴが形成されている。酸化物半導体ＴＦＴにおいて、映像信号線１２がドレイン電極を構成し、走査線１１が分岐して酸化物半導体ＴＦＴのゲート電極１０５を構成している。酸化物半導体ＴＦＴのソース電極１１１は画素電極１１５側に延在し、スルーホール１３０を介して画素電極１１５と接続している。
画素電極１１５は櫛歯状に形成されている。画素電極１１５の下側には、容量絶縁膜を介してコモン電極１１３が平面状に形成されている。コモン電極１１３は各画素に連続して共通に形成されている。画素電極１１５に映像信号が供給されると、画素電極１１５とコモン電極１１３との間に液晶層を通過する電気力線が形成され、液晶分子を回転させることによって画像を形成する。なお、図２では、ＴＦＴと基板の間に形成される遮光膜（シールド電極）は省略されている。
図３は、図２に対応する液晶表示装置の断面図の例である。図３では、酸化物半導体１０３を用いたＴＦＴが使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。本実施例では、酸化物半導体としてＩＧＺＯを使用している。
図３において、ガラスあるいはポリイミド等の樹脂で形成されたＴＦＴ基板１００の上に遮光膜１０１が金属によって形成されている。この金属は、後で説明するゲート電極１０５等と同じ金属を使用してもよい。遮光膜１０１は、後で形成されるＴＦＴのチャネル部にバックライトからの光が照射されないように遮光するためのものである。
遮光膜１０１の他の重要な役割は基板１００に帯電した電荷によって、酸化物半導体ＴＦＴが影響を受けることを防止することである。特に、基板１００をポリイミド等の樹脂で形成した場合、樹脂は帯電しやすく、ＴＦＴはこの影響を強く受けやすい。これを防止するには、遮光膜１０１に所定の電位を印加することによって、基板１００に帯電した電荷のＴＦＴへの影響を防止することが出来る。
遮光膜１０１を覆って下地膜１０２が形成されている。下地膜１０２は、その上に形成される酸化物半導体１０３がＴＦＴ１００からの不純物によって汚染されることを防止する。下地膜１０２はシリコン酸化膜（以後ＳｉＯで代表させる）とシリコン窒化膜（以後ＳｉＮで代表させる）の積層膜で形成されることが多い。なお、アルミニウム酸化膜（以後ＡｌＯで代表させる）がさらに積層される場合もある。
図３において、下地膜１０２の上にＴＦＴを構成する酸化物半導体１０３が形成されている。酸化物半導体１０３の厚さは１０ｎｍ乃至１００ｎｍである。酸化物半導体１０３を覆ってゲート絶縁膜１０４がＳｉＯによって形成される。ＳｉＯで形成されたゲート絶縁膜１０４は、酸化物半導体１０３に酸素を供給してチャネル特性を安定化させる。ゲート絶縁膜１０４を覆ってゲート電極１０５が形成される。
ゲート電極１０５を覆って層間絶縁膜１０６が例えばＳｉＯによって形成されている。層間絶縁膜１０６の厚さは、例えば、１５０ｎｍ乃至３００ｎｍである。層間絶縁膜１０６の上に無機パッシベーション膜１０７が例えばＳｉＮによって形成される。無機パッシベーション膜１０７の厚さは、例えば、１００乃至２００ｎｍである。
層間絶縁膜１０７、層間絶縁膜１０６、ゲート絶縁膜１０４を貫通してスルーホール１０８、１０９が形成されている。酸化物半導体１０３とドレイン電極１１０、あるいは、酸化物半導体１０３とソース電極１１１を接続するためである。図３におけるドレイン電極１１０は映像信号線１２が兼用し、ソース電極１１１はスルーホール１３０及び１３１を介して画素電極１１５と接続する。
図３において、ドレイン電極１１０及びソース電極１１１を覆って有機パッシベーション膜１１２が形成されている。有機パッシベーション膜１１２は、例えば、アクリル樹脂等で形成される。有機パッシベーション膜１１２は平坦化膜としての役割と、映像信号線１２とコモン電極１１３間の浮遊容量を小さくするために、２乃至４μｍ程度と厚く形成される。ソース電極１１１と画素電極１１５を接続するために、有機パッシベーション膜１１２にスルーホール１３０が形成される。
有機パッシベーション膜１１２の上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜によってコモン電極１１３が形成される。コモン電極１１３は平面状に、複数の画素に共通に形成される。コモン電極１１３を覆って容量絶縁膜１１４がＳｉＮによって形成されている。容量絶縁膜１１４を覆ってＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜によって画素電極１１５が形成されている。画素電極１１５は櫛歯状に形成される。容量絶縁膜１１４は、コモン電極１１３と画素電極１１５との間において画素容量を形成する。
画素電極１１５を覆って配向膜１１６が形成されている。配向膜１１６は液晶分子３０１の初期配向方向を規定する。配向膜１１６の配向処理は、ラビングによる配向処理か偏光紫外線を用いた光配向処理が用いられる。ＩＰＳではプレティルト角は必要ないので、光配向処理が有利である。
図３において、液晶層３００を挟んで、対向基板２００が配置している。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成され、その上にオーバーコート膜２０３が形成されている。オーバーコート膜２０３の上に配向膜２０４が形成されている。配向膜２０４の作用および配向処理は、ＴＦＴ基板１００側の配向膜１１６と同じである。
図３において、コモン電極１１３と画素電極１１５との間に電圧が印加されると、図３の矢印で示すような電気力線が発生し、液晶分子３０１を回転させて液晶層３００によるバックライトからの光の透過率を制御する。画素毎に光の透過率を制御することによって画像を形成する。
図４は、酸化物半導体１０３で形成されたＴＦＴの近傍に異物が存在した場合の問題を示す、画素の平面図である。酸化物半導体１０３を用いたＴＦＴは種々のレイアウトによって形成することが出来る。図４のＴＦＴのレイアウトは、図２におけるＴＦＴのレイアウトとは異なっているが、等価回路的には同等である。また、画素電極１１５の平面形状も図２とは異なっているが、動作は同じである。また、図４では、図を複雑化しないため、有機パッシベーション膜に形成されたスルーホールは記載されていない。
図４において、異物２０は、例えば、スパッタリング時に生じた、微細金属粒子、あるいは、製造装置等から混入した金属や絶縁物の微粒子等である。このような異物は、酸化物半導体１０３から酸素を奪い、酸化物半導体１０３を低抵抗化させ、ＴＦＴを導通させてしまう。
図４に示すように、酸化物半導体１０３を用いたＴＦＴにおいては、異物２０が直接ＴＦＴの上になくても、その近傍に存在するだけで、ＴＦＴが不良になってしまうという特徴がある。異物２０がＴＦＴの近傍にあるだけでＴＦＴのチャネルを構成する酸化物半導体１０３から酸素を奪うからである。
図５は、これを対策するために、酸化物半導体１０３の平面形状をクランク状に湾曲させて、ＴＦＴを直列に２個配置した構成である。図６は、図５に対応する等価回路である。図５及び図６に示すように、２個のＴＦＴ（Ｔ１、Ｔ２）は、画素電極１１５から視て、一方の側にのみ配置している。あるいは、左側の映像信号線１２の近傍にのみ存在している。しかしながら、図５あるいは図６の構成では、２個のＴＦＴが近接して形成されるので、近くに存在する異物２０によって、両方のＴＦＴのチャネルを構成する酸化物半導体１０３から酸素が奪われ、両方のＴＦＴが導通してしまうので、根本的な解決にはならない。
図７は、このような問題を解決する実施例１の構成を示す、画素の平面図である。画素の定義は、種々行うことが出来るが、図７では、便宜上、１点鎖線で囲まれた領域を画素と定義している。図７において、酸化物半導体１０３が走査線１１の下を通過する時にＴＦＴが形成される。図７において、酸化物半導体１０３はスルーホール１０８において映像信号線１２と接続し、映像信号線１２の下を延在し、走査線１１の下を通過した時に第１のＴＦＴであるＴ１が形成される。その後、酸化物半導体１０３は画素電極１１５を横断し、屈曲して再び、走査線１１の下を通過する時に第２のＴＦＴが形成され、スルーホール１０９を介して画素電極１１５と接続する。なお、図７では、図を複雑にしないため、有機パッシベーション膜に形成されたスルーホール１３０は省略されている。
図７の構成では、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は画素電極１１５を挟んで、画素電極１１５の両側に配置しているので、２個のＴＦＴの間隔は大きい。したがって、仮に、異物２０が一方のＴＦＴの近傍に存在している場合には、一方のＴＦＴのみが不良になり、他方のＴＦＴは生き残る。したがって、画素は正常に動作することが出来る。なお、この場合の画素電極１１５は、櫛歯状電極とその連結部を含む全体をいう。
図７において、酸化物半導体１０３は画素電極１１５を横断しているが、この部分の酸化物半導体１０３は、イオンインプランテーション等によって導電性となっている。また、酸化物半導体１０３は透明なので、画素電極１１５を横断するように配置しても、透過率は大きく減少することは無い。なお、図７において、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）を接続する導電性を付与された酸化物半導体１０３は接続配線３０として記載されている。
図８は、隣接する画素における画素電極１１５や酸化物半導体１０３も記載した構成を示す平面図である。図８において、左側の画素では、２個のＴＦＴを結ぶ導電性を付与された酸化物半導体１０３は走査線１１に対してｙ方向下側に配置しているが、右側の画素では、走査線１１に対してｙ方向上側に配置している。これによって、２つの酸化物半導体１０３を同一層に形成することが出来る。
図８の構成は、次のように表現することも出来る。すなわち、第１の映像信号線１２と第２の映像信号線１２の間に画素電極１１５が存在し、酸化物半導体１０３で形成された第１のＴＦＴが画素電極１１５の右側にある第２の映像信号線１２の近傍において第２の映像信号線１２と接続し、酸化物半導体１０３で形成された第２のＴＦＴが画素電極１１５の左側にある第１の映像信号線１２の近傍において、画素電極１１５と接続している。そして、第１のＴＦＴと第２のＴＦＴを接続する接続配線３０は、導電性を付与した酸化物半導体１０３によって形成されている。酸化物半導体１０３で形成された接続配線３０は、画素電極１１５を横断している、あるいは、走査線１１と平行に延在しているということが出来る。
図９は図８の等価回路である。図９における第１のＴＦＴ（Ｔ１）は、実際には、映像信号線１２と重複して形成されているが、わかり易くするために、映像信号線１２とずらせて記載している。図９において、画素電極１１５とコモン電極１１３の間に液晶層３００が存在している。画素電極１１５とコモン電極１１３の間に、画素電位を保持するための蓄積容量Ｃｓｔが形成されている。図９において、映像信号線１２と接続した第１のＴＦＴ（Ｔ１）は、画素電極１１５を横断する接続配線３０を介して第２のＴＦＴ（Ｔ２）と接続し、第２のＴＦＴ（Ｔ２）が画素電極１１５と接続している。第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は、ｘ方向に１画素分離れて存在している。
図１０は、図７のＡ−Ａ断面図である。図１０の層構成は図３で説明したのと同じであるが、画素電極１１５より上側は省略されている。また、図１０では、図３における無機パッシベーション膜１０７は省略されている。図１０の特徴は、映像信号線１２と接続する第１のＴＦＴ（Ｔ１）と画素電極１１５と接続する第２のＴＦＴ（Ｔ２）はｘ方向に１画素分離れて存在している。そして、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は、導電性が付与された酸化物半導体１０３による接続配線３０によって接続されている。酸化物半導体１０３は、透明なので、画素電極１１３の下側に存在していても透過率を低下させることは無い。
図１１は、６列の画素を２行分にわたって記載した平面図である。図１１は、図８で説明した構成の繰り返しになっている。したがって、表示領域のどの部分をとっても、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は、ｘ方向に１画素分離れて配置しているので、２個のＴＦＴ（Ｔ１、Ｔ２）が同時に不良になる確率は非常に小さい。
図１２は、実施例１の他の形態を示す等価回路である。図１２が図９と異なる点は、図１２では、各画素電極１１５には、左側の映像信号線１２から映像信号線が供給されているという点である。したがって、図１２では、図９と比べて、Ｔ１とＴ２の位置が入れ替わっている。図１２の構成であっても、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）が画素電極１１５を挟んで画素のｘ方向側に離れて配置していることは同じである。したがって、２つのＴＦＴ（Ｔ１、Ｔ２）の間隔も十分に大きくすることが出来る。レイアウトの都合によっては、図１２のような回路とすることが有利な場合がある。
実施例２は、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）をｘ方向に２画素分、分離して配置した構成である。これによって、画素欠陥が発生する確率をさらに小さくすることが出来る。図１３は、実施例２の構成を示す平面図である。図１３において、１点鎖線は、便宜上の画素の区画を示している。図１３において、映像信号線１２と接続する第１のＴＦＴ（Ｔ１）は、右側に隣接する画素の右端に存在する映像信号線１２の部分に配置しており、画素電極１１５と接続する第２のＴＦＴ（Ｔ２）は画素の左端に存在している。つまり、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は、ｘ方向に２画素分離れている。あるいは、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は２個の画素電極をｘ方向に挟む形で配置している。したがって、異物２０が存在した場合、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）が同時に不良となる確率は、実施例１の場合よりもさらに小さくなる。
図１４は、隣接する画素における画素電極１１５と酸化物半導体１０３が追加記載された平面図である。図１４において、２個のＴＦＴを接続する、導電性を付与された酸化物半導体１０３で構成される接続電極３０は、２個の画素電極１１５をｘ方向に横断しているが、酸化物半導体１０３は透明なので、画素の透過率を大きく減少させることは無い。また、２個のＴＦＴを接続する導電性を付与された酸化物半導体１０３は、ｘ方向に交互に走査線のｙ方向の上側と下側に配置しているので、いずれの酸化物半導体１０３も同じ層に形成することが出来る。
図１５は、図１４の等価回路である。映像信号線１２と接続する第１のＴＦＴ（Ｔ１）は映像信号線１２と重複して形成されるが、図をわかり易くするために、図１５においては映像信号線１２からは若干ずらせて記載している。図１５に示すように、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）とは、ｘ方向に２個の画素電極１１５を挟んだ配置となっている。あるいは、Ｔ１とＴ２とは、ｘ方向に２画素分離れて配置しているということも出来る。
図１６は、実施例２において、６列の画素を２行分にわたって記載した平面図である。図１６は、図１４で説明した構成の繰り返しになっている。したがって、表示領域のどの部分をとっても、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は、ｘ方向に２画素分離れて配置しているので、同一の画素電極と接続する２個のＴＦＴ（Ｔ１、Ｔ２）が同時に不良になる確率は実施例１の場合よりもさらに小さくなる。
実施例３は、２個のＴＦＴ（Ｔ１、Ｔ２）を画素の上下方向に離して配置した構成である。図１７は実施例３の構成を示す平面図である。図１７において、１点鎖線で囲まれた領域が、便宜上１画素を示す。図１７において、画素電極１１５が記載された画素のｙ方向上側に隣接する画素において、スルーホール１０８を介して映像信号線１２と酸化物半導体１０３が接続し、酸化物半導体１０３はクランク状に屈曲して、走査線１１から分岐したゲート電極１０５と交差する。この部分に第１のＴＦＴ（Ｔ１）が形成される。
その後、導電性が付与された酸化物半導体１０３は、映像信号線１２に沿ってｙ方向下側に延在して、スルーホール１０９を介して画素電極１１５と接続する。酸化物半導体１０３が走査線１１の下を通過するときに第２のＴＦＴ（Ｔ２）が形成される。図１７では、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）を接続する導電性を付与された酸化物半導体１０３は接続電極３０として記載されている。一般に、画素の大きさは、縦方向（ｙ方向）の径ｙ１の方が長く、横方向（ｘ方向）の径ｘ１の３倍程度である。したがって、第１のＴＦＴと第２のＴＦＴ距離をより大きくとりたい場合は、図１７のような構成が有利な場合がある。
図１８は、隣接する画素における画素電極１１５や酸化物半導体１０３も記載した構成を示す平面図である。図１８において、酸化物半導体１０３の形状は、上側の画素と下側の画素で同様な形状になっている。このような構成であっても、いずれの画素の酸化物半導体１０３も同じ層に形成することが出来る。
図１７及び図１８に記載の構成の特徴は、走査線１１からゲート電極１０５を長く分岐させることである。この分岐の長さｙ２は、ｙ１の５０％以上、好ましくは、７０％以上である。ｙ２が大きいほど、２個のＴＦＴ（Ｔ１、Ｔ２）が同時に不良になる確率は小さくなる。一方、ゲート電極１０５と映像信号線１２とが重複する面積が大きいほど、線間容量が大きくなり、動作速度が遅くなる。
映像信号線１２とゲート電極１０５の重なりの面積が小さくなるように、映像信号線１２とゲート電極１０５をｘ方向にずらすことも考えられるが、映像信号線１２もゲート電極１０５も金属なので画素の透過率が小さくなる。したがって、映像信号線１２とゲート電極１０５のずれ量も動作速度と画素の透過率を勘案して決めることになる。
図１９は、６列の画素を２行分にわたって記載した平面図である。図１９は、図１８で説明した構成の繰り返しになっている。したがって、表示領域のどの部分をとっても、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は、画素の縦方向の径ｙ１の半分以上の距離、離れて配置しているので、２個のＴＦＴ（Ｔ１、Ｔ２）が同時に不良になる確率は非常に小さい。
実施例４は、１画素当たりの酸化物半導体１０３によるスイッチングＴＦＴを４個以上配置する場合の例である。図２０は、実施例４の代表的な構成を示す画素の平面図である。図２０の基本的な構成は実施例１の図７と同様であるが、図２０では、映像信号線１２と接続する第１のＴＦＴであるＴ１と画素電極１１５と接続する第２のＴＦＴであるＴ２との間に、Ｔ１１とＴ１２の２個のＴＦＴが存在している。
すなわち、図２０では、酸化物半導体１０３を、単純に画素電極１１３を横断させるのではなく、クランク状に屈曲させ、走査線１１の下を通過させることによって、さらに２個のＴＦＴ（Ｔ１１、Ｔ１２）を形成している。したがって、図２０では、４個のＴＦＴが形成されている。画素に異物が存在したとしても、４個のＴＦＴのうちのいずれかが生き残れば、画素は正常に動作する。図２０において、ＴＦＴとＴＦＴを接続する導電性を付与された酸化物半導体１０３は接続電極３０として記載されている。
図２１は、隣接する画素における画素電極１１５や酸化物半導体１０３も記載した構成を示す平面図である。図２１において、隣接する画素における酸化物半導体１０３は、重複しない配置となっているので、全ての酸化物半導体１０３を同じ層に形成することが出来る。実施例４における表示領域は、図２１のような画素構成によって、全画素を構成することが出来る。
図２０及び図２１は、実施例１の図７に対応する構成であるが、本実施例は、図１３に示すような、実施例２に対応する構成にも適用することが出来る。この場合、酸化物半導体による１画素を駆動させるＴＦＴの数は、必要に応じて６個構成することが出来る。酸化物半導体１０３をクランク状に屈曲させて、走査線１１との間でＴＦＴを構成する場合は、偶数個づつＴＦＴを増加させることになる。
実施例１において、画素電極の両側に配置された、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）は、導電性を付与した酸化物半導体１０３によって接続している。導電性を付与したとしても、酸化物半導体１０３は金属に比べて抵抗率が大きいので、十分なＯＮ電流が取れない場合がある。これを対策するために、実施例５では、２個のＴＦＴ（Ｔ１、Ｔ２）の接続には、金属を使用することによって、ＯＮ電流の低下を防止するものである。この場合の金属は合金を含む意味である。つまり、実施例５においては、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）を構成する酸化物半導体１０３は島状に形成する。
図２２は、実施例５を示す画素の平面図である。図２２において、画素電極１１５、第１のＴＦＴ（Ｔ１）、第２のＴＦＴ（Ｔ２）等は実施例１の図７と同様である。図２２が図７と異なる点は、第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）を構成する酸化物半導体１０３を、金属で形成された接続配線３０によって接続していることである。金属で形成された接続配線３０は、ゲート電極１０５と同じ材料によって形成し、ゲート電極１０５と同時にパターニングされる。金属による接続配線３０はスルーホール１３５によって、Ｔ１側の酸化物半導体１０３と接続し、スルーホール１３６によってＴ２側の酸化物半導体１０３と接続する。
図２２に示すように、この構成はＯＮ電流が大きくなる代わりに、画素電極を接続金属層３０が横断するので、画素の透過率が減少する。透過率の減少を避けるため、あるいは、小さく抑えるためには、バックライトからの光が照射されない領域に接続金属を配置するか、接続金属の幅を小さくすればよい。
図２３は、図２２のＢ−Ｂ断面図である。図２３が実施例１の図１０と異なる点は、第１のＴＦＴ（Ｔ１）を構成する酸化物半導体１０３と第２のＴＦＴ（Ｔ２）を構成する酸化物半導体１０３を、スルーホール１３５及びスルーホール１３６を介してゲート絶縁膜１０４の上に形成された接続金属層３０によって接続していることである。Ｔ１とＴ２の位置を互いに遠ざけたことによる、異物２０等の存在によって、２つのＴＦＴ（Ｔ１、Ｔ２）が同時に不良となる現象を防止できることは、実施例１と同様である。
本実施例の構成は、実施例２、実施例３、実施例４等の構成にも適用することが出来る。この場合も、ＯＮ電流と画素の透過率のトレードオフになることは同様である。
実施例１乃至５は酸化物半導体１０３を用いたＴＦＴがトップゲートである場合について説明した。本発明は、酸化物半導体１０３を用いたＴＦＴがボトムゲートである場合についても適用することが出来る。図２４は酸化物半導体１０３を用いた２つのＴＦＴがボトムゲートタイプの場合の画素の平面図である。ＴＦＴがボトムゲートの場合は、２つのＴＦＴを接続する配線３０を金属で構成する。
図２５は図２４のＣ−Ｃ断面図である。ボトムゲートの場合は、走査線１１によって、ゲート電極１０５とシールド電極１０１を兼用させるので、実施例１の図７等に比較して層数が少ない。すなわち、図７に比べると、トップゲート絶縁膜が存在しない。そして、第１のＴＦＴ（Ｔ１）を構成する酸化物半導体１０３と第２のＴＦＴ（Ｔ２）を構成する酸化物半導体１０３は接続金属層３０によって接続している。第１のＴＦＴ及び第２のＴＦＴのドレイン電極１１０あるいはソース電極１１１１を接続金属３０と同時に形成している。
第１のＴＦＴ（Ｔ１）と第２のＴＦＴ（Ｔ２）を構成する酸化物半導体１０３において、チャネル部を除く部分は金属によって覆われている。この部分は、金属によって酸化物半導体１０３から酸素が奪われているので、酸化物半導体１０３は導電体となっている。
図２４及び図２５で説明したボトムゲートタイプのＴＦＴは、実施例２及び実施例３等についても適用することが出来る。このように、ボトムゲートタイプのＴＦＴであっても、トップゲートの場合と同様に、２つのＴＦＴ（Ｔ１、Ｔ２）の距離を離して配置することが出来るので、異物２０等によって、２つのＴＦＴ（Ｔ１、Ｔ２）が同時に不良となる現象を抑制することが出来る。
実施例１乃至６では、本発明を液晶表示装置に対して適用した場合を説明した。本発明は有機ＥＬ表示装置に対しても適用することが出来る。図２６は有機ＥＬ表示装置の表示領域の画素部の等価回路である。図２６において、映像信号線１２と電源線９３が縦方向（ｙ方向）に延在して横方向（ｘ方向）に配列している。また、走査線１１が横方向に延在して縦方向に配列している。映像信号線１２または電源線９３と走査線１１で囲まれた領域が画素になっている。
図２６において、発光層としての有機ＥＬ層（ＥＬ）に流れる電流は制御ＴＦＴ（Ｔ５）によって制御される、制御ＴＦＴ（Ｔ５）のドレインは電源線９３と接続し、電源線９３と制御ＴＦＴ（Ｔ５）のドレインの間には保持容量（Ｃｈ）が接続している。また、制御ＴＦＴ（Ｔ５）のゲートはスイッチングＴＦＴ（Ｔ３）のソースと接続している。スイッチングＴＦＴ（Ｔ３）のゲートは走査線１１と接続し、ドレインは映像信号線１２と接続している。
図２６において、スイッチングＴＦＴ（Ｔ３）のゲートがＯＮになると、映像信号線１２から映像信号が保持容量Ｃｈの一方の電極に供給され、保持容量Ｃｈには、これに応じた電荷が電源線９３から供給される。その結果、駆動ＴＦＴ（Ｔ５）のゲートは所定の電位に保持され、これに応じた電流が制御ＴＦＴ（Ｔ５）を介して有機ＥＬ層（ＥＬ）に流れることになる。
図２６に示すように、有機ＥＬ表示装置の画素には２個のＴＦＴ（Ｔ３、Ｔ５）が存在する。画素内に、例えば、実施例１で説明したような異物２０が存在すると、酸化物半導体１０３で形成されたＴＦＴのチャネルが低抵抗化し、ＴＦＴが動作しなくなる。スイッチングＴＦＴ（Ｔ３）と制御ＴＦＴ（Ｔ５）のいずれもが酸化物半導体１０３で形成されていれば、いずれのＴＦＴについても同じことが言える。
図２７は、この問題を対策するために、スイッチングＴＦＴ（Ｔ３）を直列に２個用い、画素の右側の映像信号線の側に第１のスイッチングＴＦＴ（Ｔ１）を、画素の左側の映像信号線の側に第２のスイッチングＴＦＴ（Ｔ２）を配置している構成である。この構成は、液晶表示装置における実施例１と同じである。すなわち、２個のスイッチングＴＦＴ（Ｔ１、Ｔ２）を離して配置することによって、異物によって２個のスイッチングＴＦＴ（Ｔ１、Ｔ２）が同時に不良になることを防止することが出来る。図２７における２個のスイッチングＴＦＴ（Ｔ１、Ｔ２）の実際のレイアウトは、実施例１に準じた構成とすることが出来る。実施例２、実施例３等で説明した、２個のスイッチングＴＦＴ（Ｔ１、Ｔ２）を離して配置する構成の構成も、実施例１の場合と同様に適用することが出来る。
制御ＴＦＴ（Ｔ５）を酸化物半導体で形成した場合には、異物２０が存在する場合の問題はスイッチングＴＦＴ（Ｔ３）の場合と同様である。図２８は、異物による問題を対策するために、制御ＴＦＴ（Ｔ５）を、電源線９３と接続する第１の制御ＴＦＴ（Ｔ６）と、アノードＶａと接続する第２の制御ＴＦＴ（Ｔ７）に分割し、第１の制御ＴＦＴ（Ｔ６）を有機ＥＬ層のｙ方向上側に、第２の制御ＴＦＴ（Ｔ７）を有機ＥＬ層のｙ方向下側に配置したものである。第１の制御ＴＦＴ（Ｔ６）と第２の制御ＴＦＴ（Ｔ７）を、有機ＥＬ層（ＥＬ）の上下の両側に、離して配置することにより、異物の存在によって２個の制御ＴＦＴ（Ｔ６、Ｔ７）が同時に導通してしまうという確率を大幅に低減することが出来る。
図２９は、制御ＴＦＴ（Ｔ６、Ｔ７）を酸化物半導体で形成した場合の、制御ＴＦＴ（Ｔ６、Ｔ７）を含む有機ＥＬ表示装置の表示領域の断面図である。図２９において、横方向が（ｘ方向）である。図２９の層構成は、酸化物半導体１０３でＴＦＴを形成し、これを有機パッシベーション膜１１２で覆い、ＴＦＴと下部電極１５０と導通をとるためのスルーホール１３０を形成するまでは、図３に示す液晶表示装置と同様である。ただし、図３のＴＦＴはスイッチングＴＦＴであるのに対し、図２９のＴＦＴは制御ＴＦＴ（Ｔ６、Ｔ７）であるがＴＦＴの層構成は同じである。
図２９が図３と異なっている点は、ＴＦＴとして、第１の制御ＴＦＴ（Ｔ６）と第２の制御ＴＦＴ（Ｔ７）が、有機ＥＬ層を挟んで、ｘ方向に距離をおいて配置されているという点である。第１の制御ＴＦＴ（Ｔ６）と第２の制御ＴＦＴ（Ｔ７）はドレイン電極１１０あるいはソース電極１１１と同層で形成された接続金属層３０によって接続されている。
図２９において、有機パッシベーション膜１１２の上にアノードとしての下部電極１５０が形成されている。下部電極１５０の上に、ホールを有するバンク１６０が形成されている。バンク１６０のホール内に発光層としての有機ＥＬ層１５１が形成されている。有機ＥＬ層１５１の上にカソードとしての上部電極１５２が形成されている。上部電極１５２は各画素共通に形成されている。上部電極１５２を覆ってＳｉＮ膜等を有する保護膜１５３が形成されている。保護膜１５３の上に外光の反射を防止するための、円偏光板１５５が粘着剤１５４を介して貼り付けられている。
図３０は、第１の制御ＴＦＴ（Ｔ６）と第２の制御ＴＦＴ（Ｔ７）を接続する接続電極３０を、導電性を付与した酸化物半導体１０３によって構成した例である。有機ＥＬ層１５１を流れる電流を大きくしなくともよい場合は、図３０の構成を用いることによって、金属によって接続配線３０を形成するプロセスを省略することが出来る。
図２８、図２９、図３０に示すように、有機ＥＬ表示装置における制御ＴＦＴ（Ｔ５）の場合にも、２個のＴＦＴ（Ｔ６、Ｔ７）をアノード（画素電極に相当）の両側に配置するようにして、２個のＴＦＴ（Ｔ６、Ｔ７）の距離を確保することによって、異物２０等に起因する、２個のＴＦＴが同時に不良になる危険を大幅に低減することが出来る。
本発明は、表示装置のみでなく、センサ装置等、種々の半導体装置に適用することが出来る。センサ装置には多くの種類が存在する。図３１は、有機ＥＬ表示装置と同様な構成を光センサとして使用した場合の例である。すなわち、有機ＥＬ表示装置を発光素子として使用している。図３１おいては、図３０で説明した有機ＥＬ表示装置の表示領域（発光素子）において、ＴＦＴ基板１００の下面に受光素子５００を配置している。発光素子の上面においては、粘着材６０１を介して、透明なガラス基板または透明な樹脂基板で形成されたフェースプレート６００が配置している。被測定物７００は、フェースプレート６００の上に載置する。
発光素子において、発光領域は、有機ＥＬ層１５１、下部電極１５０、上部電極１５２で構成される。発光領域の中央部分には、有機ＥＬ層、下部電極、上部電極が存在しないウィンドウ４００が形成されており、この部分は光が通過することが出来る。なお、下部電極１５０の下層には反射電極が形成され、有機ＥＬ層１５１で発光した光Ｌは上方に向かう。
図３１において、有機ＥＬ層１５１から出射した光Ｌは被測定物７００で反射して、ウィンドウ４００を通して、ＴＦＴ基板１００の下部に配置した受光素子５００によって受光され、被測定物７００が存在していることを検出する。被測定物７００が存在しない場合は反射光が存在しないので、受光素子５００には電流が流れない。したがって、被測定物７００の存在の有無を測定することが出来る。
図３１において、２つの制御ＴＦＴを接続する、導電性を付与された酸化物半導体１０３は透明なので、光Ｌの妨げにはならない。なお、２つの制御ＴＦＴ（Ｔ６、Ｔ７）を図２９に示すように、接続金属層３０で接続する場合は、接続金属層３０を光Ｌの経路から迂回して配置すればよい。あるいは、接続金属層３０の幅を小さくすることによって、光透過率の減少を抑えることが出来る。
図３２は、図３１に示すセンサ素子をマトリクス状に配置した光センサの平面図である。図３２において、両側に配置した走査回路９５から走査線９１が横方向（ｘ方向）に延在している。下側に配置した信号回路９６から信号線９２が縦方向（ｙ方向）に延在し、上側に配置した電源回路９７から電源線９３が下方向（−ｙ方向）に延在している。走査線９１と信号線９２、あるいは、走査線９１と電源線９３で囲まれた領域がセンサ素子９４である。
なお、本実施例における光センサにおいては、単に、被測定物７００の有無のみでなく、被測定物７００からの反射の強度を測定することによって、２次元画像を読み取ることが出来る。また、色毎にセンシングすることによって、カラー画像、あるいは、分光画像を検出することも出来る。センサの分解能は、図３２におけるセンサ素子９４の大きさによって決まるが、必要に応じて複数のセンサ素子９４を纏めて駆動することによって実効的なセンサ素子の大きさを調整することが出来る。
図３１及び図３２の例では、有機ＥＬ表示装置と同様な構成を光センサに応用した例であるが、本発明は、このような構成のみでなく、他の検出方法を用いた光センサにも適用することができる。さらに本発明は、光センサのみでなく、例えば容量センサ等、半導体装置基板を用いた他のセンサにも適用することができる。
１１…走査線、 １２…映像信号線、 １３…画素、 １４…表示領域、 １５…端子領域、 １６…シール材、 １７…フレキシブル配線基板、 ２０…異物、 ３０…接続配線、 ９０…検出領域、 ９１…走査線、 ９２…信号線、 ９３…電源線、 ９４…センサ素子、 ９５…走査回路、 ９６…信号回路、 ９７…電源回路、 １００…ＴＦＴ基板、 １０１…遮光膜、 １０２…下地膜、 １０３…酸化物半導体、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…層間絶縁膜、 １０７…無機パッシベーション膜、 １０８…スルーホール、 １０９…スルーホール、 １１０…ドレイン電極、 １１１…ソース電極、 １１２…有機パッシベーション膜、 １１３…コモン電極、 １１４…容量絶縁膜、 １１５…画素電極、 １１６…配向膜、 １３０…スルーホール、 １３１…スルーホール、 １３５…スルーホール、 １３６…スルーホール、 １５０…下部電極、 １５１…有機ＥＬ層、 １５２…カソード、 １５３…保護層、 １５４…粘着材、 １５５…偏光板、 １６０…バンク、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子、 ４００…ウィンドウ、 ５００…受光素子、 ６００…フェースプレート、 ６０１…粘着材、 ７００…被測定物、 ８００…レジスト、 ＥＬ…有機ＥＬ層、 Ｃｈ…保持容量、 Ｃｓｔ…蓄積容量ＳＤ領域、 Ｌ…光、 Ｖａ…アノード電圧、 Ｖｃｏｍ…コモン電圧、 Ｖｋ…カソード電圧

Claims (20)

  1. 走査線が第１の方向に延在し、第１の信号線が前記第１の方向と交差する方向である第２の方向に延在し、第２の信号線が前記第１の信号線と平行に延在し、前記第１の信号線と前記第２の信号線の間に電極が配置した半導体装置であって、
    第１のＴＦＴが前記第２の信号線の近傍で前記第２の信号線と接続し、第２のＴＦＴが前記第１の信号線の近傍で前記電極と接続し、
    前記第１のＴＦＴと前記第２のＴＦＴは酸化物半導体であり、
    前記第１のＴＦＴと前記第２のＴＦＴは直列接続されていることを特徴とする半導体装置。
  2. 前記第１のＴＦＴと前記第２のＴＦＴは、前記走査線と平行に延在する接続配線によって接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記接続配線は導電性を付与された酸化物半導体で形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記接続配線は金属または合金で形成されていることを特徴とする請求項２に記載の半導体装置。
  5. 前記接続配線は、前記電極を前記第１の方向に横断して形成されていることを特徴とする請求項２に記載の半導体装置。
  6. 走査線が第１の方向に延在し、第１の信号線が前記第１の方向と交差する方向である第２の方向に延在し、第２の信号線が前記第１の信号線と平行に延在し、第３の信号線が前記第２の信号線と平行に延在し、
    前記第１の信号線と前記第２の信号線の間に第１の電極が配置し、前記第２の信号線と前記第３の信号線の間に第２の電極が配置した半導体装置であって、
    第１のＴＦＴが前記第３の信号線の近傍で前記第３の信号線と接続し、第２のＴＦＴが前記第１の信号線の近傍で前記第１の電極と接続し、
    前記第１のＴＦＴと前記第２のＴＦＴは酸化物半導体であり、
    前記第１のＴＦＴと前記第２のＴＦＴは直列接続されていることを特徴とする半導体装置。
  7. 前記第１のＴＦＴと前記第２のＴＦＴは、前記走査線と平行に延在する接続配線によって接続されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記接続配線は導電性を付与された酸化物半導体で形成されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記接続配線は金属または合金で形成されていることを特徴とする請求項７に記載の半導体装置。
  10. 前記接続配線は、前記第１の電極と前記第２の電極を前記第１の方向に横断して形成されていることを特徴とする請求項７に記載の半導体装置。
  11. 第１の走査線と第２の走査線と第３の走査線が互いに間隔Ｌ１を置いて第１の方向に延在し、
    第１の信号線と第２の信号線が互いに間隔Ｗをおいて、前記第１の方向と交差する方向である第２の方向に延在し、
    前記第２の走査線、前記第３の走査線、前記第１の信号線及び前記第２の信号線の間に電極が存在し、
    前記第１の信号線と接続する第１のＴＦＴが前記第１の信号線の近傍であって、前記第１の走査線と前記第２の走査線の間に配置し、
    前記電極と接続する第２のＴＦＴが前記第１の信号線と前記第２の走査線の交点付近に配置し、
    前記第２の方向において、前記第２の走査線の中心と、前記第１のＴＦＴのチャネルの中心の間の距離をＬ２とした時、Ｌ２≧０．５Ｌ１であり、
    前記第１のＴＦＴと前記第２のＴＦＴは酸化物半導体であり、
    前記第１のＴＦＴと前記第２のＴＦＴは直列接続されていることを特徴とする半導体装置。
  12. 前記第２の方向において、前記第２の走査線の中心と、前記第１のＴＦＴのチャネルの中心の間の距離をＬ２とした時、Ｌ２≧０．７Ｌ１であることを特徴とする請求項１１に記載の半導体装置。
  13. 前記第１のＴＦＴと前記第２のＴＦＴは、前記第１の信号線と平行に延在する接続配線によって接続されていることを特徴とする請求項１１に記載の半導体装置。
  14. 前記接続配線は導電性を付与された酸化物半導体で形成されていることを特徴とする請求項１１に記載の半導体装置。
  15. 前記接続配線は金属または合金で形成されていることを特徴とする請求項１１に記載の半導体装置。
  16. 前記第１のＴＦＴと前記第２のＴＦＴはトップゲート型であることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置。
  17. 前記第１のＴＦＴと前記第２のＴＦＴはボトムゲート型であることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置。
  18. 前記半導体装置は液晶表示装置であることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置。
  19. 前記半導体装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置。
  20. 前記半導体装置は光センサ装置であることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置。
JP2019161733A 2019-09-05 2019-09-05 半導体装置 Pending JP2021039291A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019161733A JP2021039291A (ja) 2019-09-05 2019-09-05 半導体装置
US16/996,920 US20210074736A1 (en) 2019-09-05 2020-08-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019161733A JP2021039291A (ja) 2019-09-05 2019-09-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2021039291A true JP2021039291A (ja) 2021-03-11

Family

ID=74847041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019161733A Pending JP2021039291A (ja) 2019-09-05 2019-09-05 半導体装置

Country Status (2)

Country Link
US (1) US20210074736A1 (ja)
JP (1) JP2021039291A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067659A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240620B2 (ja) * 1995-09-27 2001-12-17 セイコーエプソン株式会社 表示装置、電子機器及び表示装置の製造方法
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
CN103811503A (zh) * 2014-02-19 2014-05-21 合肥鑫晟光电科技有限公司 阵列基板及制备方法、显示面板
EP2911202B1 (en) * 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same

Also Published As

Publication number Publication date
US20210074736A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US7956945B2 (en) Array substrate for liquid crystal display device
US8593386B2 (en) Display device
US20110157504A1 (en) Liquid crystal display device
US8339557B2 (en) Liquid crystal display panel
CN212569365U (zh) 半导体器件
JP2017146450A (ja) 表示装置
US11670203B2 (en) Display device having pixels including pixel TFTs provided in a display area and switching TFTs located outside of the display area
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP7250558B2 (ja) 表示装置及び半導体装置
US11366540B2 (en) Display device
JP2020202223A (ja) 半導体装置
KR101620527B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
US11500237B2 (en) Array substrate and display device
US20170168332A1 (en) Thin film transistor substrate and display apparatus
US10890815B2 (en) Display apparatus
JP2021039291A (ja) 半導体装置
US11455056B2 (en) Position input device
JP2022070973A (ja) 表示装置
WO2020137670A1 (ja) 表示装置及び半導体装置
US10942406B2 (en) Thin film transistor substrate and display panel
US9377656B2 (en) Liquid crystal display device
US11003031B2 (en) Display apparatus
JP2022170309A (ja) 液晶表示装置
CN106019744A (zh) 阵列基板及阵列基板的制作方法、显示装置