TWI505457B - 用於顯示裝置之陣列基板 - Google Patents

用於顯示裝置之陣列基板 Download PDF

Info

Publication number
TWI505457B
TWI505457B TW099120488A TW99120488A TWI505457B TW I505457 B TWI505457 B TW I505457B TW 099120488 A TW099120488 A TW 099120488A TW 99120488 A TW99120488 A TW 99120488A TW I505457 B TWI505457 B TW I505457B
Authority
TW
Taiwan
Prior art keywords
gate
layer
driving
switch
drain
Prior art date
Application number
TW099120488A
Other languages
English (en)
Other versions
TW201117370A (en
Inventor
Hee Dong Choi
Hye Young Choi
Doo Seok Yang
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201117370A publication Critical patent/TW201117370A/zh
Application granted granted Critical
Publication of TWI505457B publication Critical patent/TWI505457B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Description

用於顯示裝置之陣列基板
本發明係關於一種用於顯示裝置之陣列基板，並且更特別地，本發明關於一種用於顯示裝置之陣列基板，其中包含有一具有優良性能的薄膜電晶體。
隨著社會進入一資訊時代，顯示裝置領域得到迅速之發展，顯示裝置將各種電訊號表示為視訊訊號。特別地，液晶顯示裝置(LCD)或有機發光二極體(OrganicLight-Emitting Diode,OLED)裝置由於具有輕重量、薄厚度及低功耗之特徵，因此開發作為一陰極射線管型顯示裝置之替代品。
具有一薄膜電晶體(TFT)作為開關元件的液晶顯示裝置(LCD)稱作一主動矩陣液晶顯示裝置(AM-LCD)，由於具有高解析度及顯示移動影像的優良特性，因此主動矩陣液晶顯示裝置(AM-LCD)受到廣泛的使用。
另一方面，由於有機發光二極體(OLED)裝置具有高亮度、低功耗及高對比度的優良特性，因此有機發光二極體(OLED)裝置受到廣泛的使用。而且，有機發光二極體(OLED)裝置具有一高反應速率、一低製造成本等優點。
液晶顯示裝置(LCD)及有機發光二極體(OLED)裝置均需要一具有薄膜電晶體(TFT)的陣列基板，薄膜電晶體(TFT)作為一開關元件用以控制每一畫素區域之打開及關閉。此外，有機發光二極體(OLED)裝置需要另一薄膜電晶體(TFT)作為一驅動元件，用以驅動每一畫素區域中之有機電致二極體。
「第1圖」係為習知技術之有機發光二極體(OLED)裝置之陣列基板的一部份之橫截面圖。為了方便解釋，一形成有薄膜電晶體(TFT)之區域定位為一驅動區域TrA。
在「第1圖」之中，陣列基板包含有一基板11，基板11具有一畫素區域P及驅動區域TrA。在基板11之上，形成一閘極線(圖未示)及一資料線33以定義畫素區域P。閘極線與資料線33彼此相交叉用以定義此畫素區域。在驅動區域TrA之中，形成一閘極15，並且一閘極絕緣層18覆蓋閘極15。一具有活性層22及歐姆接觸層26的半導體層28形成於閘極絕緣層18之上以及驅動區域TrA之中。活性層22由一本質非晶矽形成，並且歐姆接觸層26由摻雜非晶矽形成。一源極36及一汲極38形成於半導體層28之上，汲極38與源極36相間隔。去除歐姆接觸層26的與源極36及汲極38之間的一空間相對應之部份，以使得活性層22之中心通過源極36及汲極38之間的空間暴露。
閘極15、閘極絕緣層18、半導體層28、源極36及汲極38組成驅動薄膜電晶體Tr。雖然圖未示，一具有與驅動薄膜電晶體Tr大致相同結構的開關薄膜電晶體形成於畫素區域P之中。開關薄膜電晶體與閘極線、資料線33以及驅動薄膜電晶體Tr相連接。
一具有一驅動接觸孔45的鈍化層42形成於驅動薄膜電晶體Tr之上。驅動接觸孔45暴露驅動薄膜電晶體Tr之汲極38。一與驅動薄膜電晶體Tr之汲極38相接觸之畫素電極50形成於鈍化層42之上及每一畫素區域P之中。一具有第一圖案27及第二圖案23的半導體圖案29位於資料線33之下，其中第一圖案27與歐姆接觸層26由相同之材料形成且形成於同一層之上，並且第二圖案23與活性層22由相同之材料形成且形成於同一層之上。
活性層22具有一不同之厚度。即，活性層22的，通過源極36及汲極38之間的空間暴露的中心部份具有一第一厚度t1，並且活性層22的，其上形成有歐姆接觸層26的一側面部份具有一第二厚度t2，第二厚度t2與第一厚度t1不相同(t1≠t2)。活性層22之中的厚度差透過製造方法產生。薄膜電晶體之性能透過活性層22之中的厚度差劣降。
「第2圖」係為形成一習知技術之陣列基板中的半導體層、源極及汲極之製程之橫截面圖。為了便於解釋，閘極及閘極絕緣層未在圖中表示。
在「第2圖」之中，一本質非晶矽層(圖未示)、一摻雜非晶矽層(圖未示)、以及一金屬層(圖未示)順次形成於基板11之上。金屬層、摻雜非晶矽層及本質非晶矽層形成圖案用以形成一金屬圖案(圖未示)、此金屬層之下的一摻雜非晶矽圖案(圖未示)、以及摻雜非晶矽圖案之下的一本質非晶矽層(圖未示)。
然後，蝕刻金屬圖案之一中心部份用以形成源極36及與源極36相間隔的汲極38。透過蝕刻此金屬圖案，摻雜非晶矽圖案之一中心部份通過源極36及汲極38之間的空間被暴露。
接下來，摻雜非晶矽圖案之一暴露的中心部份執行乾蝕刻用以在源極36及汲極38之下形成歐姆接觸層26。此種情況下，用以暴露摻雜非晶矽圖案之一中心部份的乾蝕刻製程執行一充分長之時間用以完全去除暴露的摻雜非晶矽圖案之中心部份。透過乾蝕刻暴露的摻雜非晶矽圖案之中心部份，本質非晶矽活性層22之一中心部份被部份蝕刻。然而，因為歐姆接觸層26阻擋活性層22之側面部份，因此活性層22之一側面部份不被蝕刻。結果，活性層22具有一不同之厚度(t1≠t2)。
如果用於暴露的摻雜非晶矽圖案之中心部份的乾蝕刻製程不執行充分長的時間以避免厚度差別，摻雜非晶矽圖案可保留於活性層22之上，以使得薄膜電晶體之性能劣降。因此，需要執行用以暴露摻雜非晶矽圖案之中心部份的乾蝕刻製程充分長之時間。
因此，在上述習知技術之陣列基板之製程中，活性層中厚度差為不可避免之結果，以使得劣降薄膜電晶體之性能。
此外，考慮到蝕刻之厚度，由於活性層之本質非晶矽層應該形成具有一充分之厚度，例如，大於大約1000埃()，因此產量減少且生產成本增加。
通常，薄膜電晶體之活性層由本質非晶矽形成。由於本質非晶矽之原子隨機排列，因此其具有光或電場下的亞穩定狀態，以使得作為一薄膜電晶體的穩定性具有問題。此外，由於在一通道中載子移動性相對較低，即，0.1cm2/V‧S~1.01cm2/V‧S，因此在用作一驅動元件之中具有限制。
為了解決這些問題，引入一種薄膜電晶體之製造方法，此製造方法之中，通過使用一雷射束設備的結晶製程，該薄膜電晶體包含有一將非晶矽結晶為多晶矽的多晶矽之活性層。
然而，「第3圖」係為習知技術之具有多晶矽之活性層的陣列基板之橫截面圖，請參閱「第3圖」，需要一摻雜製程。即，在具有驅動薄膜電晶體Tr的陣列基板51之中，高濃度之雜質應摻雜於多晶矽之半導體層55之中心區域55a的兩側面中以形成n+區域55b。n+區域55b根據雜質之類型可為一p+區域。因此，需要一摻雜製程的注入設備，因此需要新生產線且製造成本增加。
因此，鑒於上述問題，本發明之目的在於提供一種用於顯示裝置之陣列基板。藉以消除由於習知技術之限制及缺點所產生之一個或多個問題。
本發明之目的在於提供一種薄膜電晶體的陣列基板，此陣列基板具有改善之性能。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其他優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明的一種用於顯示裝置之陣列基板包含有一基板，此基板具有一畫素區域，畫素區域包含有一開關區域、一驅動區域以及一儲存區域；位於基板之上的一閘極線、一資料線以及一電源線，閘極線與資料線彼此相交叉用以定義畫素區域；一開關薄膜電晶體(TFT)，其位於基板之上及開關區域之中，此開關薄膜電晶體與閘極線及資料線相連接且包含有一第一開關閘極、一位於第一開關閘極之上的開關閘極絕緣層、一位於開關閘極絕緣層之上的本質多晶矽之開關活性層、與開關活性層相接觸的第一及第二開關歐姆接觸層、一位於第一開關歐姆接觸層之上的開關源極、以及一位於第二開關歐姆接觸層之上的開關汲極；一驅動薄膜電晶體，其位於基板之上及驅動區域之中，驅動薄膜電晶體與開關薄膜電晶體及電源線相連接且包含有一第一驅動閘極、一位於第一驅動閘極之上的驅動閘極絕緣層、一位於驅動閘極絕緣層之上的本質多晶矽之驅動活性層、與驅動活性層相接觸之第一及第二驅動歐姆接觸層、一位於第一驅動歐姆接觸層之上的驅動源極、以及一位於第二驅動歐姆接觸層之上的驅動汲極；以及一畫素電極，係與驅動汲極相連接且位於畫素區域之中，其中此開關薄膜電晶體更包含有一位於開關活性層之上的第二開關閘極。
在本發明之另一方面中，一種用於顯示裝置之陣列基板包含有一閘極線及一資料線，閘極線及資料線位於一具有畫素區域的基板之上，閘極線與資料線彼此相交叉以定義畫素區域；一薄膜電晶體(TFT)，其位於基板之上且與閘極線及資料線相連接，此薄膜電晶體包含有一第一閘極、一位於第一閘極之上的閘極絕緣層、一位於閘極絕緣層之上的本質多晶矽之活性層、與活性層相接觸的第一及第二歐姆接觸層、一位於第一歐姆接觸層之上的源極、一位於第二歐姆接觸層之上的汲極、以及一位於此活性層之上的第二閘極；以及一畫素電極，其與汲極相連接且位於畫素區域之中。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
以下，將結合圖式部份詳細描述本發明之較佳實施例。
「第4圖」係為本發明之有機發光二極體(OLED)裝置之陣列基板的一個畫素區域之平面圖。
在「第4圖」之中，在陣列基板之基板101之上，具有閘極線145及資料線130，閘極線145與資料線130彼此相交叉以定義一畫素區域P。一第一電源線134與資料線130相平行且位於基板101之上。此外，一第二電源線147通過電源接觸孔154與第一電源線134相連接，並且第二電源線147與閘極線145相平行且相間隔。
在畫素區域P之中，配設有一開關薄膜電晶體STr及一驅動薄膜電晶體DTr。在本發明之中，開關薄膜電晶體STr及驅動薄膜電晶體DTr至少之一包含有一雙型閘極。在「第4圖」之中，開關薄膜電晶體STr與驅動薄膜電晶體DTr均包含有一雙型閘極。
開關薄膜電晶體STr包含有一第一開關閘極105a、一第二開關閘極148a、一開關活性層115a、一第一開關歐姆接觸層(圖未示)、一第二開關歐姆接觸層(圖未示)、一開關源極133a及一開關汲極136a。
開關薄膜電晶體STr之第一開關閘極105a通過一第一閘極接觸孔142a與閘極線145相連接，並且開關薄膜電晶體STr之第二開關閘極148a自閘極線145延伸出。第二開關閘極148a與開關薄膜電晶體STr之開關源極133a及開關薄膜電晶體STr之開關汲極136a以及開關源極133a及開關汲極136a之間的空間相重疊。開關源極133a自資料線130延伸出且與開關汲極136a相間隔。
第一及第二開關歐姆接觸層分別通過第一及第二活性接觸孔123a及123b與開關活性層115a相接觸。開關源極133a位於第一開關歐姆接觸層之上，並且開關汲極136a位於第二開關歐姆接觸層之上。
驅動薄膜電晶體DTr包含有一第一驅動閘極105b、一第二驅動閘極148b、一驅動活性層115b、一第一驅動歐姆接觸層(圖未示)、一第二驅動歐姆接觸層(圖未示)、一驅動源極133b及一驅動汲極136b。
一閘極輔助圖案146位於畫素區域P之中，閘極輔助圖案146通過一暴露第一驅動閘極105b的第二閘極接觸孔142b與第一驅動閘極105b相接觸。此外，一閘極連接電極172位於開關汲極136a與閘極輔助圖案146之間，閘極連接電極172通過一第一汲極接觸孔152a與開關汲極136a且通過一輔助圖案接觸孔153與閘極輔助圖案146相接觸。結果，開關汲極136a通過閘極連接電極172及閘極輔助圖案146與第一驅動閘極105b相連接。第二驅動閘極148b自閘極輔助圖案146延伸出。第二驅動閘極148b與驅動薄膜電晶體DTr之驅動源極133b及驅動薄膜電晶體DTr之驅動汲極136b以及驅動源極133b及驅動汲極136b之間的空間相重疊。驅動源極133b自第一電源線134延伸出且與驅動汲極136b相間隔。
第一及第二驅動歐姆接觸層分別通過第三及第四活性接觸孔123c及123d與驅動活性層115b相接觸。驅動源極133b位於第一驅動歐姆接觸層之上，並且驅動汲極136b位於第二驅動歐姆接觸層之上。
一畫素電極170位於畫素區域P之中，並且畫素電極170通過一第二汲極接觸孔152b與驅動汲極136b相連接。第一驅動閘極105b延伸以與第一電源線134相重疊。第一驅動閘極105b之重疊部份用作一第一儲存電極106、第一電源線134之重疊部份用作一第二儲存電極137、並且一閘極絕緣層(圖未示)與第一及第二儲存電極106及137之間的一夾層絕緣層(圖未示)用作一介電材料層。第一儲存電極106、第二儲存電極137以及閘極絕緣層及夾層絕緣層組成一儲存電容StgC。
「第5圖」係為沿「第4圖」之V-V線之橫截面圖。為了便於解釋，定義一開關區域SA、一驅動區域DA、以及一儲存區域StgA，其中開關區域SA配設有開關薄膜電晶體STr、驅動區域DA配設有驅動薄膜電晶體DTr、以及儲存區域StgA配設有儲存電容StgC。
請參閱「第5圖」及「第4圖」，一無機絕緣材料或有機絕緣材料的緩衝層102位於基板101之上。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(Benzocyclobutene,BCB)。緩衝層102具有一大約1000至大約5000埃()之厚度。
第一開關閘極105a位於緩衝層102之上及開關區域SA之中。第一驅動閘極105b位於緩衝層102之上及驅動區域DA之中。舉例而言，第一開關閘極105a及第一驅動閘極105b之每一個係由摻雜多晶矽形成。或者，第一開關閘極105a及第一驅動閘極105b之每一個由具有高於800℃的高熔點的金屬材料形成。舉例而言，第一開關閘極105a及第一驅動閘極105b之每一個的金屬材料包含有鈦(Ti)、鎢(Tw)、例如鉬鈦合金(MoTi)的鉬合金、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及其組合物之一。當第一開關閘極105a及第一驅動閘極105b之每-一個係由摻雜多晶矽形成時，第一開關閘極105a及第一驅動閘極105b之每一個之厚度為大約500至大約1000埃()。當第一開關閘極105a及第一驅動閘極105b之每一個由上述之金屬材料形成時，第一開關閘極105a及第一驅動閘極105b之每一個的厚度為大約100至大約1000埃()，有利地，為大約100至大約500埃()。
第一驅動閘極105b延伸至儲存區域StgA之中，用以形成第一儲存電極106。即，第一驅動閘極105b之一部份定義為第一儲存電極106。
一開關閘極絕緣層109a位於第一開關閘極105a之上，並且一驅動閘極絕緣層109b位於第一驅動閘極105b之上。每一開關及驅動閘極絕緣層109a及109b由一無機絕緣材料或一有機絕緣材料形成。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。驅動閘極絕緣層109b也位於第一儲存電極106之上。開關閘極絕緣層109a與第一開關閘極105a具有相同之平面形狀及平面面積，以使得開關閘極絕緣層109a與第一開關閘極105a完美相重疊。驅動閘極絕緣層109b與第一驅動閘極105b具有相同之平面形狀及平面面積，以使得驅動閘極絕緣層109b與第一驅動閘極105b完美相重疊。
開關活性層115a位於開關閘極絕緣層109a之上且與第一開關閘極105a相對應。驅動活性層115b位於驅動閘極絕緣層109b之上且與第一驅動閘極105b相對應。即，開關活性層115a及驅動活性層115b分別位於開關區域SA及驅動區域DA之中。每一開關及驅動活性層115a及115b係由本質多晶矽形成。
具有第一至第四活性接觸孔123a、123b、123c及123d的夾層絕緣層122位於基板101之全部表面之上方及開關及驅動活性層115a及115b之上。第一及第二活性接觸孔123a及123b分別暴露開關活性層115a之兩側面，並且第三及第四活性接觸孔123c及123d分別暴露驅動活性層115b之兩側面。與每一開關及驅動活性層115a及115b之中心相對應的夾層絕緣層122之一部份用作一蝕刻停止件。夾層絕緣層122由一無機絕緣材料或一有機絕緣材料形成。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。
第一及第二開關歐姆接觸層127a及127b位於夾層絕緣層122之上及開關區域SA之中。第一及第二開關歐姆接觸層127a及127b分別通過第一及第二活性接觸孔123a及123b與開關活性層115a相接觸。第一及第二驅動歐姆接觸層127c及127d位於夾層絕緣層122之上及驅動區域DA之中。第一及第二驅動歐姆接觸層127c及127d分別通過第三及第四活性接觸孔123c及123d與驅動活性層115b相接觸。第一及第二開關歐姆接觸層127a及127b與第一及第二驅動歐姆接觸層127c及127d由摻雜非晶矽形成。
開關源極133a位於第一開關歐姆接觸層127a之上，並且開關汲極136a位於第二開關歐姆接觸層127b之上。開關汲極136a與開關源極133a相間隔。驅動源極133b位於第一驅動歐姆接觸層127c之上，並且驅動汲極136b位於第二驅動歐姆接觸層127d之上。驅動汲極136b與驅動源極133b相間隔。資料線130與開關源極133a相連接且位於夾層絕緣層122之上。開關源極133a、開關汲極136a、驅動源極133b、驅動汲極136b及資料線130之中的每一個具有一雙層結構或一三層結構。
此外，與資料線130相平行的第一電源線134位於夾層絕緣層122之上。第一電源線134的一部份與第一儲存電極106相重疊以定義第二儲存電極137。第一儲存電極106、第二儲存電極137與驅動閘極絕緣層109b及夾層絕緣層122組成一儲存電容StgC。
一第一鈍化層140位於開關源極133a、開關汲極136a、驅動源極133b、驅動汲極136b及資料線130之上。第一鈍化層140由一無機絕緣材料或一有機絕緣材料形成。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。第一鈍化層140、以及第一鈍化層140之下的夾層絕緣層122及開關閘極絕緣層109a形成圖案，用以形成暴露第一開關閘極105a之一部份的第一閘極接觸孔142a。此外，第一鈍化層140、以及第一鈍化層140之下的夾層絕緣層122及驅動閘極絕緣層109b形成圖案，用以形成暴露第一驅動閘極105b之一部份的第二閘極接觸孔142b。此外，一暴露第一電源線134的電源接觸孔154通過第一鈍化層140形成。
閘極線145位於第一鈍化層140之上，並且閘極線145通過第一閘極接觸孔142a與第一開關閘極105a相連接。閘極線145與資料線130相交叉用以定義畫素區域P。第二開關閘極148a位於第一鈍化層140之上。第二開關閘極148a自閘極線145延伸出，並且與開關源極133a及開關汲極136a以及開關源極133a與開關汲極136a之間的空間相重疊。第二開關閘極148a及閘極線145之每一個具有一雙層結構或一三層結構。
閘極輔助圖案146通過第二閘極接觸孔142b與第一驅動閘極105b相接觸，並且閘極輔助圖案146位於第一鈍化層140之上。第二驅動閘極148b也位於第一鈍化層140之上。第二驅動閘極148b自閘極輔助圖案146延伸出，並且與驅動源極133b及驅動汲極136b以及驅動源極133b與驅動汲極136b之間的空間相重疊。第二電源線147與閘極線145相平行且相間隔，並且第二電源線147位於第一鈍化層140之上。第二電源線147通過電源接觸孔154與第一電源線134相連接。
「第5圖」表示開關薄膜電晶體STr及驅動薄膜電晶體DTr均具有雙閘極。或者開關薄膜電晶體STr及驅動薄膜電晶體DTr之一個具有雙閘極。
一第二鈍化層150位於閘極線145、閘極輔助圖案146、第二開關閘極148a、第二驅動閘極148b、以及第二電源線147之上。第二鈍化層150由一無機絕緣材料或一有機絕緣材料形成。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。輔助圖案接觸孔153通過第二鈍化層150形成以暴露閘極輔助圖案146。此外，第一及第二汲極接觸孔152a及152b分別通過第一及第二鈍化層140及150形成用以暴露開關汲極136a及驅動汲極136b。
畫素電極170通過第二汲極接觸孔152b與驅動汲極136b相連接，並且畫素電極170位於第二鈍化層150之上及每一畫素區域P之中。此外，用以連接開關汲極136a及閘極輔助圖案146的閘極連接電極172位於第二鈍化層150之上。閘極連接電極172之一端通過第一汲極接觸孔152a與開關汲極136a相接觸，並且閘極連接電極172之另一端通過輔助圖案接觸孔153與閘極輔助圖案146相接觸。每一畫素電極170及閘極連接電極172由一透明導電材料，例如氧化銦錫(Indium Tin Oxide,ITO)或氧化銦鋅(Indium Zinc Oxide,IZO)形成。
在上述之陣列基板中，由於開關及驅動活性層115a及115b之每一個由本質多晶矽形成，因此可提高移動性能。此外，由於第一開關閘極105a及第一驅動閘極105b之每一個由摻雜多晶矽或具有高於800℃的高熔點的金屬材料形成，因此在開關及驅動活性層115a及115b的結晶化製程期間，第一開關閘極105a及第一驅動閘極105b不變形。結果，還能夠防止基板101之變形。
此外，由於夾層絕緣層122之一部份用作一蝕刻停止件，因此甚至在執行一乾蝕刻製程的時候，開關及驅動活性層115a及115b之每一個厚度均勻。因此，能夠防止開關及驅動薄膜電晶體STr及DTr的性能之劣降。
而且，由於開關薄膜電晶體STr及驅動薄膜電晶體DTr之每一個具有一雙型閘極，因此開關及驅動薄膜電晶體STr及DTr之每一個的I-V曲線具有一改良之特性。結果，甚至透過一有機電致二極體中的熱劣降產生亮度減少，也能夠最小化亮度之偏差。
在「第5圖」之中，第二開關閘極148a與開關源極133a及開關汲極136a以及開關源極133a與開關汲極136a之間的空間相重疊，並且第二驅動閘極148b與驅動源極133b及驅動汲極136b以及驅動源極133b與驅動汲極136b之間的空間相重疊。然而，對每一第二開關閘極148a及第二驅動閘極148b之位置及面積沒有限制。
「第6A圖」至「第6D圖」係分別為本發明之改良實施例的有機發光二極體(OLED)裝置陣列基板之一薄膜電晶體之平面圖。「第6A圖」至「第6D圖」表示一開關薄膜電晶體。然而，「第6A圖」至「第6D圖」中之結構能夠採納於一驅動電晶體之中。「第6A圖」至「第6D圖」之中的元件沒有提及開關或驅動。
在「第6A圖」之中，第二開關閘極148a作為薄膜電晶體之一頂層僅完全與開關活性層115a之一通道相重疊。即，第二開關閘極148a具有一與開關源極133a及開關汲極136a之間的距離相等的寬度。在「第6B圖」之中，第二開關閘極148a僅與開關活性層115a之通道之中心相重疊。即，第二開關閘極148a具有之寬度相比較於開關源極133a及開關汲極136a之間的距離更小。
在「第6C圖」之中，第二開關閘極148a僅與開關活性層115a及開關汲極136a之通道的一部份相重疊。在「第6D圖」之中，第二開關閘極148a僅與開關活性層115a及開關源極133a之通道的一部份相重疊。
透過第二開關閘極148a具有「第6A圖」至「第6D圖」中之位置及面積，薄膜電晶體之I-V曲線具有一改良之特性。
「第7A圖」至「第7E圖」係分別為「第4圖」及「第6A圖」至「第6D圖」中的薄膜電晶體之I-V曲線圖。「第7A圖」係為具有一單閘極的薄膜電晶體之I-V曲線圖。「第7B圖」係為具有一雙型閘極的薄膜電晶體之I-V曲線圖，其中一個閘極與該通道以及源及汲極相重疊。「第7C圖」至「第7E圖」係分別為具有「第6A圖」至「第6C圖」中的雙型閘極的薄膜電晶體I-V曲線圖。該I-V曲線表示源及汲極中的源-汲電流IDS根據一電壓差VDS的I-V曲線。
「第7B圖」至「第7E圖」中之I-V曲線相比較於「第7A圖」向上偏移。這表示薄膜電晶體打開的電流特性得到提高。舉例而言，在「第7A圖」之中，最高曲線在電壓差VDS為2.5V的位置具有的源-汲電流IDS為2.0*10-6A。另一方面，在「第7B圖」至「第7E圖」之中，最高曲線在電壓差VDS為2.5V的位置，具有的源-汲電流IDS分別為3.5*10-6A、3.5*10-6A、2.8*10-6A、以及3.0*10-6A。換句話而言，薄膜電晶體之打開電流特性得到提高。
理想地，當電壓差VDS位於一特定值之上時，曲線應接近於一常值。在「第7A圖」之中，在電壓差VDS大於2.5V之區域中，曲線具有一大約1.5*10-6A之數值差。在「第7B圖」至「第7E圖」之中，在電壓差VDS大於2.5V的區域中，曲線具有一1.0*10-6A之數值差。即，「第7B圖」至「第7E圖」中之曲線大致接近於一常值。
請參閱「第4圖」及「第5圖」，以下將解釋一製造方法。
首先，緩衝層102透過沉積一無機絕緣材料或塗覆一有機絕緣材料形成於基板101之上。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。緩衝層102具有一大約1000至大約5000埃()之厚度。當在一大約600至大約800℃之溫度下執行一結晶製程時，當基板101直接暴露於結晶製程中的高溫時，一鹼離子能夠擴散至沒有緩衝層102的多晶矽之中。該問題能夠透過緩衝層102防止。
然後，一閘極材料層(圖未示)、一第一絕緣材料層(圖未示)以及一本質非晶矽層(圖未示)順次形成於緩衝層102之上。
閘極材料層包含有摻雜非晶矽。或者，閘極材料層包含有一具有高於800℃的高熔點的金屬材料。舉例而言，閘極材料層之金屬材料包含有鈦(Ti)、鎢(Tw)、例如鉬鈦合金(MoTi)的鉬合金、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及其組合物之一。當閘極材料層由摻雜矽形成時，閘極材料層之厚度為大約500至大約1000埃()。當閘極材料層由上述之金屬材料形成時，閘極材料層的厚度為大約100至1000埃()，有利地，為大約100至大約500埃()。
第一絕緣材料層包含有一無機絕緣材料或一有機絕緣材料。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。
本質非晶矽層具有一大約300至1000埃()之厚度。在習知技術之陣列基板中，考慮透過用於一歐姆接觸層的乾蝕刻製程蝕刻之厚度，本質非晶矽層具有一大約1000埃()以上的厚度。然而，由於夾層絕緣層122之一部份在乾蝕刻製程期間用作一蝕刻停止件，因此在乾蝕刻製程之後本質非晶矽層之厚度不減少。因此，本發明之本質非晶矽層相比較於習知技術具有更小之厚度。
然後，執行一結晶製程以增加通道中的移動性，以使得本質非晶矽層結晶為一本質多晶矽層(圖未示)。此結晶製程為一固相結晶製程或一準分子雷射退火製程。舉例而言，固相結晶製程為在大約600至大約800℃的溫度下的熱結晶製程，或在大約600至700℃的溫度下的交變磁場結晶製程。
當閘極材料層由摻雜非晶矽形成時，摻雜結晶矽透過上述之結晶製程變化為摻雜多晶矽。另一方面，由於閘極材料層的上述金屬材料具有一高於大約800℃的熔點，因此閘極材料層透過結晶製程不變形。如果該閘極層由具有相對低熔點的金屬材料形成，則該層透過結晶製程變形。然而，此閘極材料層由摻雜多晶矽或上述具有高於800℃的高熔點之金屬材料形成，因此在結晶製程期間不產生問題。
然後，本質多晶矽層、第一絕緣材料層及閘極材料層透過一光罩製程形成圖案，用以自閘極材料層形成第一開關閘極105a、自第一絕緣材料層形成開關閘極絕緣層109a、自本質多晶矽層形成第一本質多晶矽圖案(圖未示)、自閘極材料層形成第一驅動閘極105b、自第一絕緣材料層形成驅動閘極絕緣層109b、以及自本質多晶矽層形成第二本質多晶矽圖案(圖未示)。光罩製程包含有一塗覆光阻劑(PR)以形成一光阻層之步驟、一使用一曝光光罩暴露光阻層之步驟、一顯影光阻層用以形成一光阻圖案之步驟、一使用光阻圖案作為一蝕刻光罩蝕刻一材料層之步驟、以及一剝離該光阻圖案之步驟。第一開關閘極105a、開關閘極絕緣層109a以及第一本質多晶矽層圖案位於開關區域SA之中且彼此具有大致相同的平面形狀及平面面積以較佳地相重疊。第一驅動閘極105b、驅動閘極絕緣層109b以及第二本質多晶矽層圖案位於驅動區域DA之中且彼此具有大致相同的平面形狀及平面面積以較佳地相重疊。第一驅動閘極105b之一部份在儲存區域StgA中定義為第一儲存電極106。
然後，第一及第二本質多晶矽圖案形成圖案用以在開關閘極絕緣層109a之上及開關區域SA之中形成開關活性層115a且在驅動閘極絕緣層109b之上及驅動區域DA之中形成驅動活性層115b。此種情況下，儲存區域StgA中的第二本質多晶矽圖案之一部份被去除以暴露第一儲存電極106。
然後，夾層絕緣層122形成於開關及驅動活性層115a及115b之上。夾層絕緣層122包含有一無機絕緣材料或一有機絕緣材料。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。夾層絕緣層122形成圖案以形成第一至第四活性接觸孔123a、123b、123c以及123d。第一及第二活性接觸孔123a及123b分別暴露開關活性層115a之兩側面，並且第三及第四活性接觸孔123c及123d分別暴露驅動活性層115b之兩側面。夾層絕緣層122與開關及驅動活性層115a及115b之每一個的中心相對應之一部份用作蝕刻停止件。夾層絕緣層122之其他部份用作一絕緣層。
然後，一摻雜非晶矽層(圖未示)及一第一金屬材料層(圖未示)順次形成於夾層絕緣層122之上。摻雜非晶矽層係由一摻雜非晶矽形成。圖示為一具有一單層的第一金屬材料層。此單層之第一金屬材料層由鉬(Mo)、鉬合金、鉻(Cr)、鉻合金以及鉬鈦合金(MoTi)形成。或者，第一金屬材料層可具有一雙層結構或一三層結構。
第一金屬材料層及摻雜非晶矽層形成圖案用以形成資料線130、第一及第二開關歐姆接觸層127a及127b、第一及第二驅動歐姆接觸層127c及127d、開關源極133a、開關汲極136a、驅動源極133b、驅動汲極136b以及第一電源線134。一由摻雜非晶矽層形成的空置圖案(圖未示)位於，資料線130及第一電源線134每一個之下。
資料線130沿一方向延伸。第一及第二開關歐姆接觸層127a及127b配設於開關區域SA之中且分別通過第一及第二活性接觸孔123a及123b與開關活性層115a相接觸。第一及第二驅動歐姆接觸層127c及127d配設於驅動區域DA之中且分別通過第三及第四活性接觸孔123c及123d與驅動活性層115b相接觸。
與資料線130相連接之開關源極133a位於第一開關歐姆接觸層127a之上，並且開關汲極136a位於第二開關歐姆接觸層127b之上。開關汲極136a與開關源極133a相間隔。驅動源極133b位於第一驅動歐姆接觸層127c之上，並且驅動汲極136b位於第二驅動歐姆接觸層127d之上。驅動汲極136b與驅動源極133b相間隔。
第一電源線134與資料線130相平行且相間隔。第一電源線134之一部份與第一儲存電極106相重疊以定義第二儲存電極137。第一儲存電極106、第二儲存電極137及驅動閘極絕緣層109b以及夾層絕緣層122組成一儲存電容StgC。
雖然圖未示，本質非晶矽的第一至第四阻擋圖案可位於第一及第二開關歐姆接觸層127a及127b之每一個與第一及第二驅動歐姆接觸層127c及127d之每一個之下。即，第一至第四阻擋圖案分別通過第一至第四活性接觸孔123a、123b、123c以及123d與每一開關及驅動活性層115a及115b相接觸。第一至第四阻擋圖案分別與第一及第二開關歐姆接觸層127a及127b及第一及第二驅動歐姆接觸層127c及127d具有相同的平面面積及平面形狀。在形成第一及第二開關歐姆接觸層127a及127b與第一及第二驅動歐姆接觸層127c及127d的摻雜非晶矽之前，第一至第四阻擋圖案的一本質非晶矽層形成於夾層絕緣層122之上。然後，本質非晶矽層與摻雜非晶矽層及第一金屬層形成圖案。
本質多晶矽層和本質非晶矽層相比較於和摻雜非晶矽具有一更強之黏附能力。因此，透過沉積本質非晶矽的第一至第四圖案分別於開關活性層115a與每一第一及第二開關歐姆接觸層127a及127b之間，以及驅動活性層115b與每一第一及第二驅動歐姆接觸層127c及127d之間，能夠提高黏附能力。
另一方面，在形成夾層絕緣層122之上的第一至第四阻擋圖案的摻雜非晶矽層或本質非晶矽層之前，可執行一使用緩衝氧化物蝕刻劑(Buffered Oxide Etchant,BOE)的清洗製程。此製程可稱作一BOE清洗製程。開關及驅動活性層115a及115b的本質非晶矽層直接暴露於在600的高溫下的該結晶製程。結果，一熱氧化層(圖未示)形成於開關及驅動活性層115a及115b之頂表面之上。舉例而言，開關活性層115a與每一第一及第二開關歐姆接觸層127a及127b之間，以及驅動活性層115b與每一第一及第二驅動歐姆接觸層127c及127d之間的歐姆接觸特性透過熱氧化層劣降。因此，在形成第一及第二開關歐姆接觸層127a及127b以及第一及第二驅動歐姆接觸層127c及127d的摻雜非晶矽層，或第一至第四阻擋圖案的本質非晶矽層之前，能夠在開關及驅動活性層115a及115b之上執行BOE清洗製程用以去除熱氧化層。
在本發明之中，由於作為蝕刻停止件的夾層絕緣層122的一部份覆蓋開關及驅動活性層115a及115b每一個的中心部份，因此在第一及第二開關歐姆接觸層127a及127b以及第一及第二驅動歐姆接觸層127c及127d的乾蝕刻製程期間，在開關及驅動活性層115a及115b之上沒有損傷。即，由於夾層絕緣層122在第一及第二開關歐姆接觸層127a及127b以及第一及第二驅動歐姆接觸層127c及127d的乾蝕刻製程期間，覆蓋每一開關及驅動活性層115a及115b之中心部份，夾層絕緣層122保護開關及驅動活性層115a及115b，以使得每一開關及驅動活性層115a及115b之厚度透過乾蝕刻製程不減少。因此，每一開關及驅動活性層115a及115b具有均勻之厚度。
接下來，透過沉積一無機絕緣材料或塗覆一有機絕緣材料，第一鈍化層140形成於開關及驅動源極133a及133b、開關及驅動汲極136a及136b、第二儲存電極137、第一電源線134及資料線130之上。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。
第一鈍化層140、以及第一鈍化層140之下的夾層絕緣層122及開關閘極絕緣層109a透過一光罩製程形成圖案，用以形成暴露第一開關閘極105a的第一閘極接觸孔142a。此外，第一鈍化層140、以及第一鈍化層140之下的夾層絕緣層122及驅動閘極絕緣層109b形成圖案，用以形成暴露第一驅動閘極105b之一部份的第二閘極接觸孔142b。此外，一暴露第一電源線134的電源接觸孔154通過第一鈍化層140形成。
然後，透過沉積一第二金屬材料，例如，鋁(Al)、例如鋁釹合金(AlNd)之鋁合金、銅(Cu)、銅合金、鉬(Mo)、鉬合金、鈦(Ti)、鈦合金、鉻(Cr)、鉻合金及其組合物，一第二金屬材料層(圖未示)形成於具有第一及第二閘極接觸孔142a及142b、以及電源接觸孔154的第一鈍化層140之上。圖示為一具有單層的第二金屬材料層。或者，第二金屬材料層可具有一雙層結構或一三層結構。第二金屬材料層形成圖案用以形成閘極線145、第二開關閘極148a、第二驅動閘極148b、閘極輔助圖案146及第二電源線147。
閘極線145與第一開關閘極105a相接觸且與資料線130相交叉。第二開關閘極148a自閘極線145延伸出。第二開關閘極148a與開關源極133a及開關汲極136a之間的空間相重疊。即，第二開關閘極148a與開關活性層115a之通道相重疊。閘極輔助圖案146通過第二閘極接觸孔142b與第一驅動閘極105b相接觸。第二驅動閘極148b自閘極輔助圖案146延伸出。第二驅動閘極148b與驅動源極133b及驅動汲極136b之間的空間相重疊。即，第二驅動閘極148b與驅動活性層115b之通道相重疊。第二電源線147通過電源接觸孔154與第一電源線134相接觸。第二電源線147與閘極線145相平行且相間隔。第二開關閘極148a與第二驅動閘極148b之每一個的位置及形狀能夠與「第6A圖」至「第6D圖」所示之不相同。
第一開關閘極105a、開關閘極絕緣層109a、開關活性層115a、夾層絕緣層122、第一及第二開關歐姆接觸層127a及127b、開關源極133a、開關汲極136a、第一鈍化層140及第二開關閘極148a組成開關薄膜電晶體STr。第一驅動閘極105b、驅動閘極絕緣層109b、驅動活性層115b、夾層絕緣層122、第一及第二驅動歐姆接觸層127c及127d、驅動源極133b、驅動汲極136b、第一鈍化層140及第二驅動閘極148b組成驅動薄膜電晶體DTr。
接下來，第二鈍化層150形成於閘極線145、第二開關閘極148a、第二驅動閘極148b、閘極輔助圖案146及第二電源線147之上。第二鈍化層150由一無機絕緣材料或一有機絕緣材料形成。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。第二鈍化層150及第一鈍化層140形成圖案用以形成分別暴露開關汲極136a及驅動汲極136b的第一及第二汲極接觸孔152a及152b。同時，輔助圖案接觸孔153通過第二鈍化層150形成用以暴露閘極輔助圖案146。
然後，透過沉積一透明導電材料，例如氧化銦錫(ITO)或氧化銦鋅(IZO)，一透明導電材料層(圖未示)形成於第二鈍化層150之上，以使得獲得本發明之陣列基板。透明導電材料層形成圖案以形成閘極連接電極172，閘極連接電極172用以連接開關汲極136a及閘極輔助圖案146及畫素電極170。畫素電極170通過第二汲極接觸孔152b與驅動汲極136b相連接。閘極連接電極172之一端通過第一汲極接觸孔152a與開關汲極136a相接觸，並且閘極連接電極172之另一端通過輔助圖案接觸孔153與閘極輔助圖案146相接觸。
雖然圖未示，一邊緣形成於畫素區域P之邊界且形成於畫素電極170之上。此外，一有機發光層形成於畫素區域P之中，並且一對電極形成於有機發光層之上。
另一方面，發光二極體(LED)之陣列基板僅包含有開關薄膜電晶體。此種情況下，沒有電源線，並且畫素電極與開關薄膜電晶體之汲極相連接。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍之內。關於本發明所界定之保護範圍請參照所附之申請專利範圍。
11．．．基板
15．．．閘極
18．．．閘極絕緣層
22．．．活性層
23．．．第二圖案
26．．．歐姆接觸層
27．．．第一圖案
28．．．半導體層
29．．．半導體圖案
33．．．資料線
36．．．源極
38．．．汲極
42．．．鈍化層
45．．．驅動接觸孔
50．．．畫素電極
51．．．陣列基板
55．．．半導體層
55a．．．中心區域
55b．．．n+區域
101．．．基板
102．．．緩衝層
105a．．．第一開關閘極
105b．．．第一驅動閘極
106．．．第一儲存電極
109a．．．開關閘極絕緣層
109b．．．驅動閘極絕緣層
115a．．．開關活性層
115b．．．驅動活性層
122．．．夾層絕緣層
123a．．．第一活性接觸孔
123b．．．第二活性接觸孔
123c．．．第三活性接觸孔
123d．．．第四活性接觸孔
127a．．．第一開關歐姆接觸層
127b．．．第二開關歐姆接觸層
127c．．．第一驅動歐姆接觸層
127d．．．第二驅動歐姆接觸層
130．．．資料線
133a．．．開關源極
133b．．．驅動源極
134．．．第一電源線
136a．．．開關汲極
136b．．．驅動汲極
137．．．第二儲存電極
140．．．第一鈍化層
142a．．．第一閘極接觸孔
142b．．．第二閘極接觸孔
145．．．閘極線
146．．．閘極輔助圖案
147．．．第二電源線
148a．．．第二開關閘極
148b．．．第二驅動閘極
150．．．第二鈍化層
152a．．．第一汲極接觸孔
152b．．．第二汲極接觸孔
153．．．輔助圖案接觸孔
154．．．電源接觸孔
170．．．畫素電極
172．．．閘極連接電極
P．．．畫素區域
SA．．．開關區域
DA．．．驅動區域
Tr．．．驅動薄膜電晶體
DTr．．．驅動薄膜電晶體
STr．．．開關薄膜電晶體
t1．．．第一厚度
t2．．．第二厚度
TrA．．．驅動區域
StgA．．．儲存區域
StgC．．．儲存電容
第1圖係為習知技術之有機發光二極體(OLED)裝置之陣列基板的一部份之橫截面圖；
第2圖係為形成一習知技術之陣列基板中的半導體層、源極及汲極之製程之橫截面圖；
第3圖係為習知技術之具有多晶矽之活性層的陣列基板之橫截面圖；
第4圖係為本發明之有機發光二極體(OLED)裝置之陣列基板的一個畫素區域之平面圖；
第5圖係為沿第4圖之V-V線之橫截面圖；
第6A圖至第6D圖係分別為本發明之改良實施例的有機發光二極體(OLED)裝置陣列基板之一薄膜電晶體之平面圖；以及
第7A圖至第7E圖係分別為第4圖及第6A圖至第6D圖中的薄膜電晶體之I-V曲線圖。
101．．．基板
102．．．緩衝層
105a．．．第一開關閘極
105b．．．第一驅動閘極
106．．．第一儲存電極
109a．．．開關閘極絕緣層
109b．．．驅動閘極絕緣層
115a．．．開關活性層
115b．．．驅動活性層
122．．．夾層絕緣層
123a．．．第一活性接觸孔
123b．．．第二活性接觸孔
123c．．．第三活性接觸孔
123d．．．第四活性接觸孔
127a．．．第一開關歐姆接觸層
127b．．．第二開關歐姆接觸層
127c．．．第一驅動歐姆接觸層
127d．．．第二驅動歐姆接觸層
133a．．．開關源極
133b．．．驅動源極
136a．．．開關汲極
136b．．．驅動汲極
137．．．第二儲存電極
140．．．第一鈍化層
142a．．．第一閘極接觸孔
142b．．．第二閘極接觸孔
145．．．閘極線
146．．．閘極輔助圖案
148a．．．第二開關閘極
148b．．．第二驅動閘極
150．．．第二鈍化層
152a．．．第一汲極接觸孔
152b．．．第二汲極接觸孔
153．．．輔助圖案接觸孔
170．．．畫素電極
172．．．閘極連接電極
P．．．畫素區域
SA．．．開關區域
DA．．．驅動區域
DTr．．．驅動薄膜電晶體
STr．．．開關薄膜電晶體
TrA．．．驅動區域
StgA．．．儲存區域
StgC．．．儲存電容

Claims (32)

  1. 一種用於顯示裝置之陣列基板，係包含有：一基板，係具有一畫素區域，該畫素區域包含有一開關區域、一驅動區域以及一儲存區域；一閘極線、一資料線以及一電源線，係位於該基板之上，該閘極線與該資料線彼此相交叉用以定義該畫素區域；一開關薄膜電晶體(TFT)，係位於該基板之上及該開關區域之中，該開關薄膜電晶體與該閘極線及該資料線相連接且包含有一第一開關閘極、一位於該第一開關閘極之上的開關閘極絕緣層、一位於該開關閘極絕緣層之上的本質多晶矽之開關活性層、與該開關活性層相接觸的第一開關歐姆接觸層及第二開關歐姆接觸層、一位於該第一開關歐姆接觸層之上的開關源極、一位於該第二開關歐姆接觸層之上的開關汲極、以及一位於該開關活性層之上的第二開關閘極；一驅動薄膜電晶體，係位於該基板之上及該驅動區域之中，該驅動薄膜電晶體與該開關薄膜電晶體及該電源線相連接且包含有一第一驅動閘極、一位於該第一驅動閘極之上的驅動閘極絕緣層、一位於該驅動閘極絕緣層之上的本質多晶矽之驅動活性層、與該驅動活性層相接觸之第一及第二驅動歐姆接觸層、一位於該第一驅動歐姆接觸層之上的驅動源極、以及一位於該第二驅動歐姆接觸層之上的驅動汲極； 一畫素電極，係與該驅動汲極相連接且配設於該畫素區域之中；以及一夾層絕緣層，該夾層絕緣層位於其上形成有該開關活性層及該驅動活性層的該基板之一表面上，該夾層絕緣層包含有第一活性接觸孔至第四活性接觸孔，該第一活性接觸孔至該第四活性接觸孔分別暴露該開關活性層之兩側面及該驅動活性層之兩側面，其中該第一開關歐姆接觸層及該第二開關歐姆接觸層分別通過該第一活性接觸孔及該第二活性接觸孔與該開關活性層相接觸，並且該第一驅動歐姆接觸層及該第二驅動歐姆接觸層分別通過該第三活性接觸孔及該第四活性接觸孔與該驅動活性層相接觸。
  2. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該驅動薄膜電晶體更包含有一位於該驅動活性層之上的第二驅動閘極。
  3. 如請求項第1項所述之用於顯示裝置之陣列基板，更包含有一位於該夾層絕緣層之一表面上的第一鈍化層，該第一鈍化層包含有形成於其上的該開關源極、該開關汲極、該驅動源極及該驅動汲極，其中該第一鈍化層、該夾層絕緣層及該開關閘極絕緣層包含有一第一閘極接觸孔，該第一閘極接觸孔暴露該開關薄膜電晶體之該第一開關閘極，並且該閘極線配設於該第一鈍化層之上且通過該第一閘極接觸孔與該第一開關閘極相接觸。
  4. 如請求項第3項所述之用於顯示裝置之陣列基板，更包含有位於該第一鈍化層之一表面上的第二鈍化層，該第二鈍化層具有形成於其上的該閘極線，其中該第一鈍化層及該第二鈍化層包含有一暴露該驅動汲極的第一汲極接觸孔，並且該畫素電極位於該第二鈍化層之上且通過該第一汲極接觸孔與該驅動汲極相接觸。
  5. 如請求項第4項所述之用於顯示裝置之陣列基板，更包含有：一閘極輔助圖案，係位於該第一鈍化層之上；以及一連接電極，係位於該第二鈍化層之上，其中該第一鈍化層及該驅動閘極絕緣層更包含有一暴露該驅動薄膜電晶體之該第一驅動閘極的第二閘極接觸孔，該第一鈍化層及該第二鈍化層更包含有一暴露該開關汲極接觸孔之第二汲極接觸孔，並且該第二鈍化層更包含有一暴露該閘極輔助圖案的輔助圖案接觸孔，以及其中該閘極輔助圖案通過該第二閘極接觸孔與該驅動薄膜電晶體之該第一驅動閘極相接觸，並且該連接圖案分別通過該第二汲極接觸孔及該輔助圖案接觸孔與該開關汲極及該閘極輔助圖案相接觸。
  6. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該開關薄膜電晶體及該驅動薄膜電晶體之該第一開關閘極及該第一驅動閘極之每一個包含有摻雜多晶矽且具有一500至1000埃 (Å)之厚度。
  7. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該開關薄膜電晶體及該驅動薄膜電晶體之該第一開關閘極及該第一驅動閘極之每一個包含有一具有高於800℃熔點的金屬材料，且具有100至1000埃之厚度。
  8. 如請求項第7項所述之用於顯示裝置之陣列基板，其中該金屬材料包含有鈦(Ti)、鎢(Tw)、例如鉬鈦合金(MoTi)的鉬合金、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及其組合物之一。
  9. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該電源線包含有一第一輔助電源線及一第二輔助電源線，該第一輔助電源線與該資料線相平行，該第二輔助電源線與該閘極線相平行且與該第一輔助電源線相連接，並且其中該驅動源極自該第一輔助電源線延伸出。
  10. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該第二開關閘極與該開關源極、該開關汲極以及該開關源極及該汲極之間的一空間相重疊。
  11. 如請求項第2項所述之用於顯示裝置之陣列基板，其中該第二驅動閘極與該驅動源極、該驅動汲極以及該驅動源極及該驅動汲極之間的空間相重疊。
  12. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該第二開關閘極僅與該開關源極及該開關汲極之間的一空間相重疊。
  13. 如請求項第2項所述之用於顯示裝置之陣列基板，其中該第二驅動閘極僅與該驅動源極及該驅動汲極之間的一空間相重疊。
  14. 如請求項第12項所述之用於顯示裝置之陣列基板，其中該第二開關閘極具有之一寬度相比較於該開關源極與該開關汲極之間的距離相等或更小。
  15. 如請求項第13項所述之用於顯示裝置之陣列基板，其中該第二驅動閘極具有之一寬度相比較於該驅動源極及該驅動汲極之間的距離相等或更小。
  16. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該第二開關閘極與該開關源極及該開關汲極以及該開關源極及該開關汲極之間的一空間中之一相重疊。
  17. 如請求項第2項所述之用於顯示裝置之陣列基板，其中該第二驅動閘極與該驅動源極及該驅動汲極以及該驅動源極及該驅動汲極之間的一空間中之一相重疊。
  18. 如請求項第1項所述之用於顯示裝置之陣列基板，更包含有一緩衝層，該緩衝層直接位於該基板之上且包含有一無機絕緣材料或一有機絕緣材料。
  19. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該驅動薄膜電晶體之該第一驅動閘極延伸至該儲存區域之中用以形成一第一儲存電極，並且該電源線之一部份與該第一儲存電極相重疊以形成一儲存電容。
  20. 如請求項第1項所述之用於顯示裝置之陣列基板，更包含有第一阻擋圖案至第四阻擋圖案，係分別位於該第一開關歐姆接觸層及該第二開關歐姆接觸層之每一個與該開關活性層之間，以及該第一驅動歐姆接觸層及該第二驅動歐姆接觸層之每一個與該驅動活性層之間，其中該第一阻擋圖案至該第四阻擋圖案之每一個係由本質非晶矽形成，並且該第一開關歐姆接觸層及該第二開關歐姆接觸層與該第一驅動歐姆接觸層及該第二驅動歐姆接觸層中的每一個係由摻雜非晶矽形成。
  21. 一種用於顯示裝置之陣列基板，係包含有：一閘極線及一資料線，係位於一具有一畫素區域的基板之上，該閘極線與該資料線彼此相交叉以定義該畫素區域；一薄膜電晶體(TFT)，係位於該基板之上且與該閘極線及該資料線相連接，該薄膜電晶體包含有一第一閘極、一位於該第一閘極之上的閘極絕緣層、一位於該閘極絕緣層之上的本質多晶矽之活性層、與該活性層相接觸的第一歐姆接觸層及第二歐姆接觸層、一位於該第一歐姆接觸層之上的源極、一位於該第二歐姆接觸層之上的汲極、以及一位於該活性層之上的第二閘極；一畫素電極，係與該汲極相連接且配設於該畫素區域之中；以及一夾層絕緣層，該夾層絕緣層位於其上形成有該活性層的 該基板之一表面上，該夾層絕緣層包含有第一活性接觸孔及第二活性接觸孔，用以分別暴露該活性層之兩側，其中該第一歐姆接觸層及該第二歐姆接觸層分別通過該第一活性接觸孔及該第二活性接觸孔與該活性層相接觸。
  22. 如請求項第21項所述之用於顯示裝置之陣列基板，更包含有一第一鈍化層，該第一鈍化層位於其上形成有該源極及該汲極的該夾層絕緣層之一表面上，其中該第一鈍化層、該夾層絕緣層及該閘極絕緣層包含有一暴露該第一閘極的閘極接觸孔，並且該閘極線位於該第一鈍化層之上且通過該第一閘極接觸孔與該第一閘極相接觸。
  23. 如請求項第22項所述之用於顯示裝置之陣列基板，更包含有一第二鈍化層，該第二鈍化層位於該第一鈍化層之一表面上且該第二鈍化層之上形成有該閘極線，其中該第一鈍化層及該第二鈍化層包含有一暴露該汲極的汲極接觸孔，並且該畫素電極配設於該第二鈍化層之上且通過該汲極接觸孔與該汲極相接觸。
  24. 如請求項第21項所述之用於顯示裝置之陣列基板，其中該薄膜電晶體之該第一閘極包含有摻雜多晶矽且具有一500至1000埃(Å)之厚度。
  25. 如請求項第21項所述之用於顯示裝置之陣列基板，其中該薄膜電晶體之該第一閘極包含有一具有高於800℃熔點的金屬材 料且具有100至1000(Å)之厚度。
  26. 如請求項第25項所述之用於顯示裝置之陣列基板，其中該金屬材料包含有鈦(Ti)、鎢(Tw)、例如鉬鈦合金(MoTi)的鉬合金、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及其組合物中之一。
  27. 如請求項第21項所述之用於顯示裝置之陣列基板，其中該第二閘極與該源極、該汲極以及該源極及該汲極之間的一空間相重疊。
  28. 如請求項第21項所述之用於顯示裝置之陣列基板，其中該第二閘極僅與該源極及該汲極之間的一空間相重疊。
  29. 如請求項第28項所述之用於顯示裝置之陣列基板，其中該第二閘極具有之一寬度相比較於該源極及該汲極之間的一距離相等或更小。
  30. 如請求項第21項所述之用於顯示裝置之陣列基板，其中該第二閘極與該源極及該汲極以及該源極及該汲極之間的一空間中之一相重疊。
  31. 如請求項第21項所述之用於顯示裝置之陣列基板，更包含有一緩衝層，該緩衝層直接位於該基板之上且包含有一無機絕緣材料或一有機絕緣材料。
  32. 如請求項第21項所述之用於顯示裝置之陣列基板，更包含有第一阻擋圖案及第二阻擋圖案，該第一阻擋圖案及該第二阻擋 圖案分別位於該第一歐姆接觸層及該第二歐姆接觸層之每一個與該活性層之間，其中該第一阻擋圖案及該第二阻擋圖案之每一個係由本質非晶矽形成，並且該第一歐姆接觸層及該第二歐姆接觸層之每一個係由摻雜非晶矽形成。
TW099120488A 2009-11-11 2010-06-23 用於顯示裝置之陣列基板 TWI505457B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090108550A KR101272892B1 (ko) 2009-11-11 2009-11-11 어레이 기판

Publications (2)

Publication Number Publication Date
TW201117370A TW201117370A (en) 2011-05-16
TWI505457B true TWI505457B (zh) 2015-10-21

Family

ID=43973498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120488A TWI505457B (zh) 2009-11-11 2010-06-23 用於顯示裝置之陣列基板

Country Status (4)

Country Link
US (1) US8785257B2 (zh)
KR (1) KR101272892B1 (zh)
CN (2) CN104851918B (zh)
TW (1) TWI505457B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101314787B1 (ko) * 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
CN106206658A (zh) * 2011-07-19 2016-12-07 群创光电股份有限公司 发光显示装置
KR101614398B1 (ko) 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101988925B1 (ko) * 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US9673267B2 (en) * 2013-03-26 2017-06-06 Lg Display Co., Ltd. Organic light emitting diode display device having a capacitor with stacked storage electrodes and method for manufacturing the same
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI713943B (zh) 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器
KR102243648B1 (ko) * 2014-09-11 2021-04-26 엘지디스플레이 주식회사 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법
US11075231B2 (en) * 2015-04-30 2021-07-27 Samsung Display Co., Ltd. Display apparatus having a stepped part
KR102392007B1 (ko) 2015-05-04 2022-05-02 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시 장치
KR102409060B1 (ko) * 2015-09-11 2022-06-16 삼성디스플레이 주식회사 표시 장치
KR102485374B1 (ko) 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
CN105489615B (zh) 2016-01-13 2019-03-08 深圳市华星光电技术有限公司 用于amoled的薄膜晶体管阵列基板及其制造方法
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
KR102449320B1 (ko) * 2017-09-29 2022-09-29 엘지디스플레이 주식회사 초고해상도용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN110061034B (zh) * 2019-04-23 2021-12-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
JP2021039291A (ja) * 2019-09-05 2021-03-11 株式会社ジャパンディスプレイ 半導体装置
JP6822595B2 (ja) * 2020-05-01 2021-01-27 セイコーエプソン株式会社 電気光学装置及び電子機器
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942441A (en) * 1986-03-29 1990-07-17 Hitachi, Ltd. Thin film semiconductor device and method of manufacturing the same
US6812489B2 (en) * 1996-07-03 2004-11-02 Hitachi, Ltd. Liquid crystal display
US20070273291A1 (en) * 2006-03-29 2007-11-29 Dae Chul Choi Organic light-emitting display device
US20080044982A1 (en) * 2006-04-24 2008-02-21 Chun-Gi You Thin film transistor array panel for a display device and a method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
US20050243032A1 (en) * 2004-04-29 2005-11-03 Kuo-Sheng Lee Power line layout for electroluminescent display
CN100444405C (zh) * 2004-07-02 2008-12-17 中华映管股份有限公司 双栅级薄膜电晶体与像素结构及其制造方法
CN2717021Y (zh) * 2004-07-22 2005-08-10 广辉电子股份有限公司 低温多晶硅薄膜晶体管
KR101269227B1 (ko) * 2006-06-29 2013-05-30 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101276662B1 (ko) * 2006-06-30 2013-06-19 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101488927B1 (ko) * 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942441A (en) * 1986-03-29 1990-07-17 Hitachi, Ltd. Thin film semiconductor device and method of manufacturing the same
US6812489B2 (en) * 1996-07-03 2004-11-02 Hitachi, Ltd. Liquid crystal display
US20070273291A1 (en) * 2006-03-29 2007-11-29 Dae Chul Choi Organic light-emitting display device
US20080044982A1 (en) * 2006-04-24 2008-02-21 Chun-Gi You Thin film transistor array panel for a display device and a method of manufacturing the same

Also Published As

Publication number Publication date
CN104851918B (zh) 2018-03-09
KR20110051784A (ko) 2011-05-18
US20110108846A1 (en) 2011-05-12
CN104851918A (zh) 2015-08-19
CN102062981A (zh) 2011-05-18
US8785257B2 (en) 2014-07-22
TW201117370A (en) 2011-05-16
KR101272892B1 (ko) 2013-06-11

Similar Documents

Publication Publication Date Title
TWI505457B (zh) 用於顯示裝置之陣列基板
US9312277B2 (en) Array substrate for display device and method of fabricating the same
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
US7833846B1 (en) Array substrate and method of fabricating the same
US7989850B2 (en) Array substrate and method of fabricating the same
KR101790176B1 (ko) 어레이 기판의 제조방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US8222638B2 (en) Array substrate for organic electroluminescent device
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US7910414B2 (en) Method of fabricating array substrate
KR20110113040A (ko) 어레이 기판
KR20070004229A (ko) 박막트랜지스터기판 및 이의 제조방법
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
US9508828B2 (en) Array substrate and method of fabricating the same
KR101475313B1 (ko) 어레이 기판의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR101847063B1 (ko) 어레이 기판의 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR101484965B1 (ko) 어레이 기판의 제조방법
KR101713146B1 (ko) 어레이 기판 및 이의 제조 방법
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR20110053018A (ko) 어레이 기판 및 이의 제조방법
KR20120003061A (ko) 어레이 기판 및 이의 제조방법
KR20120002785A (ko) 어레이 기판 및 이의 제조방법