KR102243648B1 - 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법 - Google Patents

배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR102243648B1
KR102243648B1 KR1020140119908A KR20140119908A KR102243648B1 KR 102243648 B1 KR102243648 B1 KR 102243648B1 KR 1020140119908 A KR1020140119908 A KR 1020140119908A KR 20140119908 A KR20140119908 A KR 20140119908A KR 102243648 B1 KR102243648 B1 KR 102243648B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
reference voltage
voltage supply
connection wiring
Prior art date
Application number
KR1020140119908A
Other languages
English (en)
Other versions
KR20160031065A (ko
Inventor
박후인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140119908A priority Critical patent/KR102243648B1/ko
Publication of KR20160031065A publication Critical patent/KR20160031065A/ko
Application granted granted Critical
Publication of KR102243648B1 publication Critical patent/KR102243648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

본 발명은 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법에 관한 것으로 일 측면에서 일 측면에서, 본 발명은 차광층과 동일한 물질로 형성된 연결배선을 통하여 박막 트랜지스터에 기준전압 또는 구동전압을 제공하는 표시패널을 제공하며, 다른 측면에서 본 발명은 차광층과 동일한 물질로 형성된 구동전압 연결배선을 통하여 박막 트랜지스터에 구동전압을 인가하며, 또한 차광층과 동일한 물질로 형성된 기준전압 연결배선을 통하여 박막 트랜지스터에 기준전압을 인가하는 표시패널을 제공한다.

Description

배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법{DISPLAY PANEL PREVENTING SHORTAGE OF LINE AND FABRICATING METHOD THEREOF}
본 발명은 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 다양한 표시장치가 활용되고 있다. 이러한 다양한 표시장치에는, 그에 맞는 표시패널이 포함된다.
표시패널은 각각의 화소 영역에 박막 트랜지스터들이 형성되어 있으며, 박막 트랜지스터의 전류의 흐름을 통하여 표시패널 내의 특정 화소 영역이 제어된다. 박막 트랜지스터는 게이트와 소스/드레인 전극으로 구성되며 공정 과정에서는 게이트와 소스/드레인 전극을 형성하는 물질로 동일한 공정 내에서 회로를 구성하는 배선(라인)도 함께 형성한다. 게이트 또는 소스/드레인 전극을 이용하여 배선을 형성할 경우 게이트와 소스/드레인 전극 사이의 단차가 크지 않으면 외부의 충격 또는 공정 상의 이물질의 투입 등으로 인하여 단락(short)이 발생할 가능성이 있다. 그러나 배선들 사이의 단락을 방지하기 위해 배선 사이의 단차를 증가시킬 경우 패널 전체의 두께가 두꺼워지는 문제가 있다. 따라서 패널 전체의 두께를 증가시키지 않으면서 단락을 방지하는 구조가 필요하다.
이러한 배경에서, 본 발명의 목적은 단차를 증가시키기 위해 차광층이 형성되는 높이에 차광층과 같은 물질로 형성된 배선을 포함하는 표시장치 및 이를 제조하는 방법을 제공하는 데 있다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은 차광층과 동일한 물질로 형성된 연결배선을 통하여 박막 트랜지스터에 기준전압 또는 구동전압을 제공하는 표시패널을 제공한다.
다른 측면에서 본 발명은 차광층과 동일한 물질로 형성된 구동전압 연결배선을 통하여 박막 트랜지스터에 구동전압을 인가하며, 또한 차광층과 동일한 물질로 형성된 기준전압 연결배선을 통하여 박막 트랜지스터에 기준전압을 인가하는 표시패널을 제공한다.
또다른 측면에서 본 발명은 차광층 및 차광층과 동일한 물질로 연결배선을 형성하는 단계와 연결배선에 컨택홀을 형성하여 연결배선이 구동전압 공급배선 또는 기준전압 공급배선과 전기적으로 연결시키는 단계를 포함하는 방법을 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 코플라나 구조에서 사용하는 차광층을 이용하여 구동전압을 인가하거나 기준전압을 인가하는 연결 배선을 형성하여 중첩되는 위치의 데이터 배선과의 거리를 넓힐 수 있다.
본 발명에 의하면, 데이터 배선과 연결 배선의 이격 거리의 증가로 인하여 데이터 배선과 연결 배선 사이의 단락이 발생할 가능성을 낮출 수 있으며, 이로 인한 제품의 안정성 또는 공정상의 제품 생산 수율을 높일 수 있다.
또한 본 발명에 의하면, 연결 배선은 차광층과 동일한 층에 위치하므로, 표시패널의 두께를 증가시키지 않으면서 배선 간의 이격 거리를 넓히는 효과가 있다.
또한 본 발명에 의하면, 연결 배선은 차광층과 동일한 공정에서 형성되므로, 표시패널의 생성 공정을 증가시키지 않으면서 배선 간의 이격 거리를 넓히는 효과가 있다.
도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 2a는 본 발명이 적용되는 코플라나 구조를 보여주는 단면도이다.
도 2b는 표시장치의 일 부분을 보여주는 평면도이며 도 2c는 도 2b의 I-I' 및 II-II' 영역의 단면을 보여주는 도면이다.
도 3은 도 2의 구조에서 데이터 배선과 기준전압 연결배선 사이의 층간 절연층에서 단락이 발생한 예이다.
도 4a는 본 발명의 일 실시예에 의한 기준전압 연결배선을 차광층을 이용하여 형성한 평면도이며, 도 4b는 도 4a의 단면도를 보여주는 도면이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 의한 차광층을 형성하고 구동전압 연결배선, 기준전압 연결배선을 차광층 물질로 형성하는 공정을 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 의한 도 5e의 I-I' 및 II-II'의 단면을 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 의한 표시패널을 형성하는 과정을 보여주는 순서도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 1을 참조하면, 실시예들에 따른 표시장치(100)는, 제1방향(예: 수직방향)으로 다수의 제1라인(VL1~VLm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(110)과, 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하는 제1구동부(120)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(130)와, 제1구동부(120) 및 제2구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(VL1~VLm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 정의된다.
전술한 제1구동부(120) 및 제2구동부(130) 각각은, 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다.
표시패널(110)에 제1방향으로 형성된 다수의 제1라인(VL1~VLm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(120)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다.
또한, 표시패널(110)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(130)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다.
또한, 제1구동부(120)와 제2구동부(130)와 접속하기 위해 표시패널(110)에는 패드부가 구성된다. 패드부는 제1구동부(120)에서 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하면 이를 표시패널(110)로 전달하며, 마찬가지로 제2구동부(130)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(110)로 전달한다.
각 화소 영역에는 하나 이상의 박막 트랜지스터가 형성된다. 박막 트랜지스터는 소스/드레인 전극과 반도체층(액티브층), 그리고 게이트로 이루어지는데, 이 중에서 산화물계 반도체를 액티브층으로 사용할 경우 산화물 박막 트랜지스터(Oxide TFT)라고 지칭한다. 액티브층을 사용하는 산화물계 물질로는 IGZO가 될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 표시장치에 적용될 수 있다. 산화물 반도체의 실시예로는 아연 산화물(ZnO) 반도체, 인듐 아연 산화물(Indium zinc oxide, IZO) 반도체, 인듐 알루미늄 아연 산화물(Indium aluminium zinc oxide, IAZO) 반도체, 인듐 갈륨 아연 산화물(Indium gallium zinc oxide, IGZO) 반도체, 또는 인듐 틴 아연 산화물(Indium tin zinc oxide, ITZO) 반도체 중 어느 하나가 될 수 있으나 이에 한정되지는 않는다.
한편 산화물 박막 트랜지스터에 있어서, 액티브층 상부에 게이트와 소스/드레인 전극이 위치하는 코플라나(coplanar) 구조에서는 소스/드레인 전극을 식각할 경우 산화물 반도체의 채널층에 손상을 주지 않아 우수한 소자특성을 확보할 수 있다.
도 2a는 본 발명이 적용되는 코플라나 구조를 보여주는 단면도이다. 기판(200) 상에 차광층(Light Shield layer, 202) 및 버퍼층(204)이 형성되며, 산화물 반도체층(210)이 형성되고 게이트 절연막(GI, Gate Insulator, 215)과 게이트(220a)이 형성된다. 그 위에 층간 절연층(ILD, InterLayer dielectric, 225)이 형성되고, 일부 식각되어 산화물 반도체층(210)이 노출되며, 노출된 컨택홀을 통하여 소스/드레인 전극(230)이 컨택한다. 그리고 보호층(Passivation, 260)이 형성된다. 표시패널을 생성 시 게이트(220a)와 소스/드레인 전극(230)을 형성하면서 동시에 배선을 형성한다.
도 2b는 표시장치의 일 부분을 보여주는 평면도이며 도 2c는 도 2b의 I-I' 및 II-II' 영역의 단면을 보여주는 도면이다.
도 2b에서 양측으로 구동전압을 공급하는 구동전압 공급배선(EVDD 또는 VDD, 285a 및 285b)이 위치하며, 중앙에는 기준전압(Vref: Reference Voltage)이 공급되는 기준전압 공급배선(288)이 위치한다. 기준전압 공급배선(288)을 다른 트랜지스터로 인가하는 기준전압 연결배선(220b)은 도 2a의 게이트(220a)와 같은 물질인 게이트층으로 형성되며, 게이트층으로 이루어진 기준전압 연결배선(220b)을 통하여 센싱 트랜지스터(270a, 270d)에 기준전압이 인가된다. 센싱 트랜지스터(270a, 270b, 270c, 270d)는 디스플레이 구동 및 센싱 구동 시 필요한 정전압(Vref)을 인가해주는 트랜지스터이다. 스위칭 트랜지스터(275a, 275b, 275c, 275d)는 데이터 전압(Vdata)을 공급하는 데이터 배선(280a, 280b, 280c, 280d)과 구동 트랜지스터(도면에 미도시) 사이에 연결된다. 데이터 배선(280a, 280b, 280c, 280d)은 소스/드레인 전극과 동일한 물질로 소스/드레인 형성과 동일한 공정에서 형성된다. 기준전압 공급배선(288)과 연결하여 센싱 트랜지스터(270a, 270d)에 기준전압을 인가하는 기준전압 연결배선(220b)은 게이트(220a)와 동일한 물질로 동일한 공정에서 형성된다. 그 결과 데이터 배선(280a, 280b, 280c, 280d)과 기준전압 연결배선(220b) 사이의 거리는 295와 같이 층간 절연층(ILD, InterLayer dielectric, 225)의 두께에 의해 결정된다.
도 3은 도 2의 구조에서 데이터 배선과 기준전압 연결배선 사이의 층간 절연층에서 단락이 발생한 예이다. 기준전압 연결배선(220b)과 데이터 배선(280a) 사이의 층간 절연층(225)이 외부 충격, 공정상에서의 이물질이 투입되는 등의 이유로 훼손되고, 기준전압 연결배선(220b)과 데이터 배선(280a)이 298과 같이 서로 연결되어 단락(Short)이 발생하는 문제가 발생할 수 있다. 단락은 표시패널의 수율을 떨어뜨린다. VDD, Vref 연결배선으로 사용된 게이트층과 데이터 배선인 소스/드레인층의 중첩되는 영역에 층간 절연층(225)만 위치하므로, 그에 따라 단락이 발생할 가능성이 높아진다.
이하 본 발명의 실시예는 차광층을 활용하여 VDD 및 Vref 연결배선으로 활용하여 중첩되는 배선들 사이의 거리를 증가시켜 단락을 방지하고자 한다. 즉, 박막 트랜지스터의 광 차단을 위한 차광층을 광차단의 기능뿐만 아니라 화소 내 VDD, Vref를 인가하는 연결배선의 용도로 활용한다. 차광층을 연결배선으로 사용할 경우, 연결배선과 데이터 배선 사이에는 층간 절연층뿐만 아니라 버퍼층도 형성되어 있어, 배선 사이의 거리가 증가하여 단락 가능성을 낮추는 반면 표시패널의 두께는 증가시키지 않는 장점이 있다.
도 4a는 본 발명의 일 실시예에 의한 기준전압 연결배선을 차광층을 이용하여 형성한 평면도이며, 도 4b는 도 4a의 단면도를 보여주는 도면이다.
도 4a에서 차광층을 이용하여 형성된 기준전압 연결배선(402)을 통하여 센싱 트랜지스터(270a, 270d)에 기준전압이 인가된다. 한편, 스위칭 트랜지스터(275a, 275b, 275c, 275d)는 데이터 전압(Vdata)을 공급하는 데이터 배선(280a, 280b, 280c, 280d)과 구동 트랜지스터(도면에 미도시)를 연결한다. 데이터 배선(280a, 280b, 280c, 280d)은 소스/드레인 전극과 동일한 물질로 소스/드레인 형성과 동일한 공정에서 형성된다.
도 4b에 나타난 바와 같이 데이터 배선(280a, 280b, 280c, 280d)과 기준전압 연결배선(402) 사이에는 495와 같이 층간 절연층(225) 및 버퍼층(204)이 형성되어 도 2c의 295에서 지시된 거리보다 증가하며, 그 결과 데이터 배선(280a, 280b, 280c, 280d)과 기준전압 연결배선(402) 간의 단락을 효과적으로 방지할 수 있다.
도 4a 및 도 4b를 정리하면, 본 발명의 일 실시예에 의한 데이터 배선과 기준전압 연결배선 또는 데이터 배선과 구동전압 연결배선 간의 단락을 방지하기 위해서 차광층, 그리고 차광층과 동일한 물질로 형성된 기준전압 연결배선(402) 또는 구동전압 연결배선이 기판 상에 위치한다. 차광층 및 기준전압 연결배선(402) 또는 구동전압 연결배선은 동일한 층에 형성된다. 그 위에 버퍼층이 형성되고(204), 버퍼층 상에 산화물 반도체층과 게이트, 소스/드레인 전극이 형성되어 다수의 박막 트랜지스터를 이룬다. 이들 박막 트랜지스터의 게이트, 산화물 반도체층, 또는 소스/드레인 전극에 기준전압 또는 구동전압을 제공하는 연결배선으로 앞서 형성된 차광층과 동일한 물질의 기준전압 연결배선(402) 또는 구동전압 연결배선이 이용된다. 또한, 소스/드레인 전극과 동일한 물질로 구동전압과 기준전압을 공급하는 구동전압 공급배선과 기준전압 공급배선(288)이 소스/드레인 전극과 동일한 층에 형성된다. 그리고 기준전압 연결배선(402) 또는 구동전압 연결배선은 버퍼층 및 층간 절연층에 형성된 컨택홀을 통하여 각각 기준전압 공급배선(288)과 구동전압 공급배선에 연결된다. 또한 기준전압 연결배선 및 구동전압 연결배선과 데이터 배선 사이에는 버퍼층과 층간 절연층이 형성되어 있으므로, 단락될 가능성이 낮아져 제품의 안정성과 공정상의 수율을 증가시킨다. 기준전압 공급배선(288)과 기준전압 연결배선(402)과의 연결 및 이로 인한 기준전압 연결배선과 데이터 배선간의 이격된 거리의 증가는 도 4a 및 도 4b에서 살펴보았다.
도면에 미도시되었으나, 구동전압 연결배선 역시 기준전압 연결배선과 동일한 층에 형성되므로 데이터 배선(280a, 280b, 280c, 280d)과 구동전압 연결배선 사이에도 도 4b에 나타난 바와 같이 층간 절연층(225) 및 버퍼층(204)이 형성되어 도 2c의 295에서 지시된 거리보다 증가하며, 그 결과 데이터 배선(280a, 280b, 280c, 280d)과 구동전압 연결배선 간의 단락을 효과적으로 방지할 수 있다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 의한 차광층을 형성하고 구동전압 연결배선, 기준전압 연결배선을 차광층 물질로 형성하는 공정을 보여주는 도면이다.
도 5a를 참조하면, 하나의 화소(pixel)에 4개의 부화소(subpixel)가 구성된 경우를 보여준다. 본 발명이 4개의 부화소 구성에 한정되는 것은 아니며, 차광층이 형성되는 모든 박막 트랜지스터 구조에 적용 가능하다.
각각의 부화소에 대한 차광층(502a, 502b, 502c, 502d)이 기판 상에 형성된다. 차광층은 박막 트랜지스터가 형성되는 영역에 분포한다. 또한 차광층을 형성하는 물질과 동일한 물질로 기준전압을 인가하는 기준전압 연결배선(502g)과 구동전압 연결배선(502e, 502f)이 형성된다. 기준전압 연결배선(502g)은 후술할 도 5e의 공정에서 소스/드레인 전극과 동일한 물질로 형성되는 기준전압 공급배선과 컨택홀을 통하여 전기적으로 연결되어 기준전압(Vref)을 트랜지스터로 인가하는 역할을 한다. 또한 구동전압 연결배선(502e, 502f) 역시 후술할 도 5e의 공정에서 소스/드레인 전극과 동일한 물질로 형성되는 구동전압 공급배선과 전기적으로 연결되어 기준전압(EVDD)을 트랜지스터로 인가하는 역할을 한다.
차광층과 구동전압 연결배선, 기준전압 연결배선이 동일한 층에 형성된 후, 이들 위에 버퍼층(미도시)이 형성된 후, 박막 트랜지스터들이 형성된다. 박막 트랜지스터로 도 2a에서 제시된 코플라나 구조를 적용할 경우, 산화물 반도체층을 형성한 후, 그 위에 게이트 절연막과 게이트를 형성한 후 산화물 반도체층을 에칭하여 일부를 도체화 시킨 후, 층간 절연층을 형성하고, 컨텍홀을 층간 절연층에 형성하여 소스/드레인 전극이 컨택홀을 통하여 도체화된 산화물 반도체층에 전기적으로 연결된다. 물론 본 발명이 이에 한정되는 것은 아니며, 다양한 반도체 및 박막 트랜지스터 구조에 적용될 수 있다.
도 5b는 산화물 반도체층이 형성된 도면이다. 510a, 510b, 510c, 510d는 구동 트랜지스터의 산화물 반도체층을 구성한다. 570a, 570b, 570c, 570d는 센싱 트랜지스터(270a, 270b, 270c, 270d)의 산화물 반도체층을 구성한다. 575a, 575b, 575c, 575d는 스위칭 트랜지스터(275a, 275b, 275c, 275d)의 산화물 반도체층을 구성한다.
도 5c를 참조하면, 산화물 반도체층 상에 게이트 절연막(도면에 미도시)과 게이트가 형성된 도면이다. 구동 트랜지스터의 게이트로 520a, 520b, 520c, 520d이 형성되며, 게이트와 동일한 물질로 동일한 공정에서 스캔신호를 전달하는 배선(520e)이 형성된다.
도 5d를 참조하면, 도 5c의 결과물 상에 층간 절연층을 형성하고, 컨택홀을 형성하여 산화물 반도체층과 구동전압 연결배선, 그리고 기준전압 연결배선의 컨택홀을 형성한 도면이다.
구동 트랜지스터의 산화물 반도체층(510a, 510b, 510c, 510d)의 컨택홀(511a, 511b, 511c, 511d)은 구동전압이 인가되는 컨택홀이며, 또다른 컨택홀(512a, 512b, 512c, 512d)은 센싱 트랜지스터(270a, 270b, 270c, 270d)의 산화물 반도체층(570a, 570b, 570c, 570d)와 연결된다. 그리고 구동 트랜지스터의 게이트(520a, 520b, 520c, 520d)는 각각 컨택홀(513a, 513b, 513c, 513d)을 통하여 스위칭 트랜지스터(275a, 275b, 275c, 275d)와 연결된다.
센싱 트랜지스터(270a, 270b, 270c, 270d)의 산화물 반도체층(570a, 570b, 570c, 570d) 상에 형성된 컨택홀(571a, 571b, 571c, 571d)은 구동 트랜지스터의 산화물 반도체층(510a, 510b, 510c, 510d)과 연결되며 또다른 컨택홀(572a, 572b, 572c, 572d)은 기준전압 연결배선(502g) 와 연결된다.
한편, 스위칭 트랜지스터(275a, 275b, 275c, 275d)의 산화물 반도체층(575a, 575b, 575c, 575d) 상에 형성된 컨택홀(576a, 576b, 576c, 576d)은 구동 트랜지스터의 소스/드레인과 연결되며, 또다른 컨택홀(577a, 577b, 577c, 577d)은 후술할 데이터 라인(580a, 580b, 580c, 580d)과 연결된다.
도 5c는 센싱 트랜지스터, 스위칭 트랜지스터, 구동 트랜지스터와 같이 세 종류의 트랜지스터가 형성되는 공정을 보여주고 있다. 스위칭 트랜지스터는 구동 트랜지스터와 전기적으로 연결된다. 센싱 트랜지스터는 구동 트랜지스터의 소스 또는 드레인 전극에 전기적으로 연결된다. 센싱 트랜지스터의 소스 또는 드레인 전극은 기준전압이 인가되므로 기준전압 연결배선에 연결되거나 또는 기준전압 공급배선에 연결된다. 그러나 다수의 트랜지스터들이 밀접하게 형성된 경우, 이들 트랜지스터들 사이에 전원을 공급하는 공급 배선을 형성하기 어려우며, 이러한 이유로 연결배선을 필요로 한다. 그러나, 연결배선은 데이터배선과 수직적으로 중첩되는 영역에 있어 단락이 발생할 가능성이 있으므로, 본 발명에서는 데이터 배선과 최대한 이격하여 연결배선을 형성하여 단락을 방지하기 위해 차광층을 형성할 때 연결배선을 동시에 형성한다.
구동 트랜지스터의 소스 또는 드레인 전극은 구동전압이 인가되므로 구동전압 연결배선에 연결되거나 또는 구동전압 공급배선에 연결된다. 네 개의 부화소가 하나의 화소를 구성하는 등 다수의 박막 트랜지스터들이 형성되고, 이들 사이에 구동전압 공급배선이 형성되지 못할 경우, 구동전압 공급배선에 전기적으로 연결되어 구동전압을 인가하는 연결배선이 필요하며, 전술한 본 발명의 일 실시예에 의한 차광층과 동일한 층에 형성된 구동전압 연결배선은 구동전압 공급배선과 이격되어 형성된 구동 트랜지스터들에게 구동전압을 인가할 수 있다. 마찬가지로, 센싱 트랜지스터의 소스 또는 드레인 전극은 기준전압이 인가되므로 기준전압 연결배선에 연결되거나 또는 기준전압 공급배선에 연결된다. 네 개의 부화소가 하나의 화소를 구성하는 등 다수의 박막 트랜지스터들이 형성되고, 이들 사이에 기준전압 공급배선이 형성되지 못할 경우, 기준전압 공급배선에 전기적으로 연결되어 기준전압을 인가하는 연결배선이 필요하며, 전술한 본 발명의 일 실시예에 의한 차광층과 동일한 층에 형성된 기준전압 연결배선은 기준전압 공급배선과 이격되어 형성된 센싱 트랜지스터들에게 기준전압을 인가할 수 있다.
또한, 기준전압 연결배선(502g) 상에도 컨택홀(505a, 505b, 505c)이 형성되어 505b는 기준전압 공급배선과 연결되며, 505a, 505b는 센싱 트랜지스터(270a, 270b, 270c, 270d)와 연결된다. 한편 구동전압 연결배선(502e, 502f) 상에도 컨택홀(505e, 505f)이 형성되어 구동전압 공급배선과 연결된다. 또한 구동전압 연결배선(502e, 502f) 상의 또다른 컨택홀(506e, 506f)은 구동전압 공급배선과 이격하여 형성된 구동 트랜지스터와 연결된다.
도 5e는 소스/드레인 전극 및 구동전압 공급배선과 기준전압 공급배선이 형성된 도면이다. 소스/드레인 전극을 형성하는 물질과 동일한 물질로 구동전압 공급배선과 기준전압 공급배선이 형성된다.
구동전압 공급배선(EVDD, 585a, 585b)은 구동 트랜지스터의 컨택홀(511a, 511d)과 연결되며, 구동전압 공급배선(EVDD, 585a, 585b)에 연결된 구동전압 연결배선(502e, 502f)과 구동 트랜지스터의 컨택홀(511b, 511c)은 581b 및 581c를 통하여 연결된어 구동 트랜지스터에 구동전압을 인가한다.
데이터 배선(580a, 580b, 580c, 580d)은 각각 스위칭 트랜지스터(275a, 275b, 275c, 275d)의 산화물 반도체층(575a, 575b, 575c, 575d) 상에 형성된 컨택홀(577a, 577b, 577c, 577d)과 연결되어 스위칭 트랜지스터에 데이터 신호를 인가한다.
한편 기준전압 공급배선(Vref, 588)은 인접한 부화소의 센싱 트랜지스터(270b, 270c)의 컨택홀(572b, 572c)과 연결된다. 그리고 기준전압 공급배선(588)은 컨택홀(505b)을 통하여 기준전압 연결배선(502g)과 연결된다. 그리고 기준전압 연결배선(502g) 상의 컨택홀(505a, 505c)는 부화소의 센싱 트랜지스터(270a, 270d)의 컨택홀(572a, 572d)와 연결되어 기준전압을 인가한다.
기준전압 연결배선(502g)과 구동전압 연결배선(502e, 502f)은 도 5a 및 도 5b의 공정 과정에서 형성된 버퍼층 아래에 위치한다, 소스/드레인 전극과 같은 층으로 형성된 데이터 배선(580a, 580b, 580c, 580d)은 도 5d 및 도 5e의 공정 과정에서 형성된 층간 절연층 위에 위치한다. 그 결과 기준전압 연결배선(502g) 및 구동전압 연결배선(502e, 502f)과 데이터 배선(580a, 580b, 580c, 580d) 사이에는 버퍼층과 층간 절연층이 형성되어 있어 단락을 방지한다.
또한 기준전압 연결배선(502g) 및 구동전압 연결배선(502e, 502f)은 차광층(502a, 502b, 502c, 502d)과 동일한 층에 형성되므로 종래의 공정 과정에서의 마스크 수를 늘이지 않고, 또한 전체 패널의 두께를 증가시키지 않으면서 배선들 사이의 거리를 증가시켜 단락을 방지하는 효과를 제공한다.
도 6은 본 발명의 일 실시예에 의한 도 5e의 I-I' 및 II-II'의 단면을 보여주는 도면이다.
610은 도 5e에서 데이터 배선(580a, 580b)과 구동전압 연결배선(505e)이 중첩되는 I-I'의 단면을 보여주는 도면이다. 데이터 배선(580a, 580b)과 구동전압 연결배선(505e) 사이에 층간 절연층 및 버퍼층이 형성되어 있어 두 배선 사이에 단락되지 않는다.
620은 도 5e에서 데이터 배선(580a, 580b)과 기준전압 연결배선(502g)이 중첩되는 II-II'의 단면을 보여주는 도면이다. 마찬가지로 데이터 배선(580a, 580b)과 기준전압 연결배선(502g) 사이에 층간 절연층 및 버퍼층이 형성되어 있어 단락되지 않는다. 전술한 본 발명을 적용할 경우, 코플라나 구조에서의 최하부 메탈층(metal layer)인 차광층을 화소 내에서의 VDD 및 Vref를 전달하는 연결배선으로 사용하여 데이터 배선과 중첩되는 부분이 버퍼층과 층간 절연층으로 구성하여 단락 가능성을 낮춘다.
도 7은 본 발명의 일 실시예에 의한 표시패널을 형성하는 과정을 보여주는 순서도이다. 표시패널의 박막 트랜지스터를 형성하는 과정을 제시한다.
기판 상에 차광층 및 연결배선을 형성한다(S710). 앞서 도 5a에서 차광층 및 구동전압 연결배선과 기준전압 연결배선이 형성된 실시예를 포함한다. 다음으로 차광층 및 연결배선 상에 버퍼층을 형성한다(S720). 버퍼층의 두께 또는 버퍼층의 재질은 차광층의 물질 또는 산화물 반도체의 물질 등을 고려하여 다양하게 선택될 수 있다. 다음으로 버퍼층 상에 산화물 반도체층, 게이트 절연막, 게이트층 및 층간 절연층을 순차적으로 형성한다(S730). 이는 도 5b, 도 5c에서 살펴보았다.
이후 층간 절연층 및 버퍼층을 식각하여 연결배선을 노출시키는 제1컨택홀을 형성한다(S740). 앞서 연결배선을 노출시키는 컨택홀의 실시예로는 505a, 505b, 505c505e, 505f, 506e, 및 506f가 있다. 컨택홀을 통하여 연결배선과 전압을 공급하는 공급배선들이 연결되며, 또다른 컨택홀들을 통하여 연결배선과 박막 트랜지스터들이 연결된다. 이후 층간 절연층을 식각하여 산화물 반도체층 및 게이트층을 노출시키는 제2컨택홀을 형성한다(S750). 컨택홀을 형성하는 공정은 다양한 방식으로 진행되며, S720의 버퍼층을 형성한 후 연결배선 상의 컨택홀을 1차로 식각한 후, 층간 절연층이 형성된 후 다시 연결배선 상의 컨택홀을 2차로 식각할 수도 있다. 다음으로 연결배선상의 제1컨택홀을 통하여 연결배선과 전기적으로 연결되는 전압 공급배선을 형성한다. 그리고 제2컨택홀을 통하여 산화물 반도체층 또는 게이트층과 전기적으로 연결되는 소스/드레인 전극을 형성한다(S760). 소스/드레인 전극과 동일한 물질로 전압 공급배선을 형성하며, 또한 데이터배선도 S760 단계에서 형성된다.
도 7의 공정으로 형서된 표시패널의 박막 트랜지스터는 데이터 배선과 연결배선 사이에 층간 절연층과 버퍼층이 존재하므로 종래보다 더 큰 간격을 유지할 수 있으며 단락 가능성을 낮추어 제품의 안정성을 높인다. 도 7의 공정과 같이 표시패널의 박막 트랜지스터를 형성할 경우, 차광층과 동일한 물질로, 차광층 형성과 동일한 물질로 형성되므로 공정을 증가시키지 않으며, 또한 표시패널의 두께를 유지하며 배선들 간의 이격 거리를 넓힐 수 있다.
본 명세서에 제시된 실시예들은 산화물 반도체(Oxide TFT)를 적용하는 모든 박막 트랜지스터를 사용하는 분야에 적용할 수 있으며, 또한 일 실시예로 톱게이트(top gate)의 코플라나 구조에 적용할 수 있으나 이에 한정되는 것은 아니다. 따라서, 차광층이 형성된 박막 트랜지스터에서 차광층 형성 시 구동 전원 공급 배선 또는 기준전압 공급배선과 연결하는 구동전압 연결배선 및 기준전압 연결배선을 차광층과 동일한 물질로 형성하여, 이를 통해 화소 영역에 VDD 또는 Vref를 제공하며, 또한 데이터 배선과의 단차를 높여 단락 가능성을 줄이고 공정 상의 수율 또는 제품의 안전성을 향상시킨다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 제1구동부 130: 제2구동부
140: 타이밍 컨트롤러 200: 기판
502a, 502b, 502c, 502d: 차광층 502e, 502f: 구동전압 연결배선
502g: 기준전압 연결배선 580a, 580b, 580c, 580d: 데이터 배선
585a, 585b:구동전압 공급배선 588: 기준전압 공급배선

Claims (12)

  1. 기판 상에 위치하는 차광층;
    상기 기판 상에 위치하며 상기 차광층과 동일한 물질로 형성되고 상기 차광층과 분리된 연결배선;
    상기 연결배선 및 상기 차광층 상에 위치하는 버퍼층;
    상기 버퍼층 상에 위치하며 산화물 반도체층, 게이트 및 소스/드레인 전극으로 이루어진 다수의 박막 트랜지스터; 및
    상기 소스/드레인 전극과 동일한 물질로 형성되며, 상기 연결배선과 컨택홀을 통하여 전기적으로 연결되는 전압 공급배선을 포함하고,
    상기 연결배선은 상기 다수의 박막 트랜지스터 중 적어도 하나의 상기 소스/드레인 전극과 상기 전압 공급배선 사이를 전기적으로 연결하는 표시패널.
  2. 제1항에 있어서,
    상기 연결배선과 상기 소스/드레인 전극과 동일한 물질로 형성된 데이터 배선 사이에 버퍼층 및 층간 절연층이 형성된 것을 특징으로 하는 표시패널.
  3. 제1항에 있어서,
    상기 연결배선은 구동전압 연결배선이며, 상기 전압 공급배선은 구동전압 공급배선인 것을 특징으로 하는, 표시패널.
  4. 제1항에 있어서,
    상기 연결배선은 기준전압 연결배선이며, 상기 전압 공급배선은 기준전압 공급배선인 것을 특징으로 하는, 표시패널.
  5. 기판 상에 위치하는 차광층;
    상기 기판상에 위치하며 차광층과 동일한 물질로 형성되며 구동전압 공급배선과 전기적으로 연결하는 제1컨택홀 및 제1박막트랜지스터와 전기적으로 연결하는 제2컨택홀을 포함하는 구동전압 연결배선;
    상기 기판상에 위치하며 차광층과 동일한 물질로 형성되며 기준전압 공급배선과 전기적으로 연결하는 제3컨택홀 및 제2박막트랜지스터와 전기적으로 연결하는 제4컨택홀을 포함하는 기준전압 연결배선;
    상기 차광층, 구동전압 연결배선, 기준전압 연결배선 상에 위치하는 버퍼층;
    상기 버퍼층 상에 위치하며 산화물 반도체층, 게이트 및 소스/드레인 전극으로 이루어진 다수의 박막 트랜지스터;
    상기 소스/드레인 전극과 동일한 물질로 형성되며, 상기 구동전압 연결배선과 상기 제1컨택홀을 통하여 전기적으로 연결되는 구동전압 공급배선; 및
    상기 소스/드레인 전극과 동일한 물질로 형성되며, 상기 기준전압 연결배선과 상기 제3컨택홀을 통하여 전기적으로 연결되는 기준전압 공급배선을 포함하는 표시패널.
  6. 제5항에 있어서,
    상기 구동전압 연결배선 및 기준전압 연결배선과 상기 소스/드레인 전극과 동일한 물질로 형성된 데이터 배선 사이에 버퍼층 및 층간 절연층이 형성된 것을 특징으로 하는 표시패널.
  7. 제5항에 있어서,
    상기 제1박막트랜지스터는 구동 트랜지스터이며, 상기 제2박막트랜지스터는 센싱 트랜지스터인 표시패널.
  8. 기판 상에 차광층 및 상기 차광층과 분리된 연결배선을 형성하는 단계;
    상기 차광층 및 상기 연결배선 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 산화물 반도체층, 게이트 절연막, 게이트층 및 층간 절연층을 순차적으로 형성하는 단계;
    상기 층간 절연층 및 상기 버퍼층을 식각하여 연결배선을 노출시키는 제1컨택홀을 형성하는 단계;
    상기 층간 절연층을 식각하여 상기 산화물 반도체층 및 게이트층을 노출시키는 제2컨택홀을 형성하는 단계;
    상기 제1컨택홀을 통하여 상기 연결배선과 전기적으로 연결되는 전압 공급배선 및 상기 제2컨택홀을 통하여 상기 산화물 반도체층 또는 상기 게이트층과 전기적으로 연결되는 소스/드레인 전극을 형성하는 단계를 포함하고,
    상기 연결배선은 상기 산화물 반도체층과 전기적으로 연결되는 상기 소스/드레인 전극 중 적어도 하나와 상기 전압 공급배선 사이를 전기적으로 연결하는 표시패널을 제조하는 방법.
  9. 제8항에 있어서,
    상기 연결배선은 구동전압 연결배선이며, 상기 전압 공급배선은 구동전압 공급배선인 것을 특징으로 하는, 표시패널을 제조하는 방법.
  10. 제8항에 있어서,
    상기 연결배선은 기준전압 연결배선이며, 상기 전압 공급배선은 기준전압 공급배선인 것을 특징으로 하는, 표시패널을 제조하는 방법.
  11. 제1항에 있어서,
    상기 소스/드레인 전극과 동일한 물질로 형성되고, 상기 연결배선과 교차하며, 일부분이 상기 연결배선과 중첩하는 영역에 위치하는 데이터 배선을 더 포함하는 표시패널.
  12. 제1항에 있어서,
    상기 차광층의 적어도 일부분은 상기 산화물 반도체층과 중첩하고, 상기 연결배선은 상기 산화물 반도체층과 중첩하는 영역 이외의 영역에 위치하는 표시패널.
KR1020140119908A 2014-09-11 2014-09-11 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법 KR102243648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140119908A KR102243648B1 (ko) 2014-09-11 2014-09-11 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140119908A KR102243648B1 (ko) 2014-09-11 2014-09-11 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20160031065A KR20160031065A (ko) 2016-03-22
KR102243648B1 true KR102243648B1 (ko) 2021-04-26

Family

ID=55644576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140119908A KR102243648B1 (ko) 2014-09-11 2014-09-11 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102243648B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417581B (zh) * 2018-03-01 2021-09-28 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
KR102597297B1 (ko) 2018-10-11 2023-11-02 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096562A (ko) * 2002-06-14 2003-12-31 일진다이아몬드(주) 박막트랜지스터 액정 표시장치 및 제조 방법
KR101242030B1 (ko) * 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판

Also Published As

Publication number Publication date
KR20160031065A (ko) 2016-03-22

Similar Documents

Publication Publication Date Title
JP5697737B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP6004560B2 (ja) 表示装置
KR101631549B1 (ko) 유기발광 표시패널 및 이를 제조하는 방법
CN103728799B (zh) 具有最小边框的液晶显示装置
WO2019206051A1 (zh) 显示面板及显示装置
US9000592B1 (en) Display device and method of fabricating the same
WO2016119344A1 (zh) 阵列基板及其制造方法和显示面板
KR20170001881A (ko) 유기전계발광표시장치와 이의 제조방법
US20160141315A1 (en) Display device and method for fabricating the same
KR102106006B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102243648B1 (ko) 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법
US9589990B2 (en) Thin-film transistor array substrate, manufacturing method therefor and display device thereof
KR102050384B1 (ko) 협 베젤 구조를 갖는 평판 표시 패널
KR102396465B1 (ko) 유기 발광 표시 장치
KR102278159B1 (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
WO2020151382A1 (en) Array substrate and display apparatus
KR20160053376A (ko) 고 개구율 평판 표시장치용 박막 트랜지스터 기판
US8936973B1 (en) Anodization of gate with laser vias and cuts
KR20120124292A (ko) 박막트랜지스터 및 그를 포함하는 트랜지스터 어레이 기판
US20230307468A1 (en) Display apparatus comprising thin film transistor
US20220199741A1 (en) Display device and method of manufacturing the same
KR102618594B1 (ko) 표시장치 및 이의 제조방법
KR20160074141A (ko) 액정 표시 장치
CN105810745A (zh) 薄膜晶体管及薄膜晶体管基板
KR20150061442A (ko) 박막 트랜지스터, 그 제조방법 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant