TWI384626B - 用於顯示裝置之陣列基板及其製造方法 - Google Patents

用於顯示裝置之陣列基板及其製造方法 Download PDF

Info

Publication number
TWI384626B
TWI384626B TW099120489A TW99120489A TWI384626B TW I384626 B TWI384626 B TW I384626B TW 099120489 A TW099120489 A TW 099120489A TW 99120489 A TW99120489 A TW 99120489A TW I384626 B TWI384626 B TW I384626B
Authority
TW
Taiwan
Prior art keywords
layer
gate
contact hole
active
insulating layer
Prior art date
Application number
TW099120489A
Other languages
English (en)
Other versions
TW201119039A (en
Inventor
Hee Dong Choi
Seong Moh Seo
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201119039A publication Critical patent/TW201119039A/zh
Application granted granted Critical
Publication of TWI384626B publication Critical patent/TWI384626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

用於顯示裝置之陣列基板及其製造方法
本發明係關於一種用於顯示裝置之陣列基板，並且更特別地，本發明關於一種用於顯示裝置之陣列基板，其中包含有一具有優良性能的薄膜電晶體。
隨著社會進入一資訊時代，顯示裝置領域得到迅速之發展，顯示裝置將各種電訊號表示為視訊訊號。特別地，液晶顯示裝置(LCD)或有機發光二極體(OrganicLight-Emitting Diode,OLED)裝置由於具有輕重量、薄厚度及低功耗之特徵，因此開發作為一陰極射線管型顯示裝置之替代品。
具有一薄膜電晶體(TFT)作為開關元件的液晶顯示裝置(LCD)稱作一主動矩陣液晶顯示裝置(AM-LCD)，由於具有高解析度及顯示移動影像的優良特性，因此主動矩陣液晶顯示裝置(AM-LCD)受到廣泛的使用。
另一方面，由於有機發光二極體(OLED)裝置具有高亮度、低功耗及高對比度的優良特性，因此有機發光二極體(OLED)裝置受到廣泛的使用。而且，有機發光二極體(OLED)裝置具有一高反應速率、一低製造成本等優點。
液晶顯示裝置(LCD)及有機發光二極體(OLED)裝置均需要一具有薄膜電晶體(TFT)的陣列基板，薄膜電晶體(TFT)作為一開關元件用以控制每一畫素區域之打開及關閉。此外，有機發光二極體(OLED)裝置需要另一薄膜電晶體(TFT)作為一驅動元件，用以驅動每一畫素區域中之有機電致二極體。
「第1圖」係為習知技術之顯示裝置之陣列基板的一部份之橫截面圖。為了方便解釋，一形成有薄膜電晶體(TFT)之區域定位為一開關區域TrA。
在「第1圖」之中，陣列基板包含有一基板11，基板11具有一畫素區域P及開關區域TrA。在基板11之上，形成一閘極線(圖未示)及一資料線33以定義畫素區域P。閘極線與資料線33彼此相交叉用以定義此畫素區域。在開關區域TrA之中，形成一閘極15，並且一閘極絕緣層18覆蓋閘極15。一具有活性層22及歐姆接觸層26的半導體層28形成於閘極絕緣層18之上以及開關區域TrA之中。活性層22由一本質非晶矽形成，並且歐姆接觸層26由摻雜非晶矽形成。一源極36及一汲極38形成於半導體層28之上，汲極38與源極36相間隔。去除歐姆接觸層26的與源極36及汲極38之間的一空間相對應之部份，以使得活性層22之中心通過源極36及汲極38之間的空間暴露。
閘極15、閘極絕緣層18、半導體層28、源極36及汲極38組成薄膜電晶體Tr。此薄膜電晶體與閘極線、資料線33以及薄膜電晶體Tr相連接。
一具有一驅動接觸孔45的鈍化層42形成於薄膜電晶體Tr之上。驅動接觸孔45暴露薄膜電晶體Tr之汲極38。一與薄膜電晶體Tr之汲極38相接觸之畫素電極50形成於鈍化層42之上及每一畫素區域P之中。一具有第一圖案27及第二圖案23的半導體圖案29位於資料線33之下，其中第一圖案27與歐姆接觸層26由相同之材料形成且形成於同一層之上，並且第二圖案23與活性層22由相同之材料形成且形成於同一層之上。
活性層22具有一不同之厚度。即，活性層22的，通過源極36及汲極38之間的空間暴露的中心部份具有一第一厚度t1，並且活性層22的，其上形成有歐姆接觸層26的一側面部份具有一第二厚度t2，第二厚度t2與第一厚度t1不相同(t1≠t2)。活性層22之中的厚度差透過製造方法產生。薄膜電晶體之性能透過活性層22之中的厚度差劣降。
「第2A圖」至「第2E圖」係為形成一習知技術之陣列基板中的半導體層、源極及汲極之製程之橫截面圖。為了便於解釋，閘極及閘極絕緣層未在圖中表示。
在「第2A圖」之中，一本質非晶矽層20、一摻雜非晶矽層24、以及一金屬層30次形成於基板11之上。一光阻(PR)層(圖未示)透過塗覆一光阻劑(PR)材料形成於金屬層30之上。此光阻層執行曝光及顯影用以形成第一及第二光阻圖案91及92。第一光阻圖案91對應於形成源及汲極之一部份，並且具有一第三厚度。第二光阻圖案92對應於源及汲極之間一空間的一部份，並且具有一相比較於第三厚度更小之第四厚度。
然後，在「第2B圖」之中，透過第一及第二光阻圖案91及92曝光之金屬層30(「第2A圖」)、金屬層30之下的摻雜非晶矽層24(「第2A圖」)及本質非晶矽層20(「第2A圖」)被蝕刻以形成一金屬圖案31、一位於金屬圖案31之下的摻雜非晶矽圖案25、以及一位於摻雜非晶矽圖案25之下的一活性層22。
然後，在「第2C圖」之中，透過一會化製程去除第二光阻圖案92(「第2B圖」)。同時，第一光阻圖案91(「第2B圖」)之第三厚度減少，以使得一第三光阻圖案93形成於金屬圖案31之上，其中第三光阻圖案93具有之一厚度相比較於第三厚度更小。
然後，在「第2D圖」之中，蝕刻透過第三光阻圖案93曝光的金屬圖案31(「第2C圖」)之一中心部份用以形成源極36及與源極36相間隔的汲極38。透過蝕刻此金屬圖案31，摻雜非晶矽圖案25之一中心部份通過源極36及汲極38之間的空間被暴露。
接下來，在「第2E圖」之中，摻雜非晶矽圖案25(「第2D圖」)之一暴露的中心部份執行乾蝕刻用以在源極36及汲極38之下形成歐姆接觸層26。此種情況下，用以暴露摻雜非晶矽圖案之一中心部份的乾蝕刻製程執行一充分長之時間用以完全去除暴露的摻雜非晶矽圖案之中心部份。透過乾蝕刻暴露的摻雜非晶矽圖案之中心部份，本質非晶矽之活性層22之一中心部份被部份蝕刻。然而，因為歐姆接觸層26阻擋活性層22之側面部份，因此活性層22之一側面部份不被蝕刻。結果，活性層22具有一不同之厚度(t1≠t2)。
如果用於暴露的摻雜非晶矽圖案之中心部份的乾蝕刻製程不執行充分長的時間以避免厚度差別，摻雜非晶矽圖案可保留於活性層22之上，以使得薄膜電晶體之性能劣降。因此，需要執行用以暴露摻雜非晶矽圖案之中心部份的乾蝕刻製程充分長之時間。
因此，在上述習知技術之陣列基板之製程中，活性層中厚度差為不可避免之結果，以使得劣降薄膜電晶體之性能。
此外，考慮到蝕刻之厚度，由於活性層之本質非晶矽層應該形成具有一充分之厚度，例如，大於大約1000埃()，因此產量減少且生產成本增加。
通常，薄膜電晶體之活性層由本質非晶矽形成。由於本質非晶矽之原子隨機排列，因此其具有光或電場下的亞穩定狀態，以使得作為一薄膜電晶體的穩定性具有問題。此外，由於在一通道中載子移動性相對較低，即，0.1cm2/V‧S~1.01cm2/V‧S，因此在用作一驅動元件之中具有限制。
為了解決這些問題，引入一種薄膜電晶體之製造方法，此製造方法之中，通過使用一雷射束設備的結晶製程，該薄膜電晶體包含有一將非晶矽結晶為多晶矽的多晶矽之活性層。
然而，「第3圖」係為習知技術之具有多晶矽之活性層的陣列基板之橫截面圖，請參閱「第3圖」，需要一摻雜製程。即，在具有薄膜電晶體Tr的陣列基板51之中，高濃度之雜質應摻雜於多晶矽之半導體層55之中心區域55a的兩側面中以形成n+區域55b。n+區域55b根據雜質之類型可為一p+區域。因此，需要一摻雜製程的注入設備，因此需要新生產線且製造成本增加。
因此，鑒於上述問題，本發明之目的在於提供一種用於顯示裝置之陣列基板及其製造方法。藉以消除由於習知技術之限制及缺點所產生之一個或多個問題。
本發明之目的在於提供一種薄膜電晶體的陣列基板，此陣列基板具有改善之性能。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其他優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明的一種用於顯示裝置之陣列基板包含有一位於一基板之上的閘極；一閘極絕緣層，其位於閘極之上且具有與閘極相同之平面面積及相同的平面形狀；一活性層，其位於閘極絕緣層之上且暴露閘極絕緣層之一邊緣；一夾層絕緣層，其位於基板之一表面之上，夾層絕緣層之上形成有此活性層且包含有第一及第二活性接觸孔，第一及第二活性接觸孔分別暴露活性層之兩側面；第一及第二歐姆接觸層，其分別通過第一及第二活性接觸孔與活性層相接觸；一位於第一歐姆接觸層之上的源極；一位於第二歐姆接觸層之上的汲極；一資料線，其位於夾層絕緣層之上且與源極相連接；一位於夾層絕緣層之一表面上的第一鈍化層，第一鈍化層具有其上形成的源極、汲極及資料線，第一鈍化層、夾層絕緣層及閘極絕緣層具有一暴露閘極之一部份的第一閘極接觸孔；一閘極線，其位於第一鈍化層之上且通過第一閘極接觸孔與閘極相接觸，閘極線與資料線相交叉；一位於第一鈍化層之一表面上的第二鈍化層，此第二鈍化層包含有其上形成的閘極線，第一鈍化層及第二鈍化層具有一暴露汲極的汲極接觸孔；以及一位於第二鈍化層之上的畫素電極，此畫素電極通過汲極接觸孔與汲極相接觸。
在本發明之另一方面中，一種用於顯示裝置之陣列基板之製造方法包含：形成一閘極於一基板之上，一閘極絕緣層於閘極之上及一本質多晶矽之活性層於閘極絕緣層之上，此活性層暴露閘極絕緣層之一邊緣；形成一夾層絕緣層於基板之一表面之上，夾層絕緣層包含有其上形成的活性層且具有第一及第二活性接觸孔，第一及第二活性接觸孔分別暴露活性層之兩側面；形成第一及第二歐姆接觸層，第一及第二歐姆接觸層分別通過第一及第二活性接觸孔與活性層之兩側面相接觸，形成一源極於第一歐姆接觸層之上，一汲極於第二歐姆接觸層之上，以及形成一與源極相連接之資料線；形成一第一鈍化層於夾層絕緣層之一表面之上，第一鈍化層包含有其上形成的源極、汲極及資料線，並且包含有一暴露閘極的第一閘極接觸孔；形成一閘極線於第一鈍化層之上，且閘極線通過第一閘極接觸孔與第一閘極相接觸，閘極線與資料線相交叉；形成一第二鈍化層與第一鈍化層之一表面之上，第二鈍化層包含有其上形成的閘極線，第一鈍化層及第二鈍化層包含有一暴露汲極的汲極接觸孔；以及形成一畫素電極於第二鈍化層之上，且畫素電極通過汲極接觸孔與汲極相接觸。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
以下，將結合圖式部份詳細描述本發明之較佳實施例。
「第4A圖」至「第4N圖」係為本發明之一陣列基板之一製造過程之一橫截面圖。為了便於解釋，在畫素區域P之中，一形成有薄膜電晶體(TFT)的區域定義為一開關區域TrA。
如「第4A圖」所示，一緩衝層103透過沉積一無機絕緣材料或塗覆一有機絕緣材料形成於一基板101之上。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(Benzocyclobutene,BCB)。緩衝層103具有一大約2000至大約3000埃()之厚度。當一結晶製程在大約600至大約800℃之溫度下執行時，當基板101在結晶製程中直接暴露於高溫時，一鹼離子能夠擴散至沒有緩衝層103的多晶矽之中。該問題能夠透過緩衝層103防止。
然後，一閘極材料層105、一第一絕緣材料層108以及一本質非晶矽層111順次形成於緩衝層103之上。
閘極材料層105包含有摻雜非晶矽。或者，閘極材料層105包含有一具有高於大約800℃高熔點的金屬材料。舉例而言，閘極材料層105之金屬材料包含有鈦(Ti)、鎢(Tw)、例如鉬鈦合金(MoTi)的鉬合金、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及其組合物之一。此外，閘極材料層105具有一上述金屬材料之一的第一層以及上述金屬材料之另一種的第二層。當閘極材料層105係由摻雜矽形成時，該閘極材料層之厚度係為大約500至大約1000埃()。當閘極材料層105係由上述金屬材料形成時，該閘極材料層之厚度係為大約100至大約1000埃()，有利地，為大約100至大約500埃()。
如果閘極材料層105係由具有低於800℃熔點之金屬材料，即，鋁(Al)或鋁合金形成時，此金屬材料在結晶製程期間熔化，以使得金屬材料擴散至第一絕緣材料層108之中。
第一絕緣材料層108包含有一無機絕緣材料或一有機絕緣材料。舉例而言，無機絕緣材料包含有氧化矽或氮化矽，並且有機絕緣材料包含有光丙烯或苯並環丁烯(BCB)。第一絕緣材料層108具有一大約500至4000埃()之厚度。本質非晶矽層111具有一大約300至1000埃()之厚度。在習知技術之陣列基板中，考慮透過歐姆接觸層之乾蝕刻製程蝕刻之厚度，本質非晶矽層具有一高於大約1000埃()之厚度。然而，由於源自本質非晶矽層111的多晶矽之活性層115(如「第4M圖」所示)不暴露於一乾蝕刻製程，因此在乾蝕刻製程之後本質非晶矽層之厚度不減少。因此，本發明之本質非晶矽層具有一相比較於習知技術更小之厚度，以使得在製程成本及製程時間中具有優點。
當緩衝層103、第一絕緣材料層108之每一個由無機絕緣材料形成且閘極材料層105由摻雜非晶矽形成時，所有緩衝層103、閘極材料層105、第一絕緣材料層108及本質非晶矽層111透過一化學氣相沉積(Chemical Vapor Deposition,CVD)設備(圍未示)形成。透過改變供給至化學氣相沉積(CVD)設備之處理腔室的反應氣體，緩衝層103、閘極材料層105、第一絕緣材料層108及本質非晶矽層111能夠順次沉積。
下文中，將解釋摻雜非晶矽的閘極材料層105之製程。
接下來，如「第4B圖」所示，執行一結晶製程以增加通道中的移動性，以使得本質非晶矽層111(如「第4A圖」所示)結晶為一本質多晶矽層112。此結晶製程為一固相結晶製程或一準分子雷射退火製程。舉例而言，固相結晶製程為在大約600至大約800℃的溫度下的熱結晶製程，或在大約600至700℃的溫度下的交變磁場結晶製程。
摻雜非晶矽之閘極材料層105(如「第4A圖」所示)透過上述之結晶製程也變化為一摻雜多晶矽層106。
另一方面，由於閘極材料層之上述金屬材料具有一高於800℃的熔點，因此閘極材料層不透過結晶製程變形。如果閘極材料層由具有相對低熔點的金屬材料形成，則該層透過結晶製程變形。然而，閘極材料層由摻雜非晶矽或上述之具有高於800℃熔點的金屬材料形成，因此在結晶製程期間沒有問題。
然後，如「第4C圖」所示，一光阻(PR)層(圖未示)透過塗覆一光阻劑(PR)材料形成於本質多晶矽層112之上。一具有一透射區、一阻擋區、以及一半透射區的光罩(圖未示)位於光阻層之上。半透射區具有一相比較於透射區更小且相比較於阻擋區更大的透射比。半透射區具有複數個狹縫或複數個塗覆層以控制透射比。光阻層使用該光罩曝光。
然後，曝光之光阻層執行顯影以形成第一至第三光阻圖案191a、191b及191c。第一光阻圖案191a對應於開關區域TrA之中心且具有一第一厚度。即，第一光阻圖案191a對應於將形成一活性層115(如「第4N圖」所示)之區域。第二及第三光阻圖案191b及191c分別位於第一光阻圖案191a之兩側。即，第一光阻圖案191a定位於第二及第三光阻圖案191b及191c之間。開關區域TrA中的本質多晶矽層112覆蓋有第一至第三光阻圖案191a至191c，並且其他區域中之本質多晶矽層112被暴露。每一第二及第三光阻圖案191b及191c具有一相比較於第一厚度更小之第二厚度。
第二及第三光阻圖案191b及191c具有不同之寬度，以使得閘極114(如「第4M圖」所示)、一閘極絕緣層109(如「第4M圖」所示)及活性層115(如「第4M圖」所示)之邊緣具有一階梯形。結果，防止夾層絕緣層122(如「第4M圖」所示)松脫。此外，第二光阻圖案191b之寬度相比較於第三光阻圖案191c之寬度更大，以提供閘極114(「第4M圖」中之)與閘極線145(「第4M圖」中之)相接觸之面積。由於閘極114及閘極線145由不同的層形成，因此需要一區域，在該區域形成一第二閘極接觸孔142(「第4N圖」中之)用以將閘極線145與閘極114相接觸。
然後，如「第4D圖」所示，順次蝕刻暴露的本質多晶矽層112(「第4C圖」之中)與暴露的本質多晶矽層112之下的第一絕緣材料層108(「第4C圖」之中)及摻雜多晶矽層106(「第4C圖」之中)，用以形成緩衝層103之上的摻雜多晶矽之閘極107、閘極107之上的閘極絕緣層110以及閘極絕緣層110之上的本質多晶矽圖案113。閘極107、閘極絕緣層110及本質多晶矽圖案113定位於開關區域TrA之中且具有一島形。當閘極材料層105由具有高於800℃熔點之金屬材料形成時，閘極107由該金屬材料形成。除開關區域TrA之外的其他區域中的緩衝層103被暴露。
在本發明之中，閘極107由摻雜多晶矽或具有高於800℃熔點之金屬材料形成以解決以下問題。在下閘極型薄膜電晶體之製程之中，閘極線及閘極透過沉積及形成一具有低電阻特性的金屬材料之圖案，形成於此基板之上，並且非晶矽之半導體層形成於其間具有閘極絕緣層的閘極之上。為了結晶此半導體層，結晶製程在一相對高溫，例如大於600℃之下執行。在結晶製程期間，金屬材料之閘極及閘極線變形，或者，因為結晶製程期間的熱效應，閘極通過閘極絕緣層突出，以使得閘極與本質多晶矽層相接觸。此可稱作一尖峰問題。然而，由於本發明之中，閘極107由摻雜多晶矽或一具有高於800℃熔點之金屬材料形成，因此沒有問題。
然後，如「第4E圖」所示，在第一至第三光阻圖案191a至191c(「第4D圖」之中)之上執行一灰化製程以去除第二至第三光阻圖案191b及191c且自第一光阻圖案191a形成一第四光阻圖案191d。結果，本質多晶矽圖案113之兩側面透過去除第二及第三光阻圖案191b及191c暴露。如上所述，由於第二光阻圖案191b具有一相比較於第三光阻圖案191c更大之寬度，因此本質多晶矽圖案113之左側暴露部份相比較於本質多晶矽圖案113之右側暴露部份具有一更大之面積。
然後，如「第4F圖」所示，暴露的本質多晶矽圖案113(「第4E圖」之中)被蝕刻以暴露閘極絕緣層110之邊緣且自第四光阻圖案191d之下的本質多晶矽圖案113形成一活性層115。活性層115關於閘極107之中心偏向右側，以提供用於一第一閘極接觸孔124(「第4N圖」之中)及一第二閘極接觸孔142(「第4N圖」之中)之區域。閘極絕緣層110及閘極絕緣層110之下的閘極107具有大致相同的平面面積及相同的平面形狀以較佳地彼此相重疊。
然後，如「第4G圖」所示，在第四光阻圖案191d(「第4F圖」之中)之上執行一剝離製程，以去除第四光阻圖案191d且暴露活性層115。
然後，如「第4H圖」所示，一第二絕緣層(圖未示)透過沉積氧化矽或氮化矽之一個或兩者或者塗覆光丙烯或苯並環丁烯(BCB)之一個或兩者，形成於活性層115之上。即，第二絕緣層具有一單層結構或一雙層結構且由一無機絕緣材料或一有機絕緣材料形成。第二絕緣層具有之一厚度相比較於閘極107及閘極絕緣層110之厚度總和相等或更大。如果第二絕緣層之厚度相比較於閘極107及閘極絕緣層110之厚度總和更小，第二絕緣層可在閘極107及閘極絕緣層110之一端部具有一不連續的部份。
第二絕緣層透過一光罩製程形成圖案，用以形成具有兩個活性接觸孔123及一個第一閘極接觸孔124的夾層絕緣層122，其中該光罩製程包含一形成光阻層之步驟、一使用一曝光遮罩曝光光阻層之步驟、一顯影光阻層以形成一光阻圖案之步驟、一使用光阻圖案作為一蝕刻光罩蝕刻第二絕緣層之步驟、以及剝離此光阻圖案之步驟。活性層115之兩個側面部份透過活性接觸孔123暴露。活性層115之一中心部份覆蓋有活性接觸孔123之間的夾層絕緣層122之一部份。覆蓋活性層115之中心部份的夾層絕緣層122用作一蝕刻停止件。第一閘極接觸孔124暴露閘極絕緣層110之一部份。第一閘極接觸孔124位於活性層115之左側。第一閘極接觸孔124用以形成暴露閘極107的第二閘極接觸孔142(「第4N圖」之中)
接下來，如「第4I圖」所示，可在具有夾層絕緣層122的基板101之上執行一使用緩衝氧化物蝕刻劑(Buffered Oxide Etchant,BOE)的清洗製程。此製程可稱作一BOE清洗製程。如果沒有BOE清洗製程，一熱氧化層(圖未示)可形成於活性層115之上。執行BOE清洗製程用以通過活性接觸孔123去除此熱氧化層。
此外，當閘極絕緣層110由氧化矽形成時，通過第一閘極接觸孔124暴露的閘極絕緣層110之一部份透過BOE清洗製程被蝕刻，以使得閘極絕緣層110與第一閘極接觸孔124相對應的厚度減少。
在BOE清洗製程之後，閘極絕緣層110部份地保留，以使得在BOE清洗製程之後閘極107不通過第一閘極接觸孔124直接暴露。如果閘極絕緣層110完全去除以暴露閘極107且閘極107由摻雜多晶矽形成，閘極107可透過一用於形成第一及第二歐姆接觸層127a及127b(「第4J圖」之中)乾蝕刻製程蝕刻。
透過減少閘極絕緣層110之厚度，用於形成第二閘極接觸孔142(「第4K圖」之中)之製程時間減少。然而，減少閘極絕緣層110的厚度之製程並非必需。當閘極絕緣層110由其他材料形成時，閘極絕緣層110在BOE清洗製程期間不被蝕刻。
本質非晶矽層111(「第4A圖」之中)直接暴露於600至800℃的高溫下之結晶製程以形成活性層115。結果，一熱氧化層(圖未示)形成於活性層115之一頂表面之上。活性層115與第一及第二歐姆接觸層127a及127b(或阻擋層)之間的一歐姆接觸性能透過熱氧化層劣降。因此，在形成第一及第二歐姆接觸層127a及127b(或阻擋層)之前，BOE清洗製程能夠在活性層115之上執行以去除熱氧化層。
然後，如「第4J圖」所示，一具有大約50至300埃()厚度之阻擋層(圖未示)透過沉積本質非晶矽形成於夾層絕緣層122之上。隨後，一摻雜非晶矽層(圖未示)及一第一金屬層(圖未示)透過分別沉積摻雜非晶矽及一金屬材料形成於阻擋層之上。摻雜非晶矽層具有一大約100至300埃()之厚度。第一金屬層之金屬材料包含有鋁(Al)、鋁合金、銅(Cu)、銅合金、鉬(Mo)、鉬合金、鉻(Cr)、鉻合金及鉬鈦合金(MoTi)。
本質非晶矽與本質多晶矽之間的接觸強度相比較於摻雜非晶矽與摻雜非晶矽與摻雜多晶矽之間的接觸強度更大。因此，本質非晶矽之阻擋層定位於活性層115與摻雜非晶矽層之間，以提高本質多晶矽層的活性層115與摻雜非晶矽層之間的接觸強度。此外，由於本質非晶矽之阻擋層，本質多晶矽層的活性層115與摻雜非晶矽層之間的接觸電阻減少。
第一金屬層、摻雜非晶矽層及阻擋層透過一光罩製程形成圖案以形成一資料線130、一源極133、一汲極136、第一及第二歐姆接觸層127a及127b、以及第一及第二阻擋圖案(圖未示)。資料線130配設於畫素區域P之邊界且與源極133相連接。第一及第二阻擋圖案、第一及第二歐姆接觸層127a及127b、源極133及汲極136位於開關區域TrA之中。第一阻擋圖案通過夾層絕緣層122之活性接觸孔123之一個與暴露的活性層115相接觸，並且第一歐姆接觸層127a及源極133堆疊於第一阻擋圖案之上。第二阻擋圖案通過夾層絕緣層122之活性接觸孔123之另一個與暴露的活性層115相接觸，並且第二歐姆接觸層127b及汲極136堆疊於第二阻擋圖案之上。即，第一阻擋圖案、第一歐姆接觸層127a及源極133分別與第二阻擋圖案、第二歐姆接觸層127b及汲極136相間隔。由於第一阻擋圖案、第一歐姆接觸層127a及源極133透過一單光罩製程形成圖案，因此其彼此具有大致相同的平面面積及平面形狀，以完美地彼此相重疊。類似地，第二阻擋圖案、第二歐姆接觸層127b及汲極136具有大致相同的平面面積及平面形狀。圖示中資料線130、源極133及汲極136之每一個具有一單層結構。或者，資料線130、源極133及汲極136之每一個具有一雙層或三層結構。舉例而言，資料線130、源極133及汲極136之每一個具有一鋁合金或鉬(Mo)的雙層結構或鉬(Mo)、鋁合金及鉬(Mo)的三層結構。源極133與資料線130相連接。此外，一與第一及第二歐姆接觸層127a及127b位於相同層的第一空置圖案126和與阻擋圖案位於相同層的第二空置圖案(圖未示)形成於夾層絕緣層122與資料線130之間。
在本發明之中，由於夾層絕緣層122作為蝕刻停止件的一部份覆蓋活性層115之中心部份，因此在對於第一及第二歐姆接觸層127a及127b及阻擋圖案的乾蝕刻製程期間對活性層115沒有損傷。更詳細而言，在透過形成第一金屬層之圖案形成資料線130、源極133及汲極136之後，通過源極及汲極133及136暴露的摻雜非晶矽層與摻雜非晶矽層之下的本質非晶矽層執行乾蝕刻。此種情況下，由於夾層絕緣層122在對於第一及第二歐姆接觸層127a及127b及阻擋圖案的乾蝕刻製程期間覆蓋活性層115之中心部份，因此夾層絕緣層122保護活性層115以使得活性層115之厚度不透過乾蝕刻製程減少。因此，活性層115具有一均勻之厚度。
閘極107、閘極絕緣層110、活性層115、夾層絕緣層122、第一及第二歐姆接觸層127a及127b以及源極及汲極133及136組成薄膜電晶體Tr。薄膜電晶體Tr可更包含有這些阻擋圖案。
雖然圖未示，當陣列基板使用於有機發光二極體(OrganicLight-Emitting Diode,OLED)裝置時，一電源線形成於與資料線130相同之層中且與資料線130相重疊。此外，更形成一驅動薄膜電晶體，該驅動薄膜電晶體具有與上述作為開關薄膜電晶體的薄膜電晶體Tr大致相同之結構，並且驅動薄膜電晶體與上述之薄膜電晶體Tr及電源線相連接。
接下來，如「第4K圖」所示，一第一鈍化層140透過沉積一例如氧化矽或氮化矽的無機絕緣材料，或例如光丙烯或苯並環丁烯(BCB)的有機絕緣材料形成於資料線130、資料墊電極、源極133及汲極136之上。
第一鈍化層140及閘極絕緣層110之一部份透過一光罩製程蝕刻以形成第二閘極接觸孔142。第二閘極接觸孔142與第一閘極接觸孔124相對應且暴露閘極107。由於第一閘極接觸孔124通過夾層絕緣層122形成且閘極絕緣層110與第一閘極接觸孔124相對應之一厚度透過BOE清洗製程減少，因此第二閘極接觸孔142之製程時間能夠減少。當第二閘極接觸孔142不形成有第一閘極接觸孔124時，因為應蝕刻所有的第一鈍化層140、夾層絕緣層122及閘極絕緣層110，因此第二閘極接觸孔142之製程時間增加且產量降低。
然而，在本發明之中，第一閘極接觸孔124透過在形成活性接觸孔123之步驟期間蝕刻夾層絕緣層122且在BOE清洗製程期間部份地蝕刻閘極絕緣層110形成，能夠減少第二閘極接觸孔142之製程時間。
「第5圖」係為本發明之一陣列基板之一開關區域之平面圖，請參閱「第5圖」，第一閘極接觸孔124之尺寸相比較於第二閘極接觸孔142更大。可在平面圖中表示為一雙接觸孔。
然後，如「第4L圖」所示，一第二金屬層(圖未示)透過沉積一金屬材料，例如，鋁(Al)、鋁合金、銅(Cu)、銅合金、鉬(Mo)、鉬合金、鉻(Cr)或鉻合金形成於具有第二閘極接觸孔142的第一鈍化層140之上。第二金屬層透過一光罩製程形成圖案以形成一間極線145，閘極線145通過第二閘極接觸孔142與閘極107相接觸且與資料線130相交叉以定義畫素區域P。圖示中閘極線145具有一單層結構。可選擇地，閘極線145可具有一雙層結構或一三層結構。舉例而言，閘極線145具有一鋁合金及鉬(Mo)的雙層結構或鉬(Mo)、鋁合金或鉬(Mo)的三層結構。
然後，如「第4M圖」所示，一第二鈍化層150透過沉積一例如氧化矽或氮化矽的無機絕緣材料，或例如光丙烯或苯並環丁烯(BCB)的有機絕緣材料形成於閘極線145之上。第二鈍化層150及第二鈍化層150之下的第一鈍化層140被蝕刻以形成一暴露汲極136的汲極接觸孔152。
然後，如「第4N圖」所示，一透明導電材料層(圖未示)透過沉積一透明導電材料，例如，氧化銦錫(ITO)或氧化銦鋅(IZO)形成於具有汲極接觸孔152的第二鈍化層150之上。此透明導電材料層透過一光罩製程形成圖案用以形成通過汲極接觸孔152與汲極136相接觸且定位於每一畫素區域P之中的畫素電極170。透過上述製程，獲得本發明之陣列基板。
另一方面，當驅動薄膜電晶體形成為使用有機發光二極體(OLED)裝置之陣列基板時，畫素電極170不與作為開關薄膜電晶體的薄膜電晶體Tr之汲極136相接觸。畫素電極通過暴露驅動薄膜電晶體的汲極之接觸孔與驅動薄膜電晶體之一汲極相接觸，並且第一及第二鈍化層140及150不暴露薄膜電晶體Tr的汲極136。開關區域TrA中的薄膜電晶體Tr與驅動薄膜電晶體電連接。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍之內。關於本發明所界定之保護範圍請參照所附之申請專利範圍。
11．．．基板
15．．．閘極
18．．．閘極絕緣層
20．．．本質非晶矽層
22．．．活性層
23．．．第二圖案
24．．．摻雜非晶矽層
25．．．摻雜非晶矽圖案
26．．．歐姆接觸層
27．．．第一圖案
28．．．半導體層
29．．．半導體圖案
30．．．金屬層
31．．．金屬圖案
33．．．資料線
36．．．源極
38．．．汲極
42．．．鈍化層
45．．．驅動接觸孔
50．．．畫素電極
51．．．陣列基板
55．．．半導體層
55a．．．中心區域
55b．．．n+區域
91．．．第一光阻圖案
92．．．第二光阻圖案
93．．．第三光阻圖案
101．．．基板
103．．．緩衝層
105．．．閘極材料層
106．．．摻雜多晶矽層
107．．．閘極
108．．．第一絕緣材料層
110．．．閘極絕緣層
111．．．本質非晶矽層
112．．．本質多晶矽層
113．．．本質多晶矽圖案
114．．．閘極
115．．．活性層
122．．．夾層絕緣層
123．．．活性接觸孔
124．．．第一閘極接觸孔
126．．．第一空置圖案
127a．．．第一歐姆接觸層
127b．．．第二歐姆接觸層
130．．．資料線
133．．．源極
136．．．汲極
140．．．第一鈍化層
142．．．第二閘極接觸孔
145．．．閘極線
150．．．第二鈍化層
152．．．汲極接觸孔
170．．．畫素電極
191a．．．第一光阻圖案
191b．．．第二光阻圖案
191c．．．第三光阻圖案
191d．．．第四光阻圖案
P．．．畫素區域
Tr．．．薄膜電晶體
t1．．．第一厚度
t2．．．第二厚度
TrA．．．開關區域
第1圖係為習知技術之有機發光二極體(OLED)裝置之陣列基板的一部份之橫截面圖；
第2A圖至第2E圖係為形成一習知技術之陣列基板中的半導體層、源極及汲極之製程之橫截面圖；
第3圖係為習知技術之具有多晶矽之活性層的陣列基板之橫截面圖；
第4A圖至第4N圖係為本發明之一陣列基板之製造過程之橫截面圖；以及
第5圖係為本發明之一陣列基板之開關區域之平面圖。
101．．．基板
103．．．緩衝層
107．．．閘極
110．．．閘極絕緣層
115．．．活性層
122．．．夾層絕緣層
123．．．活性接觸孔
124．．．第一閘極接觸孔
126．．．第一空置圖案
127a．．．第一歐姆接觸層
127b．．．第二歐姆接觸層
130．．．資料線
133．．．源極
136．．．汲極
140．．．第一鈍化層
142．．．第二閘極接觸孔
145．．．閘極線
150．．．第二鈍化層
152．．．汲極接觸孔
170．．．畫素電極
P．．．畫素區域
TrA．．．開關區域

Claims (20)

  1. 一種用於顯示裝置之陣列基板，係包含有：一閘極，係位於一基板之上；一閘極絕緣層，係位於該閘極之上且具有與該閘極相同之平面面積及相同的平面形狀；一活性層，係位於該閘極絕緣層之上且暴露該閘極絕緣層之一邊緣；一夾層絕緣層，係位於該基板之一表面之上，該夾層絕緣層之上形成有該活性層且包含有第一活性接觸孔及第二活性接觸孔，該第一活性接觸孔及該第二活性接觸孔分別暴露該活性層之兩側面；第一歐姆接觸層及第二歐姆接觸層，係分別通過該第一活性接觸孔及該第二活性接觸孔與該活性層相接觸；一源極，係位於該第一歐姆接觸層之上；一汲極，係位於該第二歐姆接觸層之上；一資料線，係位於該夾層絕緣層之上且與該源極相連接；一第一鈍化層，係位於該夾層絕緣層之一表面上，該第一鈍化層具有其上形成的該源極、該汲極及該資料線，該第一鈍化層、該夾層絕緣層及該閘極絕緣層具有一暴露該閘極之一部份的第一閘極接觸孔；一閘極線，係位於該第一鈍化層之上且通過該第一閘極接觸孔與該閘極相接觸，該閘極線與該資料線相交叉；一第二鈍化層，係位於該第一鈍化層之一表面上，該第二鈍化層包含有其上形成的該閘極線，該第一鈍化層及該第二鈍化層具有一暴露該汲極的汲極接觸孔；以及一畫素電極，係位於該第二鈍化層之上且通過該汲極接觸孔與該汲極相接觸。
  2. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該夾層絕緣層具有一與該第一閘極接觸孔相對應之第二閘極接觸孔，該閘極絕緣層在該第二閘極接觸孔中之厚度相比較於其他區域中之厚度更小。
  3. 如請求項第2項所述之用於顯示裝置之陣列基板，其中該第二接觸孔之一尺寸相比較於該第一接觸孔之尺寸更大。
  4. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該閘極係由摻雜多晶矽形成且具有一500至1000埃()之厚度。
  5. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該閘極係由一具有高於800℃熔點之金屬材料形成且具有一100至1000埃()之厚度。
  6. 如請求項第5項所述之用於顯示裝置之陣列基板，其中該金屬材料包含有鈦(Ti)、鎢(Tw)、鉬合金、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及其組合物中之一。
  7. 如請求項第1項所述之用於顯示裝置之陣列基板，其中該第一歐姆接觸層及該源極具有彼此大致相同的平面面積及相同的平面形狀，並且該第二歐姆接觸層及該汲極具有彼此大致相同的平面面積及相同的平面形狀。
  8. 如請求項第1項所述之用於顯示裝置之陣列基板，更包含有一形成於該基板之上的緩衝層。
  9. 一種用於顯示裝置之陣列基板之製造方法，係包含：形成一閘極於一基板之上，一閘極絕緣層於該閘極之上及一本質多晶矽之活性層於該閘極絕緣層之上，該活性層暴露該閘極絕緣層之一邊緣；形成一夾層絕緣層於該基板之一表面之上，該夾層絕緣層包含有其上形成的該活性層且具有第一活性接觸孔及第二活性接觸孔，該第一活性接觸孔及該第二活性接觸孔分別暴露該活性層之兩側面；形成第一歐姆接觸層及第二歐姆接觸層，該第一歐姆接觸層及該第二歐姆接觸層係分別通過該第一活性接觸孔及該第二活性接觸孔與該活性層之該兩側面相接觸，形成一源極於該第一歐姆接觸層之上，一汲極於該第二歐姆接觸層之上，以及形成一與該源極相連接之資料線；形成一第一鈍化層於該夾層絕緣層之一表面之上，該第一鈍化層包含有其上形成的該源極、該汲極及該資料線，並且包含有一暴露該閘極的第一閘極接觸孔；形成一閘極線於該第一鈍化層之上，且該閘極線通過該第一閘極接觸孔與該第一閘極相接觸，該閘極線與該資料線相交叉；形成一第二鈍化層與該第一鈍化層之一表面之上，該第二鈍化層包含有其上形成的該閘極線，該第一鈍化層及該第二鈍化層包含有一暴露該汲極的汲極接觸孔；以及形成一畫素電極於該第二鈍化層之上，且該畫素電極通過該汲極接觸孔與該汲極相接觸。
  10. 如請求項第9項所述之用於顯示裝置之陣列基板之製造方法，更包含在形成該閘極、該閘極絕緣層及該活性層之步驟之前，形成一緩衝層於該基板之上。
  11. 如請求項第9項所述之用於顯示裝置之陣列基板之製造方法，其中形成該夾層絕緣層之該步驟包含形成一第二閘極接觸孔，該第二閘極接觸孔暴露該閘極絕緣層且與該第一閘極接觸孔相對應。
  12. 如請求項第11項所述之用於顯示裝置之陣列基板之製造方法，更包含執行一緩衝氧化物蝕刻(BOE)清洗製程，用以通過該第二閘極接觸孔部份地去除該閘極絕緣層，其中該閘極絕緣層在該第二閘極接觸孔中具有一第一厚度，該第一厚度相比較於其他區域中之第二厚度更小。
  13. 如請求項第12項所述之用於顯示裝置之陣列基板之製造方法，其中該閘極絕緣層係由氧化矽形成。
  14. 如請求項第11項所述之用於顯示裝置之陣列基板之製造方法，其中該第二閘極接觸孔之一尺寸相比較於該第一閘極接觸孔之尺寸更大。
  15. 如請求項第9項所述之用於顯示裝置之陣列基板之製造方法，其中形成該閘極、該閘極絕緣層及該活性層之該步驟包含：順次形成一閘極材料層、一絕緣層以及一本質非晶矽層於該基板之上，其中該閘極材料層係由摻雜多晶矽或具有高於800℃之熔點的金屬材料形成；執行一結晶製程用以將該本質非晶矽層結晶為一本質多晶矽層；形成第一光阻(PR)圖案、第二光阻圖案及第三光阻圖案於該本質多晶矽層之上，該第一光阻圖案具有一第一厚度，第二光阻圖案及第三光阻圖案之每一個具有一相比較於該第一厚度更小之第二厚度，其中該第二光阻圖案定位於該第一光阻圖案之一端，並且該第三光阻圖案定位於該第一光阻圖案之另一端；蝕刻透過該第一光阻圖案、該第二光阻圖案及該第三光阻圖案暴露的該多晶矽層，以及該暴露的多晶矽層之下的該絕緣層及該閘極材料層以形成該閘極、該閘極之上的該閘極絕緣層以及該閘極絕緣層之上的一本質多晶矽圖案；灰化該第一光阻圖案、該第二光阻圖案及該第三光阻圖案透過去除該第二光阻圖案及該第三光阻圖案以暴露該本質多晶矽圖案之兩側面且自該第一光阻圖案形成一第四光阻圖案；以及蝕刻該本質多晶矽圖案之該暴露側面以形成該活性層。
  16. 如請求項第15項所述之用於顯示裝置之陣列基板之製造方法，其中該結晶製程係為一熱結晶製程、一交變磁場結晶製程以及一準分子雷射退火製程之一。
  17. 如請求項第15項所述之用於顯示裝置之陣列基板之製造方法，其中該結晶製程係在600至800℃之溫度下執行。
  18. 如請求項第15項所述之用於顯示裝置之陣列基板之製造方法，其中該金屬材料包含有鈦(Ti)、鎢(Tw)、鉬合金、鉬(Mo)、鉭(Ta)、銅(Cu)、銅合金及其組合物中之一。
  19. 如請求項第9項所述之用於顯示裝置之陣列基板之製造方法，其中形成該第一歐姆接觸層及該第二歐姆接觸層、該源極及該汲極以及該資料線之該步驟包含：順次形成一摻雜非晶矽層及一金屬層於該夾層絕緣層之上；以及順次形成該摻雜非晶矽層及該金屬層之圖案用以形成該第一歐姆接觸層及該第二歐姆接觸層、該源極及該汲極以及該資料線。
  20. 如請求項第19項所述之用於顯示裝置之陣列基板之製造方法，其中該第一歐姆接觸層及該源極具有彼此大致相同的平面面積及相同的平面形狀，並且該第二歐姆接觸層及該汲極具有彼此大致相同的平面面積及相同的平面形狀。
TW099120489A 2009-11-16 2010-06-23 用於顯示裝置之陣列基板及其製造方法 TWI384626B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110377A KR101246790B1 (ko) 2009-11-16 2009-11-16 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW201119039A TW201119039A (en) 2011-06-01
TWI384626B true TWI384626B (zh) 2013-02-01

Family

ID=43999390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120489A TWI384626B (zh) 2009-11-16 2010-06-23 用於顯示裝置之陣列基板及其製造方法

Country Status (4)

Country Link
US (1) US8178879B2 (zh)
KR (1) KR101246790B1 (zh)
CN (1) CN102064179B (zh)
TW (1) TWI384626B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020565A (ko) 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN104538408B (zh) * 2015-01-14 2018-05-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
KR102512439B1 (ko) 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN106324933B (zh) * 2016-10-12 2019-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法及液晶显示面板
US20180102079A1 (en) * 2016-10-12 2018-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, manufacturing method thereof and liquid crystal display panel using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080002125A1 (en) * 2006-06-29 2008-01-03 Lg Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080002125A1 (en) * 2006-06-29 2008-01-03 Lg Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same

Also Published As

Publication number Publication date
CN102064179B (zh) 2013-01-23
US8178879B2 (en) 2012-05-15
KR101246790B1 (ko) 2013-03-26
KR20110053721A (ko) 2011-05-24
US20110114962A1 (en) 2011-05-19
CN102064179A (zh) 2011-05-18
TW201119039A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
JP5129228B2 (ja) アレイ基板及びこれの製造方法
TWI505457B (zh) 用於顯示裝置之陣列基板
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US7833846B1 (en) Array substrate and method of fabricating the same
KR101593443B1 (ko) 어레이 기판의 제조방법
TWI438851B (zh) 陣列基板及製造該陣列基板的方法
KR101790176B1 (ko) 어레이 기판의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR101134989B1 (ko) 어레이 기판의 제조방법
KR20110113040A (ko) 어레이 기판
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101518851B1 (ko) 어레이 기판의 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR20100055127A (ko) 어레이 기판의 제조방법
KR20110061774A (ko) 어레이 기판 및 이의 제조방법
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR101713146B1 (ko) 어레이 기판 및 이의 제조 방법
KR20100055128A (ko) 어레이 기판의 제조방법
KR20120003061A (ko) 어레이 기판 및 이의 제조방법
KR20100122390A (ko) 어레이 기판 및 이의 제조방법