TWI438851B - 陣列基板及製造該陣列基板的方法 - Google Patents

陣列基板及製造該陣列基板的方法 Download PDF

Info

Publication number
TWI438851B
TWI438851B TW100118164A TW100118164A TWI438851B TW I438851 B TWI438851 B TW I438851B TW 100118164 A TW100118164 A TW 100118164A TW 100118164 A TW100118164 A TW 100118164A TW I438851 B TWI438851 B TW I438851B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
array substrate
forming
semiconductor layer
Prior art date
Application number
TW100118164A
Other languages
English (en)
Other versions
TW201203394A (en
Inventor
Chang-Il Ryoo
Hyun-Sik Seo
Jong-Uk Bae
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201203394A publication Critical patent/TW201203394A/zh
Application granted granted Critical
Publication of TWI438851B publication Critical patent/TWI438851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

陣列基板及製造該陣列基板的方法
本發明涉及一種陣列基板，尤其涉及一種包括具有半導體氧化物層之薄膜電晶體的陣列基板，以及製造該陣列基板的方法。
隨著資訊技術的快速發展，用於顯示大量資訊的顯示裝置己迅速地被發展。尤其，具備薄輪廓、輕重量和低功耗的平板顯示(FPD)裝置像是有機電致發光顯示(OLED)裝置和液晶顯示(LCD)裝置已經被積極地推進並逐漸替代陰極射線管(CRT)。
在液晶顯示裝置中，主動矩陣型液晶顯示裝置，其包括用於控制各個像素開/關的薄膜電晶體，由於其高解析度、現色性及顯示移動像素的優勢而已被廣泛地使用。
此外，有機電致發光顯示裝置最近已很受矚目，因為具有如下的許多優點：有機電致發光顯示裝置具有高亮度和低驅動電壓；因為可以自行發光，所以有機電致發光顯示裝置具有絕佳的對比度和超薄厚度；有機電致發光顯示裝置有幾微秒的回應時間，且在顯示移動影像上具有優勢；有機電致發光顯示裝置具有寬視角且在低溫下穩定；由於有機電致發光顯示裝置在直流(DC)5V至15V的低壓下被驅動，故很容易設計和產生驅動電路；以及由於僅需要沉積和封裝步驟，所以有機電致發光顯示裝置的製造過程很簡單。在有機電致發光顯示裝置中，主動矩陣型顯示裝置由於低功耗、高清晰度和大尺寸的可能性也已被廣泛使用。
主動矩陣型液晶顯示裝置和主動矩陣型有機電致發光顯示裝置的每一個都包括一陣列矩陣，其具有作為開關元件的薄膜電晶體，用來控制各個像素的開/關。
第1圖為說明習知技術中用於液晶顯示裝置或有機電致發光顯示裝置的陣列基板的剖視圖。第1圖顯示包括陣列基板中薄膜電晶體的像素區域的剖視圖。
在第1圖中，閘極線(圖中未示)和資料線33係形成在基板11上並彼此交叉用以定義出像素區P。閘極電極15係形成在每個像素區P的開關區域TrA上。閘極絕緣層18係形成在閘極電極15上，以及包括本質非晶矽之主動層22及雜質摻雜非晶矽之歐姆接觸層26的半導體層28係形成在絕緣層18上。源極電極36及汲極電極38係形成在歐姆接觸層26上。源極電極36及汲極電極38對應於閘極電極15並彼此分離。閘極電極15、閘極絕緣層18、半導體層28和源極電極36以及汲極電極38依次形成在開關區域TrA處，構成薄膜電晶體Tr。
鈍化層42係形成在源極電極36和汲極電極38以及暴露的主動層22上。鈍化層42具有暴露出一部分汲極電極38的汲接觸孔45。像素電極50係在鈍化層42上的每個像素區域P內獨立形成。像素電極50通過汲接觸孔45接觸汲極電極38。這裏，半導體圖案29係形成在資料線33的下方。半導體圖案29具有雙層結構，包括與歐姆接觸層26相同材料的第一圖案27及與主動層22相同材料的第二圖案23。
在現有技術之陣列基板的開關區域TrA處形成的半導體層28中，本質非晶矽的主動層22依不同位置有不同的厚度。也就是，由選擇地去除歐姆接觸層26暴露出的一部分主動層22具有第一厚度t1，以及在歐姆接觸層26下面的一部分主動層22具有第二厚度t2，其比第一厚度t1厚。不同部分的主動層22之不同厚度是由製造方法所造成，這降低薄膜電晶體Tr的輸出特性，並對薄膜電晶體Tr的性能帶來負面影響，因為主動層22在源極電極36和汲極電極38之間，其成為薄膜電晶體Tr的通道，具有減少的厚度。
為瞭解決這個問題，已經開發出一種具有單層氧化物半導體層的薄膜電晶體，其不需要現有技術中的歐姆接觸層且其使用氧化物半導體材料作為主動層。
第2圖為現有技術中具有所述氧化物半導體層的薄膜電晶體的陣列基板的剖視圖。在第2圖中，薄膜電晶體Tr係形成在基板51上並包括閘極電極53、源極電極57與汲極電極59、以及氧化物半導體層61。閘極絕緣層55係設置在閘極電極53與源極電極57和汲極電極59之間。鈍化層63覆蓋薄膜電晶體Tr並具有暴露汲極電極59的接觸孔65。像素電極67係形成在鈍化層63上並通過接觸孔65連接至汲極電極59。
在具有氧化物半導體層61之第2圖的薄膜電晶體Tr中，不需要也不提供歐姆接觸層，且因此氧化物半導體層61沒有暴露在乾蝕刻製程中所用的蝕刻氣體中。因此，防止或減緩薄膜電晶體Tr的輸出特性的降低。
另一方面，由於氧化物半導體層61對金屬層不具有蝕刻選擇性，所以當氧化物半導體層61暴露至蝕刻劑時，藉用來蝕刻金屬層的蝕刻劑可去除或損壞該氧化物半導體層61。薄膜電晶體的特徵及性能會受到負面影響。
因此，在第2圖中，薄膜電晶體Tr具有形成源極電極57及汲極電極59的結構，且接著氧化物半導體層61形成在源極電極57及汲極電極59上。
然而，在具有源極電極57和汲極電極59上的氧化物半導體層61的薄膜電晶體Tr中，由金屬材料形成，可能會存在弱黏著力的問題。
另外，如第2圖中放大區域所示，由於階狀輪廓處於包括有源極電極57和汲極電極59之間暴露的閘極絕緣層55的一部分之區域，以及處於源極電極57和汲極電極59的部分，因此在彼此面對的源極電極57和汲極電極59的側邊周圍處，氧化物半導體層61可能會被斷開或可能非常薄。因此，氧化物半導體層61的厚度是不均勻的，且降低薄膜電晶體Tr的性能特徵。
鑒於第2圖和第3圖的薄膜電晶體的這些限制，已引入阻蝕刻層防止氧化物半導體層暴露於蝕刻劑中。第3圖為現有技術中包括有具有氧化物半導體層和阻蝕刻層的薄膜電晶體的陣列基板的剖視圖。
在第3圖中，薄膜電晶體Tr係形成在基板71上並包括閘極電極73、源極電極81和汲極電極83、以及氧化物半導體層77。薄膜電晶體Tr進一步包括在源極電極81和汲極電極83之間的氧化物半導體層77上之阻蝕刻層79，使得當形成源極電極81和汲極電極83時，該氧化物半導體層77的中央部分不暴露在蝕刻劑中。該阻蝕刻層79可由無機絕緣材料形成。
閘極絕緣層75係設置在閘極電極73和氧化物半導體層77之間。鈍化層85覆蓋薄膜電晶體Tr並具有暴露一部分汲極電極83的接觸孔87。像素電極89係形成在鈍化層85上並通過接觸孔87連接至汲極電極83。
然而，包括具有氧化物半導體層77和阻蝕刻層79的薄膜電晶體Tr之第3圖中的陣列基板經過六(6)個光罩製程的光罩方法來製造，其中加入一光罩製程用來形成阻蝕刻層79。也就是，將六個光罩製程融入現有技術中的光罩方法來形成陣列基板，其中第一光罩製程係用於形成閘極電極、第二光罩製程係用於形成氧化物半導體層、第三光罩製程係用於形成阻蝕刻層、第四光罩製程係用於形成源極電極和汲極電極、第五光罩製程係用於形成在汲極電極中的接觸孔、以及第六光罩製程係用於形成像素電極。
然而，這六個光罩製程的每一個均包括在圖案化較佳的一層上塗敷一光阻材料的步驟、通過單個光罩將光阻材料暴露於光中的步驟、顯影曝光的光阻材料並因此形成光阻圖案的步驟、使用光阻圖案蝕刻層的步驟、以及剝離光阻圖案的步驟。因此，每個光罩製程是複雜的且用到許多化學溶液。如此，隨著光罩方法中光罩製程步驟的增加，製造時間也被拉長。因此，在現有技術方法和裝置中，生產率下降，產生更多的缺陷，且增加製造成本。
因此，在現有技術的第3圖的陣列基板中，需要降低陣列基板的製造成本及通過減少形成薄膜電晶體的光罩方法中光罩製程的步驟，以簡化光罩方法。
因此，本發明旨在提供一種包括有氧化物半導體層的陣列基板及其製造方法，其基本上，可以避免由於現有技術的不足和缺陷所造成的一個或多個問題。
本發明的一個目的是提供一種包括氧化物半導體層的陣列基板及其製造方法，用來防止該氧化物半導體層免受圖案化金屬層所用之蝕刻劑的損害並減少製造過程和成本。
本發明的額外的特點和優點將在以下的說明書中闡述，且部分可以從說明中明確，後可通過實踐本發明而瞭解。本發明的這些或其他優點藉由說明書及權利要求書以及所附說明書附圖中特定所指的結構獲得和瞭解。
為了獲得這些和其他優點並根據本發明的目的，如具體而廣泛描述地，根據實施例的製造陣列基板的方法包括：在基板上形成閘極電極；在閘極電極上形成閘極絕緣層；使用單一光罩在閘極絕緣層上形成氧化物半導體層及防蝕刻層；在防蝕刻層上形成源極電極及汲極電極；在源極電極和汲極電極上及在閘極絕緣層上形成包括接觸孔的鈍化層；以及在鈍化層上並通過接觸孔形成像素電極。
在另一方面，一種製造陣列基板的方法包括：在基板上形成閘極電極；在閘極電極上形成閘極絕緣層；在絕緣層上形成氧化物半導體層材料；將氧化物半導體層材料的上部部分轉變為防蝕刻層材料；在防蝕刻層材料上形成金屬層；利用單一光罩藉由圖案化氧化物半導體層材料、防蝕刻層材料及金屬層形成氧化物半導體層、防蝕刻層以及源極電極和汲極電極；在該源極電極及汲極電極上以及閘極絕緣層上形成包括接觸孔的鈍化層；以及在鈍化層上並通過接觸孔形成像素電極。
在另一方面，一種用於顯示裝置的陣列基板，該陣列基板包括：閘極電極，形成在基板上；閘極絕緣層，形成在閘極電極上；氧化物半導體層及防蝕刻層，形成在閘極絕緣層上，其中氧化物半導體層的端部及防蝕刻層的端部彼此對齊；源極電極及汲極電極，形成在防蝕刻層上；包括接觸孔的鈍化層，形成在源極電極及汲極電極以及在閘極絕緣層上；以及像素電極，形成在鈍化層上並通過接觸孔。
可以理解地是前面的概述及後面的詳細描述為示例性及解釋性並意在為權利要求所要保護的發明提供進一步解釋說明。
現在參考本發明的實施例，並參考所附圖式作出詳細說明。無論如何，相似的附圖標記在這裏用於代表相同或相似的組成部分。
根據本發明，單一光罩製程包括在期望的圖案化之一個或多個層上塗敷一光阻材料的步驟、通過單一光罩將光阻材料暴露至光中的步驟、顯影曝光之光阻材料並藉以形成一光阻圖案的步驟、使用光阻圖案蝕刻層的步驟、以及剝離光阻圖案的步驟。結果，在單一光罩製程中，使用一單一光罩可圖案化層。
第4A圖至第4I圖為說明本發明第一實施例中包括具有氧化物半導體層的薄膜電晶體的陣列基板的形成。如第4A圖至第4I圖中或在以下圖式中所示的陣列基板對應於液晶顯示裝置的陣列基板或有機電致發光顯示裝置的陣列基板，但可為其他類型裝置的陣列基板。根據本發明，該陣列基板包括複數個薄膜電晶體，每個具有一氧化物半導體層。據此，第4A圖至第4I圖顯示包括薄膜電晶體的像素區域。為了便於解釋說明，薄膜電晶體所在區域定義為一開關區域TrA。
在第4A圖中，第一金屬層藉由沉積第一金屬材料形成在透明絕緣基板101上，且接著經光罩製程被圖案化，藉以形成閘極線和閘極電極105。閘極線沿著像素區P的邊緣的第一方向形成。閘極電極105從閘極線延伸並設置於開關區域TrA。閘極線和閘極電極105可具有單層結構或雙層結構，並且，舉例來說，在第4A圖中，閘極線和閘極電極105具有單層結構。基板101可為玻璃基板或塑膠基板。第一金屬材料可為選自銅(Cu)、銅合金、鋁(Al)、鋁合金如釹化鋁(AlNd)、鉬(Mo)及鉬合金如錫化鉬(MoTi)中的一個或多個。光罩製程可包括塗敷光阻的步驟、將光阻暴露於光中的步驟、顯影曝光的光阻的步驟以及蝕刻第一金屬層的步驟。
在第4B圖中，閘極絕緣層110藉由沉積無機絕緣材料，例如，在基板101的整個表面上的二氧化矽(SiO2 )或氮化矽(SiNx )，形成在閘極線和閘極電極105上。
接著，在第4C圖中，氧化物半導體層材料119利用濺射方法藉由沉積氧化物半導體材料，例如，氧化鋅化鎵銦(IGZO)或氧化錫鋅(ZTO)，形成在閘極絕緣層110上。
在第4D圖中，其上包括有氧化物半導體層材料119的基板101係設置在真空室195中。氧化物半導體層材料119的頂部表面藉由供應氟化硫(SF6 )及氧氣(O2 )至真空室195中並產生電漿來處理。
這裏，為了產生電漿，供應至真空室195中的電源可為0.5kW至10kW，氟化硫(SF6 )的流速可為10sccm至3000sccm，氧氣(O2 )的流速可為20sccm至6000sccm，且真空室195的內壓可為50mTorr至300mTorr。較佳的氟化硫(SF6 )與氧氣(O2 )的混合率為1：2或1：3。
氟化硫(SF6 )與氧化物半導體層材料119反應，且氧化物半導體層材料119的上部部分變為防蝕刻層122，藉以在氧化物半導體層材料119的頂部表面處形成具有預定厚度的防蝕刻層122，用以防止氧化物半導體層材料119與蝕刻劑反應。氧氣(O2 )防止其內含氧的氧化物半導體層材料119的氧從該氧化物半導體層材料119中跑出，藉以在電漿處理中惡化半導體特性。
因此，具有特定厚度的防蝕刻層122藉由對氧化物半導體層材料119進行電漿處理，形成在氧化物半導體層材料119的頂部表面上，且該氧化物半導體層材料119由於防蝕刻層122不受到用於蝕刻金屬材料的蝕刻劑的影響，因為該防蝕刻層122對於蝕刻劑具有增大的抵抗特性。這裏，形成的防蝕刻層122的厚度可在如1nm至20nm的厚度範圍內，最好，防蝕刻層122的厚度可在3nm至9nm的厚度範圍內。該防蝕刻層在這個和其他實施例中，係當形成源極電極及汲極電極時，形成防止氧化物半導體層/材料之蝕刻的層。
在第4E圖中，在頂表面處包括防蝕刻層122之第4D圖的氧化物半導體層材料119經光罩製程而圖案化，且一島形的氧化物半導體層120係形成在開關區域TrA處。該氧化物半導體層120對應並交疊閘極電極105。
在第一實施例中，形成在基板101的實質整個表面上的氧化物半導體層材料119藉由氟化硫(SF6 )和氧氣(O2 )電漿來處理，並接著圖案化用以形成氧化物半導體層120。另一方面，該電漿處理可在氧化物半導體層材料119圖案化後再進行。第5圖為說明本發明第一實施例中另一示例之包括具有氧化物半導體層的薄膜電晶體的陣列基板之剖視圖。如第5圖所示，藉由圖案化氧化物半導體材料層在開關區域TrA處形成氧化物半導體層120後，利用氟化硫(SF6 )及氧氣(O2 )氣體執行電漿處理，且防蝕刻層122可形成在氧化物半導體層120的頂部表面上。
其次，在第4F圖中，第二金屬層131藉由沉積選自包括銅(Cu)、銅合金、鋁(Al)、鋁合金如釹化鋁(AlNd)、鉬(Mo)及鉬合金如錫化鉬(MoTi)的金屬材料組中的一個或多個，形成在氧化物半導體層120上。第二金屬層131可具有單層結構或雙層結構，且舉例來說，在這圖式中，第二金屬層131具有單層結構。
然後，光阻塗敷於第二金屬層131上，經光罩被曝光，並顯影，因此在第二金屬層131上形成光阻圖案191。該光阻圖案191對應於將要形成資料線、源極電極及汲極電極的地方的區域。
在第4G圖中，由光阻圖案191暴露之第4F圖的第二金屬層131利用第4F圖的光阻圖案191當作一蝕刻光罩暴露至蝕刻劑。暴露於蝕刻劑之第4F圖中的第二金屬層131的部分與蝕刻劑反應並被去除。受到第4F圖之光阻圖案191屏蔽的第4F圖中的第二金屬層131的部分沒有暴露至蝕刻劑並且殘留在基板101上。因此，在開關區域TrA處暴露在第4F圖中的光阻圖案191之間之第4F圖中的第二金屬層131被去除，並且因此氧化物半導體層120的中心部分被暴露。
這裏，氧化物半導體層120之暴露的中心部分接觸用於去除第4F圖的第二金屬層131的蝕刻劑。然而，氧化物半導體層120利用氟化硫(SF6 )及氧氣(O2 )的電漿來處理，且放蝕刻層122形成在氧化物半導體層120的頂部表面上。因此，氧化物半導體層120不與蝕刻劑反應。據此，氧化物半導體層120根本沒被去除，而氧化物半導體層120的內部並沒有受到蝕刻劑的損害。
在根據上述步驟進行蝕刻過程之後，資料線(圖中未示)及源極電極133與汲極電極136形成在基板101上。資料線沿著第二方向形成並與閘極線交叉用以定義出像素區域P。源極電極133及汲極電極136設置在開關區域TrA處並在氧化物半導體層120上彼此間隔。源極電極133連接至資料線。
閘極電極105、閘極絕緣層110、氧化物半導體層120、以及源極電極133與汲極電極136構成薄膜電晶體Tr，一開關元件。
氧化物半導體層120具有含金屬材料的歐姆接觸特性，且不需要雜質摻雜非晶矽的歐姆接觸層，其不同於固有非晶矽的半導體層。因此，當現有技術中的半導體層具有本質非晶矽的主動層及雜質摻雜非晶矽的歐姆接觸層的雙層結構時，根據本發明，氧化物半導體層120在薄膜電晶體Tr中具有單層結構。
具有單層氧化物半導體層120的薄膜電晶體Tr不需要額外的乾蝕刻步驟，用於去除源極電極133和汲極電極136之間的雜質摻雜非晶矽層，以在形成源極電極133和汲極電極136之後形成歐姆接觸層。因此，氧化物半導體層120不會因乾蝕刻步驟而受到損壞，且薄膜電晶體Tr的特徵也不會被惡化。
接著，源極電極133和汲極電極136上之第4F圖的光阻圖案191被剝離且被去除，因此暴露出如第4G圖所示的資料線以及源極電極133與汲極電極136。
在第4H圖中，鈍化層140藉由沉積無機絕緣材料如氧化矽(SiO2 )或氮化矽(SiNx )，或塗敷有機絕緣材料如苯環丁烯(BCB)或光丙烯酸，形成在資料線及源極電極133與汲極電極136上。在附圖中，舉例而言，鈍化層140係由無機材料形成並具有平面。如果鈍化層140係由無機材料形成，鈍化層140由於鈍化層140下面的層的步驟而具有不平坦的表面。
鈍化層140經光罩製程被圖案化，因此在開關區域TrA處形成暴露出一部分汲極電極136的汲接觸孔143。
在第4I圖中，透明導電材料層藉由在第4H圖結構的實質整個表面上沉積例如氧化錫銦(ITO)或氧化鋅銦(IZO)的透明導電材料，形成在具有汲接觸孔143的鈍化層140上。透明導電材料層經光罩製程而圖案化，藉以在像素區域P中形成像素電極150。該像素電極150經汲接觸孔143接觸汲極電極136。因此，完成根據本發明第一實施例的陣列基板。
如上所述，根據本發明之包括具有氧化物半導體層120的薄膜電晶體Tr的上述陣列基板係藉由五個(5)光罩製程來製造：第一光罩製程係用於形成閘極電極、第二光罩製程係用於形成氧化物半導體層及防蝕刻層、第三光罩製程係用於形成源極電極及汲極電極、第四光罩製程係用於形成在汲極電極中的接觸孔、以及第五光罩製程係用於形成像素電極。根據本發明第一實施例的陣列基板的製造方法，與現有技術中使用六個光罩製程之包括具有氧化物半導體層及阻蝕刻層(etch stopper)的薄膜電晶體的陣列基板的製造方法相比，省略掉一個光罩製程。因此，簡化了製造過程，且使用本發明使得製造成本降低。
第6A圖至第6H圖為說明本發明第二實施例中形成包括具有氧化物半導體層的薄膜電晶體的陣列基板的方法的剖視圖。第6A圖至第6H圖顯示包括所述薄膜電晶體的像素區域。為了便於解釋說明，與第一實施例相同的組成用與第一實施例相似的標記表示。形成閘極線及閘極電極的步驟、形成閘極絕緣層的步驟、以及形成氧化物半導體材料層的步驟，在第二實施例中與第一實施例相同，且因此為了便於簡短，將省略或縮短對相同的步驟的描述。
在第6A圖中，閘極電極205及閘極線係形成在基板201上，閘極絕緣層210係形成在閘極電極205及閘極線上，且氧化物半導體材料層219係形成在閘極絕緣層210上。包括在基板上之氧化物半導體材料層219的基板201係設置在真空室295中。氧化物半導體材料層219的頂部表面藉由供應氟化硫(SF6 )和氧氣(O2 )至真空室295中並產生電漿來處理，藉以在氧化物半導體材料層219的頂部表面上形成具有一定期望的厚度的防蝕刻層222。防蝕刻層222之該期望的厚度可為例如1nm至20nm的範圍，並較佳地，形成的防蝕刻層222的厚度可為3nm至9nm的範圍。
這裏，用於處理氧化物半導體材料層219的頂部表面的條件可與第一實施例中相同。
其次，在第6B圖中，第二金屬層231藉由沉積選自包括銅(Cu)、銅合金、鋁(Al)、鋁合金如釹化鋁(AlNd)、鉬(Mo)及鉬合金如錫化鉬(MoTi)的金屬材料組中的一個或多個，形成在由氟化硫(SF6 )及氧氣(O2 )之電漿所處理的氧化物半導體材料層219上。第二金屬層231可具有單層結構或雙層結構，且舉例來說，在圖式中，第二金屬層231具有單層結構。
接著，光阻層290形成在第二金屬層231上。該光阻層290經光罩300暴露在光中，該光罩300包括光透射部分TA、光阻擋部分BA以及半光透射部分HTA。該半光透射部分(或半透光部分)HTA可包括狹縫或複數個塗層用以控制光通過的強度，並可具有大於光阻擋部分BA且小於光透射部分TA的光透射率。
其次，在第6C圖中，第6B圖之曝光的光阻層290被顯影，藉以在第二金屬層231上形成第一光阻圖案291a及第二光阻圖案291b。該第一光阻圖案291a具有第一厚度，且該第二光阻圖案291b具有比第一厚度薄的第二厚度。第一光阻圖案291a對應於在開關區域TrA處將要形成資料線和源及汲極電極的地方的區域，且該第二光阻圖案291b對應於在開關區域TrA處源極電極及汲極電極之間的區域。該第二光阻圖案291b可對應於閘極電極205。對應於其他區域的第6B圖的光阻層290的部分被去除，藉以暴露出第二金屬層231。
在第6D圖中，由第一和第二光阻圖案291a和192b曝光之第6C圖的第二金屬層231藉由利用第一及第二光阻圖案291a及291b作為蝕刻光罩暴露於蝕刻劑中。暴露在蝕刻劑中之第6C圖的第二金屬層231的部分與該蝕刻劑反應並且從基板201中被去除，藉以暴露出第6C圖的氧化物半導體材料層219。被第一及第二光阻圖案291a和291b屏蔽之第二金屬層231的部分沒有暴露於蝕刻劑中並且殘留在基板201上。
其次，被暴露之第6C圖的氧化物半導體材料層219的部分作為去除第6C圖的第二金屬層231的部分被去除。結果，電晶體區域TrA周圍的閘極絕緣層210的部分被暴露出來。
在上述步驟之後，資料線、源汲圖案232及氧化物半導體層220形成在閘極絕緣層210上。資料線沿著第二方向形成並與閘極線交叉用以定義出像素區域P。源汲圖案232設置在開關區域TrA處並連接至資料線。氧化物半導體層220設置在源汲圖案232下方。又，與氧化物半導體層220相同材料的一虛擬圖案形成在資料線下方。
在第6E圖中，一灰化製程在其上包括有源汲圖案232及在源汲圖案232上之資料線的基板201上被執行，並且去除第6D圖中具有第二厚度的第二光阻圖案291b，藉以暴露出開關區域TrA處之源汲圖案232的中心部分。此時，第一光阻圖案291a也藉由該灰化製程局部地被去除並殘留在源汲圖案232上而具有一減小的厚度。
在第6F圖中，由第一光阻圖案291a暴露出來的第6E圖的源汲圖案232係暴露於蝕刻劑中，且去除對應於閘極電極205之第6E圖的源汲圖案232的中心部分，藉以形成源極電極233及汲極電極236且在源極電極233及汲極電極236之間暴露出一部分的氧化物半導體層220。這裏，氧化物半導體層220暴露出的部分接觸用於去除第6E圖之源汲圖案232的蝕刻劑。然而，第6A圖的氧化物半導體材料層藉由氟化硫(SF6 )及氧氣(O2 )之電漿來處理，且預定厚度的放蝕刻層222形成在氧化物半導體層220的頂部表面上。因此，該氧化物半導體層220不與蝕刻劑反應。因此，該氧化物半導體層220不被去除且該氧化物半導體層220的內部並沒有受到蝕刻劑的破壞。該防蝕刻層222的厚度可在1nm至20nm的範圍，且較佳地，該防蝕刻層222的厚度可在3nm至9nm的範圍。
閘極電極205、閘極絕緣層210、氧化物半導體層220以及源及汲極電極233和236構成薄膜電晶體Tr，開關元件。
在第6G圖中，在資料線及源極電極233與汲極電極236上的第6F圖的第一光阻圖案291a被剝離及被去除，藉以暴露出資料線及源極電極233與汲極電極236。
在第6H圖中，鈍化層240藉由沉積無機絕緣材料如氧化矽(SiO2 )或氮化矽(SiNx )，或塗敷有機絕緣材料如苯環丁烯(BCB)或光丙烯酸，形成在資料線及源極電極233與汲極電極236上。舉例來說，在圖式中，該鈍化層240由有機絕緣材料形成且具有一平坦表面。如果鈍化層240由無機材料形成，該鈍化層240由於鈍化層240下面的層的步驟而具有不平坦的表面。
鈍化層240經光罩製程而圖案化，藉以在開關區域TrA處形成暴露出一部分汲極電極236的汲接觸孔243。
其次，透明導電材料層藉由在第包括基板201結構之實質整個表面上沉積例如氧化錫銦(ITO)或氧化鋅銦(IZO)的透明導電材料，形成在具有汲接觸孔243的鈍化層240上。該透明導電材料層經光罩製程而圖案化，藉以在像素區域P中形成像素電極250。該像素電極250經汲接觸孔243接觸汲極電極236。因此，完成根據本發明第二實施例的陣列基板。
根據本發明第二實施例，上述陣列基板藉由利用四個(4)光罩製程來製造：第一光罩製程係用於形成閘極電極、第二光罩製程係用於形成氧化物半導體層和防蝕刻層、以及源及汲極電極、第三光罩製程係用於形成汲極電極中的接觸孔、以及第四光罩製程係用於形成像素電極。根據本發明第二實施例的陣列基板的製造方法，與現有技術中使用六個光罩製程之包括具有氧化物半導體層和阻蝕刻層的薄膜電晶體的陣列基板的製造方法相比，省略掉兩個光罩製程。因此，簡化了製造過程，且使用本發明使得製造成本降低，此外，氧化物半導體材料層藉由氟化硫(SF6 )和氧氣(O2 )之電漿來處理，且儘管氧化物半導體層暴露於用於蝕刻金屬材料的蝕刻劑中，該氧化物半導體層也不與該蝕刻劑反應並被破壞。
第7A圖為現有技術中在形成源極電極及汲極電極後的陣列基板的剖視圖，且第7B圖為根據本發明中具有薄膜電晶體的陣列基板的剖視圖的畫面。
在第7A圖中，氧化物半導體層並沒有藉由氟化硫(SF6 )和氧氣(O2 )之電漿來處理。該氧化物半導體層暴露在用於形成源極電極及汲極電極的蝕刻劑中且被去除。因此，氧化物半導體層幾乎不殘留在開關區域中。
另一方面，在第7B圖中，該氧化物半導體層，尤其，氧化物半導體材料層藉由氟化硫(SF6 )及氧氣(O2 )之電漿來處理。因此，儘管氧化物半導體層暴露在用於形成源及汲極電極的蝕刻劑中，該氧化物半導體層沒被去除。
在本發明中，氧化物半導體層利用電漿來處理，並因此，該氧化物半導體層不與去除金屬材料的蝕刻劑反應。因此，該氧化物半導體層沒有被蝕刻劑破壞，且薄膜電晶體的特徵也不會惡化。
再者，防止氧化物半導體層暴露於蝕刻劑中的阻蝕刻層，由於電漿處理可被省略，且在本發明中製造陣列基板的方法中，一個或兩個光罩製程與現有技術中的陣列基板的製造過程相比可消減。因此，該製造過程可被簡化，且本發明中的該製造成本可下降。
根據本發明，陣列基板可用在像是有機電致發光顯示(OLED)裝置、液晶顯示(LCD)裝置和電泳顯示(EPD)裝置的平板顯示(FPD)裝置中。
可以理解地是本領域的技術人員在不脫離本發明的精神或範圍下，可以對本發明作出各種修改及變換。因此，可以意識到本發明涵蓋在所附權利要求及其等同物的範圍內所提供的本法民的修改及變換。
11．．．基板
15．．．閘極電極
18．．．閘極絕緣層
22．．．主動層
23．．．第二圖案
26．．．歐姆接觸層
27．．．第一圖案
28．．．半導體層
29．．．半導體圖案
33．．．資料線
36．．．源極電極
38．．．汲極電極
42．．．鈍化層
45．．．汲接觸孔
50．．．像素電極
51．．．基板
53．．．閘極電極
55．．．閘極絕緣層
57．．．源極電極
59．．．汲極電極
61．．．氧化物半導體層
63．．．鈍化層
65．．．接觸孔
67．．．像素電極
71．．．基板
73．．．閘極電極
77．．．氧化物半導體層
79．．．阻蝕刻層
81．．．源極電極
83．．．汲極電極
85．．．鈍化層
87．．．接觸孔
89．．．像素電極
101．．．透明絕緣基板
105．．．閘極電極
110．．．閘極絕緣層
119．．．氧化物半導體層材料
122．．．防蝕刻層
120．．．氧化物半導體層
131．．．第二金屬層
133．．．源極電極
136．．．汲極電極
140．．．鈍化層
143．．．汲接觸孔
150．．．像素電極
191．．．光阻圖案
195．．．真空室
201．．．基板
205．．．閘極電極
210．．．閘極絕緣層
219．．．氧化物半導體材料層
222．．．防蝕刻層
231．．．第二金屬層
290．．．光阻層
291a．．．第一光阻圖案
291b．．．第二光阻圖案
232．．．源汲圖案
233．．．源極電極
236．．．汲極電極
240．．．鈍化層
243．．．汲接觸孔
250．．．像素電極
295．．．真空室
300．．．光罩
P．．．像素區
Tr．．．薄膜電晶體
TrA．．．開關區域
所附圖式其中提供關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且描述一同提供對於本發明實施例之原則的解釋。
第1圖為說明現有技術中用於液晶顯示裝置或有機電致發光顯示裝置的陣列基板的剖視圖；
第2圖為說明現有技術中包括具有氧化物半導體層的薄膜電晶體的陣列基板的剖視圖；
第3圖為現有技術中包括具有氧化物半導體層和阻蝕刻層的薄膜電晶體的陣列基板的剖視圖；
第4A圖至第41圖為說明本發明第一實施例中包括具有氧化物半導體層的薄膜電晶體的陣列基板的形成的剖視圖；
第5圖為說明本發明第一實施例之另一示例中包括具有氧化物半導體層的薄膜電晶體的陣列基板的剖視圖；
第6A圖至第6H圖為說明本發明第二實施例中包括具有氧化物半導體層的薄膜電晶體的陣列基板的形成的剖視圖；以及
第7A圖和第7B圖為分別顯示，在形成薄膜電晶體的源極電極及汲極電極之後，現有技術和本發明的陣列基板的剖視圖的示例的圖片。
101．．．透明絕緣基板
105．．．閘極電極
110．．．閘極絕緣層
120．．．氧化物半導體層
122．．．防蝕刻層
133．．．源極電極
136．．．汲極電極
140．．．鈍化層
143．．．汲接觸孔
150．．．像素電極
P．．．像素區
Tr．．．薄膜電晶體
TrA．．．開關區域

Claims (19)

  1. 一種製造陣列基板的方法，包括：在一基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣層；使用一單一光罩在該閘極絕緣層上形成一氧化物半導體層及一防蝕刻層；在該防蝕刻層上形成一源極電極及一汲極電極；在該源極電極及該汲極電極上及在該閘極絕緣層上形成包括一接觸孔的一鈍化層；以及在該鈍化層上並且通過該接觸孔形成一像素電極，其中形成該氧化物半導體層及防蝕刻層的步驟包括：在該閘極絕緣層上形成一氧化物半導體層材料；將該氧化物半導體層材料的上部部分轉變為一防蝕刻材料層；以及利用該單一光罩圖案化該氧化物半導體層材料及該防蝕刻材料層，以形成該氧化物半導體層及該防蝕刻層。
  2. 依據申請專利範圍第1項所述之製造陣列基板的方法，其中該轉變步驟包括在該氧化物半導體層材料上塗敷一電漿處理。
  3. 依據申請專利範圍第2項所述之製造陣列基板的方法，其中該電漿處理包含塗敷氟化硫(SF6 )及氧氣(O2 )電漿。
  4. 依據申請專利範圍第1項所述之製造陣列基板的方法，其中該方法之步驟係使用五個光罩製程來施行。
  5. 依據申請專利範圍第1項所述之製造陣列基板的方法，其中該陣列基板為一液晶顯示裝置之一陣列基板或一有機電致發光顯示裝置之一陣列基板。
  6. 依據申請專利範圍第1項所述之製造陣列基板的方法，其中該防蝕刻層具有約1至20奈米的厚度。
  7. 一種製造陣列基板的方法，包括：在一基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣層；使用一單一光罩在該閘極絕緣層上形成一氧化物半導體層及一防蝕刻層；在該防蝕刻層上形成一源極電極及一汲極電極；在該源極電極及該汲極電極上及在該閘極絕緣層上形成包括一接觸孔的一鈍化層；以及在該鈍化層上並且通過該接觸孔形成一像素電極，其中形成該氧化物半導體層及該防蝕刻層的步驟包括：利用該單一光罩在該閘極絕緣層上形成該氧化物半導體層；以及將該氧化物半導體層的一上部部分轉變為該防蝕刻層。
  8. 依據申請專利範圍第7項所述之製造陣列基板的方法，其中該轉變步驟包括在該氧化物半導體層上塗敷一電漿處理。
  9. 依據申請專利範圍第8項所述之製造陣列基板的方法，其中該電漿處理包含塗敷氟化硫(SF6 )及氧氣(O2 )電漿。
  10. 一種製造陣列基板的方法，包括：在一基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣層；在該絕緣層上形成一氧化物半導體層材料；將該氧化物半導體層材料之一上部部分轉變為一防蝕刻層材料；在該防蝕刻層材料上形成一金屬層；利用一單一光罩藉由圖案化該氧化物半導體層材料、該防蝕刻層材料及該金屬層形成一氧化物半導體層、一防蝕刻層以及一源極電極與一汲極電極；在該源極電極及汲極電極上及該閘極絕緣層上形成包括一接觸孔的一鈍化層；以及 在該鈍化層上並通過該接觸孔形成一像素電極。
  11. 依據申請專利範圍第10項所述之製造陣列基板的方法，其中該轉變步驟包括在該氧化物半導體層材料上塗敷一電漿處理。
  12. 依據申請專利範圍第11項所述之製造陣列基板的方法，其中該電漿處理包含塗敷氟化硫(SF6 )及氧氣(O2 )電漿。
  13. 依據申請專利範圍第10項所述之製造陣列基板的方法，其中所有的步驟係利用四個光罩製程來施行。
  14. 依據申請專利範圍第10項所述之製造陣列基板的方法，其中該陣列基板為一液晶顯示裝置之一陣列基板或一有機電致發光顯示裝置之一陣列基板。
  15. 依據申請專利範圍第10項所述之製造陣列基板的方法，其中該防蝕刻層具有約1至20奈米的厚度。
  16. 依據申請專利範圍第10項所述之製造陣列基板的方法，其中該源極電極及該汲極電極的端部與該防蝕刻層的端部對齊。
  17. 依據申請專利範圍第10項所述之製造陣列基板的方法，其中該單一光罩包括一透光部分、一擋光部分及一半光透射部分。
  18. 一種用於顯示裝置的陣列基板，該陣列基板，包括：一閘極電極，形成在一基板上；一閘極絕緣層，形成在該閘極電極上；一氧化物半導體層及一防蝕刻層，形成在該閘極絕緣層上，其中該氧化物半導體層的端部及該防蝕刻層的端部彼此對齊；一源極電極及一汲極電極，形成在該防蝕刻層上；包括一接觸孔的一鈍化層，形成在該源極電極及該汲極電極上及在該 閘極絕緣層上；以及一像素電極，形成在該鈍化層上並通過該接觸孔。
  19. 依據申請專利範圍第18項所述之用於顯示裝置的陣列基板，其中該源極電極及該汲極電極的端部與該防蝕刻層的端部對齊。
TW100118164A 2010-05-28 2011-05-24 陣列基板及製造該陣列基板的方法 TWI438851B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050457A KR101293130B1 (ko) 2010-05-28 2010-05-28 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW201203394A TW201203394A (en) 2012-01-16
TWI438851B true TWI438851B (zh) 2014-05-21

Family

ID=45009679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118164A TWI438851B (zh) 2010-05-28 2011-05-24 陣列基板及製造該陣列基板的方法

Country Status (4)

Country Link
US (3) US8497147B2 (zh)
KR (1) KR101293130B1 (zh)
CN (1) CN102263111B (zh)
TW (1) TWI438851B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
CN102651317B (zh) * 2011-12-28 2015-06-03 京东方科技集团股份有限公司 金属氧化物半导体表面处理方法和薄膜晶体管的制备方法
US8940647B2 (en) * 2011-12-28 2015-01-27 Boe Technology Group Co., Ltd. Method for surface treatment on a metal oxide and method for preparing a thin film transistor
CN102709328B (zh) * 2012-05-25 2013-07-03 京东方科技集团股份有限公司 一种阵列基板、其制造方法、显示面板及显示装置
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102282866B1 (ko) * 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
CN103022031B (zh) * 2012-11-21 2015-03-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20150012874A (ko) 2013-07-26 2015-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
KR102075530B1 (ko) 2013-09-11 2020-02-11 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
CN103474439B (zh) * 2013-09-26 2016-08-24 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
KR102183920B1 (ko) 2013-12-16 2020-11-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106054472B (zh) * 2016-08-22 2019-09-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN108886042B (zh) * 2016-11-02 2022-07-19 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备
CN106935545B (zh) * 2017-03-24 2019-12-06 合肥京东方光电科技有限公司 阵列基板及其制备方法和应用
JP7079019B2 (ja) * 2017-04-18 2022-06-01 学校法人沖縄科学技術大学院大学学園 ナノプラズモニック計装、材料、方法、及びシステムインテグレーション
CN107579082B (zh) * 2017-09-28 2020-05-05 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN110047738B (zh) * 2019-04-24 2022-04-26 合肥鑫晟光电科技有限公司 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置
CN111129037B (zh) 2019-12-25 2022-09-09 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法
US20230292526A1 (en) * 2022-03-11 2023-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory Device Structure and Manufacturing Method Thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
JP2001223363A (ja) * 2000-02-09 2001-08-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
KR20060068113A (ko) * 2004-12-15 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
KR20090124527A (ko) 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
TWI387109B (zh) 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101273143B1 (ko) 2008-08-29 2013-06-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치

Also Published As

Publication number Publication date
KR101293130B1 (ko) 2013-08-12
TW201203394A (en) 2012-01-16
US8716062B1 (en) 2014-05-06
CN102263111B (zh) 2014-02-19
US8659017B2 (en) 2014-02-25
KR20110130896A (ko) 2011-12-06
US20110291096A1 (en) 2011-12-01
US20140120659A1 (en) 2014-05-01
US8497147B2 (en) 2013-07-30
CN102263111A (zh) 2011-11-30
US20130277673A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
TWI438851B (zh) 陣列基板及製造該陣列基板的方法
JP5129228B2 (ja) アレイ基板及びこれの製造方法
TWI385760B (zh) 製造陣列基板的方法
KR101968115B1 (ko) 어레이 기판 및 이의 제조방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP6899487B2 (ja) Ｔｆｔ基板及びその製造方法
TW201322374A (zh) 陣列基板及其製作方法
TWI471948B (zh) 氧化物薄膜電晶體製程方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN110197831B (zh) 一种阵列基板及其制作方法和显示面板
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
WO2020206778A1 (zh) 有机发光二极管显示装置及其制造方法
US20210098511A1 (en) Manufacturing method of tft array substrate, tft array substrate and display panel
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
WO2018014559A1 (en) Array substrate and fabricating method thereof
TW201810682A (zh) 薄膜電晶體及其製作方法
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20100055127A (ko) 어레이 기판의 제조방법
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR20090131718A (ko) 어레이 기판 및 이의 제조방법
KR20110137967A (ko) 어레이 기판 및 이의 제조방법