CN110197831B - 一种阵列基板及其制作方法和显示面板 - Google Patents
一种阵列基板及其制作方法和显示面板 Download PDFInfo
- Publication number
- CN110197831B CN110197831B CN201910531872.3A CN201910531872A CN110197831B CN 110197831 B CN110197831 B CN 110197831B CN 201910531872 A CN201910531872 A CN 201910531872A CN 110197831 B CN110197831 B CN 110197831B
- Authority
- CN
- China
- Prior art keywords
- area
- layer
- gate
- length
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 203
- 229920002120 photoresistant polymer Polymers 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000002834 transmittance Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000010408 film Substances 0.000 description 10
- 230000037303 wrinkles Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板及其制作方法和显示面板，用于降低显示器件发生DGS的概率，提高阵列基板的良率。其中的阵列基板包括：衬底基板、覆盖于所述衬底基板上的有源层、覆盖于所述有源层上的栅极绝缘层、覆盖于所述栅极绝缘层上的栅极，以及覆盖于所述栅极上的源漏极金属层；其中，所述阵列基板包括控制区和金属走线区，沿所述有源层的沟道延伸方向，位于所述金属走线区的所述栅极绝缘层的长度与所述栅极的长度的差值为第一长度差值，位于所述控制区的所述栅极绝缘层的长度与所述栅极的长度的差值为第二长度差值，所述第一长度差值小于所述第二长度差值。
Description
技术领域
本申请涉及半导体技术领域，特别涉及一种阵列基板及其制作方法和显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)主要用于驱动液晶显示器(LiquidCrystal Display，LCD)和有机发光二极管(Organic Light-Emitting Diode，OLED)显示器的子像素。采用TFT阵列制成的驱动背板是显示屏能够实现更高的像素密度、开口率和提升亮度的关键部件。
通常顶发射型结构的驱动背板沟道短，而TFT的特性易受短沟道效应的影响，为了降低短沟道效应的影响，在TFT控制区制备过程中要保证栅极绝缘层(Gate Insulator，GI)10的长度比栅极(Gate)20的长度要长，如图1所示。其中，顶发射型的显示器件的阵列基板可以分为金属走线区(虚线框进行示意)和TFT控制区(实线框进行示意)。GI 10相比于Gate20多出来的部分称为栅极绝缘层尾部(GI Tail)101。
由于GI Tail的原因在金属走线区导致层间绝缘层(Inter Layer Dielectrics，ILD)30与Gate金属20的交叠处出现褶皱，这种褶皱在源漏极(SD)40搭接之后，导致Gate金属走线20与SD金属走线40之间的ILD30由于覆盖能力差导致厚度变薄，同时SD金属40沉积后会形成类似尖端现象，如图2所示，容易发生数据线栅线短路(Data Gate Short，DGS)不良。
发明内容
本申请实施例提供一种阵列基板及其制作方法和显示面板，用于降低显示器件发生DGS的概率，提高阵列基板的良率。
第一方面，本申请实施例提供了一种阵列基板，该阵列基板包括：
衬底基板、覆盖于所述衬底基板上的有源层、覆盖于所述有源层上的栅极绝缘层、覆盖于所述栅极绝缘层上的栅极，以及覆盖于所述栅极上的源漏极金属层；
其中，所述阵列基板包括控制区和金属走线区，沿所述有源层的沟道延伸方向，位于所述金属走线区的所述栅极绝缘层的长度与所述栅极的长度的差值为第一长度差值，位于所述控制区的所述栅极绝缘层的长度与所述栅极的长度的差值为第二长度差值，所述第一长度差值小于所述第二长度差值。
在一种可能的实施方式中，所述第一长度差值小于或等于所述第二长度差值的20％。
在一种可能的实施方式中，位于所述控制区的所述栅极绝缘层在所述衬底基板的正投影完全覆盖所述栅极在所述衬底基板的正投影。
在一种可能的实施方式中，位于所述控制区的所述层间绝缘层包括过孔，所述源漏极金属层通过所述过孔与所述有源层连接；
位于所述金属走线区的所述源漏极金属层与所述栅极有交叠。
在一种可能的实施方式中，还包括位于所述栅极与所述源漏极金属层之间的层间绝缘层，其中，位于所述金属走线区的所述层间绝缘层与所述栅极有交叠。
第二方面，本申请实施例提供了一种阵列基板的制作方法，该方法包括：
在衬底基板上制备并图案化有源层；
在所述有源层上依次沉积绝缘薄膜和金属氧化物薄膜，分别作为栅极绝缘层和栅极层；
对所述栅极层以及所述栅极绝缘层进行图案化；其中，图案化后，沿所述有源层的沟道延伸方向，位于所述阵列基板的所述金属走线区的所述栅极绝缘层的长度与所述栅极的长度的差值为第一长度差值，位于所述阵列基板的控制区的所述栅极绝缘层的长度与所述栅极的长度的差值为第二长度差值，所述第一长度差值小于所述第二长度差值。
在一种可能的实施方式中，对所述栅极层以及所述栅极绝缘层进行图案化，包括：
在所述栅极层上制备图案化的正性光刻胶层，其中，位于所述金属走线区域的正性光刻胶层的厚度小于位于所述控制区域的正性光刻胶层的厚度；
采用刻蚀工艺对所述栅极层进行图案化；
采用干法蚀刻工艺以及所述栅极绝缘层进行图案化。
在一种可能的实施方式中，在所述栅极层上制备图案化的正性光刻胶层，包括：
在所述栅极层上制备正性光刻胶层；
使用灰度掩膜板对所述正性光刻胶层进行曝光，去除位于所述金属走线区域和所述控制区域之间的正性光刻胶，且使得位于所述金属走线区域的正性光刻胶层的厚度小于位于所述控制区域的正性光刻胶层的厚度；
其中，所述灰度掩膜板包括第一灰度区域和第二灰度区域，以及位于所述第一灰度区域和所述第二灰度区域之间的不透明区域，所述灰度区域为能部分透光紫外光的区域，不透明区域为不能透过紫外光的区域，所述第一灰度区域完全覆盖所述金属走线区域，所述第二灰度区域完全覆盖所述控制区域，所述不透明区域完全覆盖所述金属走线区域和所述控制区域之间的区域。
在一种可能的实施方式中，使用灰度掩膜板对所述正性光刻胶层进行曝光，包括：
调整所述第一灰度区域和所述第二灰度区域的透光率，对所述正性光刻胶层进行曝光，使得曝光后位于所述金属走线区域的正性光刻胶层的厚度小于或等于位于所述控制区域的正性光刻胶层的厚度的一半。
在一种可能的实施方式中，在对所述栅极层以及所述栅极绝缘层进行图案化之后，包括：
对有源层进行导体化处理；
在图案化后的栅极上制备层间绝缘层；
在所述层间绝缘层设置过孔；
在所述层间绝缘层上制作源漏极金属层。
第三方面，本申请实施例提供了一种显示面板，该显示面板包括如第一方面任一所述的阵列基板。
本申请实施例中的阵列基板在控制区的栅极绝缘层长度大于栅极的长度，也就是保留GI Tail，但是在金属走线区的栅极绝缘层的长度与栅极的长度之间的差值小于GITail的长度。可以理解为，在金属走线区，尽量去掉GI Tail，使得栅极绝缘层的长度与栅极的长度相同或相近，从而即使栅极与SD金属层交叠，也不会在交叠处发生褶皱，进而不会使得SD金属层变薄，降低了DGS不良，提升阵列基板的良率。
附图说明
图1为现有技术提供的阵列基板的截面示意图；
图2为现有技术提供的阵列基板的截面示意图；
图3为本申请实施例提供的阵列基板的截面示意图；
图4为本申请实施例提供的阵列基板的制作方法的流程图；
图5为本申请实施例提供的制作阵列基板过程中的结构示意图；
图6为本申请实施例提供的制作阵列基板过程中的结构示意图；
图7为本申请实施例提供的制作阵列基板过程中的结构示意图；
图8为本申请实施例提供的对栅极层以及栅极绝缘层进行图案化的流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
目前阵列基板的金属走线去存在GI Tail，到导致ILD与Gate金属的交叠处出现褶皱，这种褶皱在SD金属走线搭接之后，导致Gate金属走线与SD金属走线之间的ILD膜层由于覆盖能力差导致厚度变薄，同时SD金属沉积后会形成类似尖端现象，容易发生DGS不良。
鉴于此，本申请实施例中的阵列基板在金属走线区的栅极绝缘层的长度与栅极的长度之间的差值小于GI Tail的长度。即在金属走线区，尽量去掉GI Tail，从而降低了DGS不良，提升阵列基板的良率。
下面结合附图，对本申请实施例提供的阵列基板及其制作方法和显示面板的具体实施方式进行详细地说明。附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本申请内容。
请参见图3，本申请实施例提供的一种阵列基板，该阵列基板包括衬底基板200、覆盖于衬底基板200上的有源层201、覆盖于有源层201上的栅极绝缘层202、覆盖于栅极绝缘层202上的栅极203，以及覆盖于栅极203上的源漏极金属层205。
其中，该阵列基板包括控制区A和金属走线区B，沿有源层201的沟道延伸方向，位于金属走线区的栅极绝缘层202的长度与栅极203的长度的差值为第一长度差值，位于控制区的栅极绝缘层202的长度与栅极203的长度的差值为第二长度差值，第一长度差值小于第二长度差值。
位于控制区的栅极绝缘层202的长度与栅极203的长度之间的差值较长，可以理解为在控制区存在GI Tail，这样在制作阵列基板时，可以控制栅极绝缘层202靠近衬底基板200一侧的有源层201的长度。即控制有源层201上的沟道区域，在对有源层201进行导体化处理时，被GI Tail覆盖的区域不会被导体化，从而实现对有源层201上的沟道区域的控制，以尽量降低短沟道效应的影响。
而金属走线区B的栅极只用于传输信号，不需要GI Tail的存在。所以，在本申请实施例中，位于金属走线区B的栅极绝缘层202的长度与栅极203的长度之间的第二长度差值尽可能的小，使得栅极绝缘层202的长度与栅极203的长度相同或相近，以达到在金属走线区B去除GI Tail的目的。这样即使栅极203与SD金属层交叠，也不会在交叠处发生褶皱，进而不会使得SD金属层变薄，降低了DGS不良，提升阵列基板的良率。
在具体实施过程中，第二长度差值可以是0，即在金属走线区B内，栅极绝缘层202的长度和栅极203的长度相等，完全去除了GI Tail。
在另一种可能的实施方式中，第一长度差值小于或等于第二长度差值的20％，即位于金属走线区B的栅极绝缘层202的长度和栅极203的长度之间的长度可能大于0，但是小于位于控制区A的GI Tail的长度，以尽量减小位于金属走线区B的GI Tail的长度，对工艺的要求降低，更易实现。
请继续参见图3，栅极203和源漏极金属层205之间还设置层间绝缘层204，在控制区A内的层间绝缘层204包括过孔206，源漏极金属层205通过该过孔206与有源层201连接；而在金属走线区B内的源漏极金属层205与栅极203有交叠。即使控制区A内还存在GI Tail，但是控制区A内的源漏极金属层205与栅极203不是直接搭接，所以不会出现因为直接搭接会在搭接产生褶皱的问题。但是在金属走线区B内，因为不存在GI Tail，当源漏极金属层205与栅极203直接搭接，在搭接处也不会产生褶皱，进而不会使得源漏极金属层205变薄，降低源漏极金属层205损坏的风险。
在一些实施例中，位于金属走线区B的层间绝缘层204与栅极203有交叠。目前在金属走线区B由于存在GI Tail，导致层间绝缘层204与栅极203金属走线的交叠处出现褶皱，这种褶皱在源漏极金属层205搭接之后，导致栅极203金属走线与源漏极金属走线205之间层间绝缘层204由于覆盖能力差导致厚度变薄，同时源漏极金属205沉积后会形成类似尖端现象，容易发生DGS不良。
但是，本申请实施例中，在金属走线区B去掉了GI Tail，所以层间绝缘层204与栅极203金属走线的交叠处不会出现褶皱，层间绝缘层204也不会因为覆盖能力差导致厚度变薄，从而降低了源漏极金属层205发生DGS不良的概率。
在一种可能的实施方式中，位于控制区的栅极绝缘层202在衬底基板200的正投影完全覆盖栅极在衬底基板200的正投影。
基于同一发明构思，本申请实施例还提供了一种显示面板，该显示面板包括如上述的任一阵列基板。
请参见图4，基于同一发明构思，本申请实施例还提供了一种上述阵列基板的制作方法，该制作方法包括以下步骤：
S401、在衬底基板200上制备并图案化有源层201；
S402、在有源层201上依次沉积绝缘薄膜和金属氧化物薄膜，分别作为栅极绝缘层202和栅极层203；
S403、对栅极层以及栅极绝缘层202进行图案化；其中，图案化后，沿有源层201的沟道延伸方向，位于阵列基板的金属走线区B的栅极绝缘层202的长度与栅极203的长度的差值为第一长度差值，位于阵列基板的控制区A的栅极绝缘层202的长度与栅极203的长度的差值为第二长度差值，第一长度差值小于第二长度差值。
在具体实现时，请参见图5，在步骤S401中，在衬底基板200上制备并图案化有源层201可以是采用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)在衬底基板200上沉积一层绝缘薄膜，例如沉积一层氧化硅、氮化硅等作为缓存(Buffer)层207；再在Buffer层207上沉积氧化物半导体薄膜，例如沉积铟镓锌氧化物(indium gallium zinc oxide，IGZO)、铟锌氧化物(indium zinc oxide，IZO)等作为有源层201(Active)；之后通过Mask和刻蚀工艺对有源层201进行图形化，形成图案化的有源层201。
请参见图6，在步骤S402中，可以在有源层201上采用PECVD沉积一层绝缘薄膜，例如沉积一层氧化硅、氮化硅等)作为栅极绝缘层202，再采用磁控溅射设备在栅极绝缘层202沉积一层金属薄膜，例如沉积铜(Cu)、铝(Al)等)，完成栅极绝缘层202和栅极层203的制作。
请参见图7和图8，在步骤S403中，对栅极层以及栅极绝缘层202进行图案化包括如下步骤：
S801、在栅极层203上制备图案化的正性光刻胶层。
具体的，可以先在栅极层上制备正性光刻胶层，之后使用灰度掩膜板对正性光刻胶层进行曝光。
其中，灰度掩膜板包括第一灰度区域和第二灰度区域，以及位于第一灰度区域和第二灰度区域之间的不透明区域，灰度区域为能部分透光紫外光的区域，不透明区域为不能透过紫外光的区域，第一灰度区域完全覆盖金属走线区域，第二灰度区域完全覆盖控制区域，不透明区域完全覆盖金属走线区域和控制区域之间的区域。采用该灰度掩膜板对正性光刻胶层进行曝光，可以去除位于金属走线区域和控制区域之间的正性光刻胶，且使得位于金属走线区域的正性光刻胶层的厚度小于位于控制区域的正性光刻胶层的厚度。图7中，以“C”示意金属走线区域和控制区域之间的区域，“A”示意控制区域，“B”示意金属走线区域，箭头示意光照方向。
S802、采用刻蚀工艺对栅极层203进行图案化。
通过刻蚀工艺对栅极层203进行图案化，得到图案化的栅极层203，如图7所示。
S803、采用干法蚀刻工艺以及栅极绝缘层202进行图案化。
采用干法蚀刻工艺以及栅极绝缘层202进行图案化，对于金属走线区B，由于栅极203上方的正性光刻胶相对较薄，在进行干法蚀刻时正性光刻胶灰化的比较快，这就使正性光刻胶长度逐渐变小使得栅极的长度和正性光刻胶的长度几乎相等。由于正性光刻胶长度变短，栅极绝缘层202受保护的区域变小，经过干法蚀刻后使得栅极203的长度和栅极绝缘层202的长度几乎相等，从而可以祛除金属走线区B的GI Tail。
对于控制区，由于栅极203上方的正性光刻胶相对较厚，在进行干法蚀刻时正性光刻胶灰化的比较慢，这就使正性光刻胶长度基本不发生变化，可以确保控制区A内的GITail的存在。
最后可以采用Strip液祛除栅极203上的正性光刻胶，得到如图7所示的结构。
在一些实施例中，在对栅极层以及栅极绝缘层202进行图案化之后，可以对有源层201进行导体化处理，再在图案化后的栅极上制备层间绝缘层204，并在层间绝缘层204设置过孔206，在层间绝缘层204上制作源漏极金属层205，其中，源漏极金属层205通过该过孔与有源层201连接，得到本申请实施例所提供的阵列基板。
在一种可能的实施方式中，本申请实施例使用灰度掩膜板对正性光刻胶层进行曝光时，可以调整第一灰度区域和第二灰度区域的透光率，对正性光刻胶层进行曝光，使得曝光后位于金属走线区域的正性光刻胶层的厚度小于或等于位于控制区域的正性光刻胶层的厚度的一半，从而使得控制区内存在GI Tail，在金属走线区内祛除GI Tail。
综上，本申请实施例中的阵列基板在控制区的栅极绝缘层长度大于栅极的长度，也就是保留GI Tail，但是在金属走线区的栅极绝缘层的长度与栅极的长度之间的差值小于GI Tail的长度。可以理解为，在金属走线区，尽量去掉GI Tail，使得栅极绝缘层的长度与栅极的长度相同或相近，从而即使栅极与SD金属层交叠，也不会在交叠处发生褶皱，进而不会使得SD金属层变薄，降低了DGS不良，提升阵列基板的良率。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上制备并图案化有源层；
在所述有源层上依次沉积绝缘薄膜和金属氧化物薄膜，分别作为栅极绝缘层和栅极层；
在所述栅极层上制备图案化的正性光刻胶层，其中，位于金属走线区域的正性光刻胶层的厚度小于位于控制区域的正性光刻胶层的厚度；
采用刻蚀工艺对所述栅极层进行图案化，以及采用干法蚀刻工艺对所述栅极绝缘层进行图案化；其中，图案化后，沿所述有源层的沟道延伸方向，位于所述阵列基板的所述金属走线区的所述栅极绝缘层的长度与所述栅极的长度的差值为第一长度差值，位于所述阵列基板的控制区的所述栅极绝缘层的长度与所述栅极的长度的差值为第二长度差值，所述第一长度差值小于所述第二长度差值。
2.如权利要求1所述的方法，其特征在于，在所述栅极层上制备图案化的正性光刻胶层，包括：
在所述栅极层上制备正性光刻胶层；
使用灰度掩膜板对所述正性光刻胶层进行曝光，去除位于所述金属走线区域和所述控制区域之间的正性光刻胶，且使得位于所述金属走线区域的正性光刻胶层的厚度小于位于所述控制区域的正性光刻胶层的厚度；
其中，所述灰度掩膜板包括第一灰度区域和第二灰度区域，以及位于所述第一灰度区域和所述第二灰度区域之间的不透明区域，所述灰度区域为能部分透光紫外光的区域，不透明区域为不能透过紫外光的区域，所述第一灰度区域完全覆盖所述金属走线区域，所述第二灰度区域完全覆盖所述控制区域，所述不透明区域完全覆盖所述金属走线区域和所述控制区域之间的区域。
3.如权利要求2所述的方法，其特征在于，使用灰度掩膜板对所述正性光刻胶层进行曝光，包括：
调整所述第一灰度区域和所述第二灰度区域的透光率，对所述正性光刻胶层进行曝光，使得曝光后位于所述金属走线区域的正性光刻胶层的厚度小于或等于位于所述控制区域的正性光刻胶层的厚度的一半。
4.如权利要求1-3任一所述的方法，其特征在于，在采用刻蚀工艺对所述栅极层进行图案化，以及采用干法蚀刻工艺对所述栅极绝缘层进行图案化之后，包括：
对有源层进行导体化处理；
在图案化后的栅极上制备层间绝缘层；
在所述层间绝缘层设置过孔；
在所述层间绝缘层上制作源漏极金属层。
5.一种阵列基板，其特征在于，所述阵列基板采用如权利要求1-4任一所述的方法制作而成，所述阵列基板包括：
衬底基板、覆盖于所述衬底基板上的有源层、覆盖于所述有源层上的栅极绝缘层、覆盖于所述栅极绝缘层上的栅极，以及覆盖于所述栅极上的源漏极金属层；
其中，所述阵列基板包括控制区和金属走线区，沿所述有源层的沟道延伸方向，位于所述金属走线区的所述栅极绝缘层的长度与所述栅极的长度的差值为第一长度差值，位于所述控制区的所述栅极绝缘层的长度与所述栅极的长度的差值为第二长度差值，所述第一长度差值小于所述第二长度差值。
6.如权利要求5所述的阵列基板，其特征在于，所述第一长度差值小于或等于所述第二长度差值的20％。
7.如权利要求5所述的阵列基板，其特征在于，位于所述控制区的所述栅极绝缘层在所述衬底基板的正投影完全覆盖所述栅极在所述衬底基板的正投影。
8.如权利要求5-7任一所述的阵列基板，其特征在于，位于所述控制区的层间绝缘层包括过孔，所述源漏极金属层通过所述过孔与所述有源层连接；
位于所述金属走线区的所述源漏极金属层与所述栅极有交叠。
9.如权利要求5所述的阵列基板，其特征在于，还包括位于所述栅极与所述源漏极金属层之间的层间绝缘层，其中，位于所述金属走线区的所述层间绝缘层与所述栅极有交叠。
10.一种显示面板，其特征在于，包括如权利要求5-9任一所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910531872.3A CN110197831B (zh) | 2019-06-19 | 2019-06-19 | 一种阵列基板及其制作方法和显示面板 |
| PCT/CN2020/096162 WO2020253652A1 (zh) | 2019-06-19 | 2020-06-15 | 显示基板、其制作方法、显示面板及显示装置 |
| US17/264,827 US20210296368A1 (en) | 2019-06-19 | 2020-06-15 | Display substrate and manufacturing method therefor, and display panel and display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910531872.3A CN110197831B (zh) | 2019-06-19 | 2019-06-19 | 一种阵列基板及其制作方法和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110197831A CN110197831A (zh) | 2019-09-03 |
| CN110197831B true CN110197831B (zh) | 2021-09-10 |
Family
ID=67754739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910531872.3A Active CN110197831B (zh) | 2019-06-19 | 2019-06-19 | 一种阵列基板及其制作方法和显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210296368A1 (zh) |
| CN (1) | CN110197831B (zh) |
| WO (1) | WO2020253652A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110197831B (zh) * | 2019-06-19 | 2021-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示面板 |
| CN111312724B (zh) * | 2020-02-24 | 2023-04-07 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN113675222B (zh) * | 2021-08-24 | 2024-05-17 | 京东方科技集团股份有限公司 | 一种tft基板、电子纸显示屏、显示设备及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585300A (zh) * | 2018-12-17 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板 |
| CN109742091A (zh) * | 2019-01-10 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579220B2 (en) * | 2005-05-20 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method |
| KR101747341B1 (ko) * | 2010-11-02 | 2017-06-15 | 엘지디스플레이 주식회사 | 유기전계 발광소자용 기판 및 그 제조 방법 |
| KR101415684B1 (ko) * | 2011-07-07 | 2014-08-07 | 엘지디스플레이 주식회사 | 유기전계 발광소자용 기판 및 그 제조 방법 |
| US9876039B2 (en) * | 2015-01-08 | 2018-01-23 | Mitsubishi Electric Corporation | Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display |
| KR102517127B1 (ko) * | 2015-12-02 | 2023-04-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치 |
| CN107579081B (zh) * | 2017-09-27 | 2020-04-03 | 上海天马有机发光显示技术有限公司 | 一种显示面板和显示装置 |
| CN110197831B (zh) * | 2019-06-19 | 2021-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示面板 |
-
2019
- 2019-06-19 CN CN201910531872.3A patent/CN110197831B/zh active Active
-
2020
- 2020-06-15 WO PCT/CN2020/096162 patent/WO2020253652A1/zh active Application Filing
- 2020-06-15 US US17/264,827 patent/US20210296368A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585300A (zh) * | 2018-12-17 | 2019-04-05 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板 |
| CN109742091A (zh) * | 2019-01-10 | 2019-05-10 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210296368A1 (en) | 2021-09-23 |
| CN110197831A (zh) | 2019-09-03 |
| WO2020253652A1 (zh) | 2020-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI438851B (zh) | 陣列基板及製造該陣列基板的方法 | |
| US20190348449A1 (en) | Array substrate, method for manufacturing the same, display panel, and display device | |
| US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8877534B2 (en) | Display device and method for manufacturing the same | |
| WO2016061940A1 (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN110197831B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| US10209595B2 (en) | Array substrate and manufacturing method therefor, and display panel | |
| US20210183912A1 (en) | Manufacturing method of tft array substrate | |
| CN109860305B (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| US8067767B2 (en) | Display substrate having vertical thin film transistor having a channel including an oxide semiconductor pattern | |
| US8618538B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| CN109148535B (zh) | 阵列基板及其制造方法、显示面板 | |
| KR20090011704A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US11469328B2 (en) | TFT array substrate and preparation method thereof | |
| US20200098792A1 (en) | Array substrate, manufacturing method of the array substrate, and display panel | |
| TWI715310B (zh) | 畫素結構及其製造方法 | |
| US20220399376A1 (en) | Array substrate, method for manufacturing same, and display panel | |
| CN116613176A (zh) | 一种阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |