CN109742091A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN109742091A
CN109742091A CN201910024263.9A CN201910024263A CN109742091A CN 109742091 A CN109742091 A CN 109742091A CN 201910024263 A CN201910024263 A CN 201910024263A CN 109742091 A CN109742091 A CN 109742091A
Authority
CN
China
Prior art keywords
layer
insulating layer
base plate
orthographic projection
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910024263.9A
Other languages
English (en)
Other versions
CN109742091B (zh
Inventor
王明
李伟
赵策
宋威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910024263.9A priority Critical patent/CN109742091B/zh
Publication of CN109742091A publication Critical patent/CN109742091A/zh
Priority to PCT/CN2020/070327 priority patent/WO2020143552A1/zh
Priority to US16/966,847 priority patent/US11616113B2/en
Application granted granted Critical
Publication of CN109742091B publication Critical patent/CN109742091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板及其制备方法、显示装置，涉及显示技术领域，可避免显示基板中上下两层导电层交叠区产生静电放电，提高产品良率。该制备方法包括：在衬底基板的上表面上方依次形成基底绝缘层、第一导电层；第一导电层在上表面上的正投影位于基底绝缘层在上表面上的正投影之内，且基底绝缘层在上表面上的正投影的面积小于上表面的面积；形成层间绝缘层，层间绝缘层在上表面上的正投影至少覆盖基底绝缘层在上表面上的正投影；形成层间绝缘层包括：依次形成第一绝缘层和第二绝缘层；第一绝缘层和第二绝缘层中的一者通过涂布有机绝缘材料形成，另一者采用无机绝缘材料制成。用于显示基板及包括该显示基板的显示装置的制备。

Description

显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
显示基板(如阵列基板)中形成有多层用于传输相应信号的导电层，相邻两层之间设置有用于电性隔离的绝缘层。下面为了方便描述，将位于下方的导电层称为第一导电层、位于上方的导电层称为第二导电层。
在一些显示基板中，第一导电层下方还设置有另一层绝缘层(即通常所称的基底绝缘层)，以将第一导电层与下方的其他导电结构电性隔离。为保证电性隔离的效果，并兼顾显示基板薄型化的设计要求，该基底绝缘层的面积通常仅略大于上方的第一导电层的面积，即基底绝缘层上具有未被第一导电层覆盖的区域(通常称为Tail，即尾部)。而中间的绝缘层(即通常所称的层间绝缘层)的面积通常较大(例如为整层沉积的一整层)，以将下方的第一导电层和基底绝缘层露出第一导电层的区域均覆盖住。
然而，由于制备工艺的限制，第一导电层的侧面(profile)通常朝向其底面倾斜，这就导致层间绝缘层沉积时在第一导电层的侧面与基底绝缘层的尾部处覆盖能力不足而导致厚度变薄，从而出现褶皱。这样，当后续形成与第一导电层有交叠的第二导电层时，第二导电层覆盖在基底绝缘层的褶皱处会形成尖端，当第二导电层上积累的电荷量较大时，尖端处极易将层间绝缘层上厚度较薄的褶皱处击穿，从而造成静电放电(即Electro-Static Discharge，简称为ESD)，导致第一导电层与第二导电层短路，影响信号的正常传输，降低产品良率。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种显示基板及其制备方法、显示装置，可避免显示基板中上下两层导电层交叠区产生静电放电，提高产品良率。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种显示基板的制备方法，包括：在衬底基板的上表面上方依次形成基底绝缘层、第一导电层；所述第一导电层在所述上表面上的正投影位于所述基底绝缘层在所述上表面上的正投影之内，且所述基底绝缘层在所述上表面上的正投影的面积小于所述上表面的面积；形成层间绝缘层，所述层间绝缘层在所述上表面上的正投影至少覆盖所述基底绝缘层在所述上表面上的正投影；形成所述层间绝缘层包括：依次形成第一绝缘层和第二绝缘层；所述第一绝缘层和所述第二绝缘层中的一者通过涂布有机绝缘材料形成，另一者采用无机绝缘材料制成。
在本发明一些实施例中，所述第一绝缘层采用无机绝缘材料制成，所述第二绝缘层通过涂布有机绝缘材料形成；形成所述层间绝缘层还包括：在所述第二绝缘层表面形成由无机绝缘材料制成的第三绝缘层。
在本发明一些实施例中，所述第一绝缘层与所述第三绝缘层采用同种无机绝缘材料制成。
在本发明一些实施例中，所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层的厚度相等。
在本发明一些实施例中，所述基底绝缘层上未被所述第一导电层覆盖的区域为突出部，所述层间绝缘层上覆盖所述突出部的区域为爬坡部；所述制备方法还包括：在所述层间绝缘层远离所述衬底基板的一侧表面形成第二导电层；其中，形成的所述第二导电层与所述爬坡部有交叠。
在本发明一些实施例中，形成的所述基底绝缘层为栅绝缘层，形成的所述层间绝缘层在所述上表面上的正投影覆盖所述上表面，形成的所述第一导电层为栅金属层以及形成的所述第二导电层为源漏金属层。
在本发明一些实施例中，形成的所述栅金属层包括栅线，形成的所述源漏金属层包括数据线，所述栅线与所述数据线交叉设置；形成的所述爬坡部位于，所述数据线与所述栅线交叉位置沿所述数据线的延伸方向的两侧。
本发明实施例再一方面提供一种显示基板，包括：依次设置在衬底基板的上表面上方的基底绝缘层、第一导电层；所述第一导电层在所述上表面上的正投影位于所述基底绝缘层在所述上表面上的正投影之内，且所述基底绝缘层在所述上表面上的正投影的面积小于所述上表面的面积；设置在所述上表面上方的层间绝缘层，所述层间绝缘层在所述上表面上的正投影至少覆盖所述基底绝缘层在所述上表面上的正投影；所述层间绝缘层包括：依次层叠设置的第一绝缘层和第二绝缘层；所述第一绝缘层和所述第二绝缘层中的一者采用有机绝缘材料制成，另一者采用无机绝缘材料制成。
在本发明一些实施例中，所述基底绝缘层上未被所述第一导电层覆盖的区域为突出部，所述层间绝缘层上覆盖所述突出部的区域为爬坡部；所述显示基板还包括：设置在所述层间绝缘层远离所述衬底基板的一侧表面的第二导电层；其中，所述第二导电层与所述爬坡部有交叠。
在本发明一些实施例中，所述基底绝缘层为栅绝缘层，所述层间绝缘层在所述上表面上的正投影覆盖所述上表面，所述第一导电层为栅金属层以及所述第二导电层为源漏金属层。
在本发明一些实施例中，所述栅金属层包括栅线，所述源漏金属层包括数据线，所述栅线与所述数据线交叉设置；所述爬坡部位于，所述数据线与所述栅线交叉位置沿所述数据线的延伸方向的两侧。
本发明实施例另一方面提供一种显示装置，包括上述任一项所述的显示基板。
基于此，通过本发明实施例提供的上述制备方法，用于覆盖基底绝缘层和第一导电层的层间绝缘层由无机绝缘材料和有机绝缘材料层叠而成，利用有机绝缘材料良好的覆盖性，能够使得所形成的层间绝缘层整体在覆盖基底绝缘层的突出部(即通常所称的尾部)时不会产生褶皱，或者，能够使得所形成的层间绝缘层整体在覆盖基底绝缘层的突出部(即通常所称的尾部)时仅产生非常微小、且不足以使得后续形成的导电层产生尖端的褶皱，极大地改善了仅采用无机绝缘材料制成的层间绝缘层覆盖到绝缘层尾部时的形貌，进而从根本上解决两层金属在交叠的褶皱处容易发生尖端ESD不良的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为相关技术提供的一种阵列基板的俯视结构示意图；
图1(b)为图1(a)中A-A'方向的剖面结构示意图；
图2(a)为相关技术提供的另一种阵列基板的俯视结构示意图；
图2(b)为图2(a)中A-A'方向的剖面结构示意图；
图3为图2(b)发生ESD前后的SEM照片；
图4为本发明实施例提供的一种显示基板的制备方法流程示意图；
图5为图4中通过步骤S01所形成的结构的剖面示意图；
图6(a)为通过步骤S02所形成的一种结构的剖面示意图；
图6(b)为通过步骤S02所形成的再一种结构的剖面示意图；
图7为通过步骤S02所形成的另一种结构的剖面示意图；
图8为图7所示的层间绝缘层的各层分步制备流程示意图；
图9为通过步骤S03所形成的一种结构的剖面示意图；
图10为本发明实施例提供的一种显示装置的结构示意图。
附图标记：
01-显示基板；02-显示装置；10-衬底基板；10a-上表面；
11-基底绝缘层；11a-突出部；w-宽度；11'-栅绝缘层；
12-第一导电层；12'-栅线；
13、13'-层间绝缘层；13a-远离衬底基板的一侧表面；
13b-爬坡部；131-第一绝缘层；132-第二绝缘层；133-第三绝缘层；14-第二导电层；14'-数据线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下，术语“第一”、“第二”仅用于描述目的，例如来区分不同的组成部分，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
例如，本发明说明书以及权利要求书中所使用的术语“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上/上方”、“下/下方”、“行/行方向”以及“列/列方向”等指示的方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于说明本发明的技术方案的简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
例如，在某些情况下，涉及“行方向”的实施例可以在“列方向”的情况下实施等等，相反亦如此。将本专利所述方案进行90°旋转或镜像后亦属本专利权利范畴。
以显示基板为阵列基板为例，下面先对相关技术中的阵列基板的具体结构作以下说明。
沿依次远离阵列基板中的衬底基板的方向，衬底基板上方设置有栅绝缘层(即Gate Insulator，简称为GI)、栅金属层(Gate)、层间绝缘层(Inter Layer Dielectric，简称为ILD)以及源漏金属层(SD)。
在传统结构的阵列基板中，如图1(a)所示，位于衬底基板10上方的栅金属层包括有多条栅线(Gate Line)12'，源漏金属层包括有多条数据线(Date Line)14'，栅线12'与数据线14'交叉设置，二者之间间隔有层间绝缘层，栅金属层下方设置有整层的栅绝缘层。
图1(a)中A-A'方向的剖面结构如图1(b)所示，由于在栅金属层(图1(b)中仅示意出栅金属层中的栅线12')下方设置有整层的栅绝缘层11'，即不会出现栅绝缘层仅略大于栅金属层的尾部，因此，层间绝缘层13'在覆盖整个栅金属层以及栅绝缘层时，对应于栅金属层侧面(图1(b)中仅示意出栅线12'的侧面，并以虚线框示意出)的部分相应地也不会出现褶皱，因此，后续形成的源漏金属层(图1(b)中仅示意出源漏金属层中的数据线)交叠在栅金属层侧面上的部分也不会产生尖端，从而不会产生DGS(即Data Gate Short，数据线与栅线发生短路)不良。
但是在相关技术中，以顶栅结构(Top Gate)的阵列基板为例，如图2(a)所示，位于衬底基板10上方的栅金属层包括有多条栅线(Gate Line)12'，源漏金属层包括有多条数据线(Date Line)14'，栅线12'与数据线14'交叉设置，二者之间间隔有层间绝缘层，栅金属层下方设置有面积略大于栅金属层的栅绝缘层11'，栅绝缘层11'略突出于栅金属层的部分称为尾部，即GITail。
图2(a)中A-A'方向的剖面结构如图2(b)所示，由于栅绝缘层11'上具有略突出于栅金属层(图2(b)中仅示意出栅金属层中的栅线12')的尾部，因此，层间绝缘层13'在覆盖整个栅金属层以及栅绝缘层时，对应于栅金属层侧面(图2(b)中仅示意出栅线12'的侧面，并以虚线框示意出)及栅绝缘层11'尾部的部分由于需要一次覆盖连续两层台阶，在栅绝缘层11'尾部会出现由于覆盖能力不足而产生的褶皱，这样，导致后续形成的源漏金属层(图2(b)中仅示意出源漏金属层中的数据线)交叠在栅金属层侧面上的部分在褶皱处形成尖端(如图2(b)中虚线框所示)，从而产生DGS不良。
图3中的(a)部分为图2(a)中AA'方向的剖面处的SEM(即Scanning ElectronMicroscope，扫描电子显微镜)照片，从该图中可以清楚地显示出，源漏金属层(图3中标记为SD层)交叠在栅金属层(图3中标记为Gate层)侧面上的部分在层间绝缘层(图3中标记为ILD)的褶皱处所形成尖端。
图3中的(b)部分为图2(a)中AA'方向的剖面处发生ESD后的SEM照片，从该图中可以清楚地显示出，SD层上积累的电荷通过在ILD的褶皱处所形成尖端产生静电放电，进而将下方的ILD击穿，从而使得SD层与更下方的Gate层短路，最终导致DGS不良。
在相关技术中，为改善层间绝缘层在覆盖栅金属层侧面以及栅绝缘层的突出区域的爬坡处出现的褶皱，一种尝试的方式是降低栅金属层侧面的倾斜度，然而，由于栅金属层的图形通常是通过湿法刻蚀所形成的，受限于刻蚀液的刻蚀方式，侧面的倾斜度难以制作的很小，因此，难以有效改善爬坡处出现褶皱的情况。
另一种尝试的方式是将栅绝缘层突出于栅金属层的尾部缩短，然而，由于采用绝缘材料制成的栅绝缘层的图形，与采用金属材料制成的栅金属层的图形是通过不同的刻蚀工艺所形成的，当栅绝缘层尾部缩短后，会造成例如栅绝缘层被过渡刻蚀(即过刻)，从而导致栅金属层中的栅极与更下方的有源层相接触，从而产生栅绝缘层的隔离不良，进而对TFT(即Thin Film Transistor，薄膜晶体管)的电学性能造成极大影响。
因此，上述尝试的解决方式均难以有效改善层间绝缘层爬坡处出现的褶皱不良。
可以理解的是，以上对相关技术的描述，仅以数据线与栅线在层间绝缘层的褶皱上的交叠区存在ESD不良为例进行描述，相关技术中，只要上层导电层与下层导电层之间的层间绝缘层，在覆盖下层导电层及位于下层导电层下方的基底绝缘层的爬坡处存在褶皱，均会出现上述的ESD不良，例如，栅金属层还可包括有与栅线同层设置的存储电容上电极、源漏金属层还可包括有与数据线同层设置的存储电容下电极，存储电容上电极与存储电容下电极交叠区也会存在层间绝缘层的褶皱，从而产生ESD不良，具体结构此处不再赘述。
基于此，为解决上述技术问题，本发明实施例一方面提供一种显示基板的制备方法，如图4所示，该制备方法包括如下步骤S01-步骤S02：
S01：如图5所示，在衬底基板10的上表面10a上方依次形成基底绝缘层11、第一导电层12；该第一导电层12在前述上表面10a上的正投影位于基底绝缘层11在前述上表面10a上的正投影之内，且基底绝缘层11在前述上表面10a上的正投影的面积小于上表面10a的面积；
S02：如图6(a)或图6(b)所示，形成层间绝缘层13，该层间绝缘层13在前述上表面10a上的正投影至少覆盖基底绝缘层11在前述上表面10a上的正投影；形成层间绝缘层13包括：依次形成第一绝缘层131和第二绝缘层132；第一绝缘层131和第二绝缘层132中的一者通过涂布有机绝缘材料形成，另一者采用无机绝缘材料制成。
需要说明的是，图5仅示意出在上述S01中，基底绝缘层11直接形成在衬底基板10的上表面10a的情况。本发明实施例不限于此，可以根据显示基板的具体结构设计要求，将基底绝缘层11形成在衬底基板10的上表面10a上的其他膜层表面，只要使得基底绝缘层11以及第一导电层12依次形成在衬底基板10的上表面10a上方(包括但不限于基底绝缘层11与上表面10a直接接触的情况)即可。
例如，当该显示基板具体为具有顶栅结构的TFT的阵列基板时，在形成基底绝缘层11之前，衬底基板10的上表面10a上还可形成有TFT的有源层等，在此情况下，基底绝缘层11即为栅绝缘层，该层的部分区域覆盖有源层，其余区域可设置在衬底基板10的上表面10a上。
请继续参阅图5，上述的“第一导电层12在前述上表面10a上的正投影位于基底绝缘层11在前述上表面10a上的正投影之内，且基底绝缘层11在前述上表面10a上的正投影的面积小于上表面10a的面积”，即指的是基底绝缘层11的层面面积小于衬底基板10的上表面10a的面积，并且，第一导电层12是形成在基底绝缘层11表面的，基底绝缘层11上还具有未被第一导电层12所覆盖的突出部11a。
需要指出的是，本发明实施例对突出部11a突出于第一导电层12的宽度(如图5中所标记的w)不作限定，可根据第一导电层12的具体图形、所形成的显示基板中的TFT的电学性能稳定性要求以及所形成的显示基板的具体薄型化设计要求等参数灵活设置，示例的，该宽度w可以为1μm或接近1μm均可。
可以理解的是，在上述S02中，形成的层间绝缘层13在前述上表面10a上的正投影至少覆盖基底绝缘层11在前述上表面10a上的正投影，由于第一导电层12在前述上表面10a上的正投影位于基底绝缘层11在前述上表面10a上的正投影之内，因此，层间绝缘层13自然也覆盖第一导电层12。
请继续参阅图6(a)或图6(b)，为简化工艺，形成的层间绝缘层13的正投影覆盖整个上表面10a，例如，覆盖整个第一导电层12、基底绝缘层11未被第一导电层12所覆盖的突出部11a以及上表面10a未被第一导电层12所覆盖的区域。
这里，第一绝缘层131、第二绝缘层132依次形成在上表面10a上方，其中，第一绝缘层131和第二绝缘层132中的一者通过涂布有机绝缘材料形成，另一者采用无机绝缘材料制成。
其中，所谓“涂布”即指采用涂布工艺，将流体态的有机绝缘材料喷涂于物体表面的技术，以形成第一绝缘层131和第二绝缘层132中的一者，具体的工艺方式包括但不限于：喷涂、旋涂、喷墨打印。
即，如图6(a)所示，当位于下方的第一绝缘层131采用无机绝缘材料制成时，位于上方的第二绝缘层132则通过涂布有机绝缘材料形成；反之，如图6(b)所示，当位于下方的第一绝缘层131通过涂布有机绝缘材料形成时，位于上方的第二绝缘层132则采用无机绝缘材料制成。
需要指出的是，有机绝缘材料和无机绝缘材料均可以沿用本领域的相关材料，本发明实施例对此不作限定。并且，本发明实施例对采用无机绝缘材料所制成的第一绝缘层131或第二绝缘层132的制备方法不作限定，可以采用本领域的相关技术，例如CVD(即Chemical Vapor Deposition，化学气相沉积)工艺来形成采用无机绝缘材料制成的第一绝缘层131或第二绝缘层132。
这里，由于有机绝缘材料是采用涂布工艺(即Coating)所形成的，且有机绝缘材料具有流体性质，因此，当有机绝缘材料是形成在上方，即如图6(a)所示，位于上方的第二绝缘层132通过涂布有机绝缘材料形成时，下方的第一绝缘层131则是采用无机材料绝缘材料制成，由于无机材料绝缘材料在制备过程(例如CVD制备过程)中没有流动性，因此，第一绝缘层131在覆盖到基底绝缘层11的突出部11a上会产生褶皱。而由于之后形成的第二绝缘层132是采用涂布有机绝缘材料的方式形成的，能够将褶皱填平，从而使得第二绝缘层132在覆盖到第一绝缘层131的褶皱处不会形成褶皱，或者仅会形成凹凸不平的程度非常微小的褶皱，进而从根本上解决两层金属在交叠的褶皱处容易发生ESD不良的问题。
同样的，当有机绝缘材料是形成在下方，即如图6(b)所示，位于下方的第一绝缘层131通过涂布有机绝缘材料形成时，第一绝缘层131在基底绝缘层11的突出部11a上能够厚度均匀地覆盖，从而不会形成褶皱或者形成的褶皱的凹凸不平的程度非常小；这样，之后采用无机绝缘材料制成的第二绝缘层132覆盖在下方的第一绝缘层131上时，在突出部11a上方相应地也不会形成褶皱，或者由于第二绝缘层132是具有一定厚度的，能够将第一绝缘层131在覆盖突出部11a时所形成的极小程度的褶皱填平，进而从根本上解决两层金属在交叠的褶皱处容易发生ESD不良的问题。
需要指出的是，在层间绝缘层13中设置采用无机绝缘材料制成的第一绝缘层131或第二绝缘层132的原因是，由于层间绝缘层13的下方形成有第一导电层12，通常采用金属材料制成，容易受到水汽的侵蚀，而无机绝缘材料相比于有机绝缘材料结构更为致密，具有更优异的隔离性能，因此，在层间绝缘层13中增加无机绝缘材料，以提高层间绝缘层13整体的隔离性能。
基于此，通过本发明实施例提供的上述制备方法，用于覆盖基底绝缘层11和第一导电层12的层间绝缘层13由无机绝缘材料和有机绝缘材料层叠而成，利用有机绝缘材料良好的覆盖性，能够使得所形成的层间绝缘层13整体在覆盖基底绝缘层11的突出部11a(即通常所称的尾部)时不会产生褶皱，或者，能够使得所形成的层间绝缘层13整体在覆盖基底绝缘层11的突出部11a(即通常所称的尾部)时仅产生非常微小、且不足以使得后续形成的导电层产生尖端的褶皱，极大地改善了仅采用无机绝缘材料制成的层间绝缘层覆盖到绝缘层尾部时的形貌，进而从根本上解决两层金属在交叠的褶皱处容易发生尖端ESD不良的问题。
并且，在层间绝缘层13中增加无机绝缘材料，还能够提高层间绝缘层13整体的隔离性能。
进一步的，本发明实施例将层间绝缘层13设置为“无机+有机+无机”的层叠结构，即如图7所示，下方的第一绝缘层131采用无机绝缘材料制成，上方的第二绝缘层132通过涂布有机绝缘材料形成。上述S02还包括：在第二绝缘层132表面形成由无机绝缘材料制成的第三绝缘层133。
这里，考虑到上述层间绝缘层13通常为栅绝缘层，还需要覆盖下方的TFT有源层(即上述显示基板的制备方法还可包括有在形成层间绝缘层之前，在衬底基板的上表面上形成有源层的步骤)，然而由于有机绝缘材料自身的材料特性，采用有机绝缘材料制成的绝缘层表面会存在较多的悬挂键，若与有源层直接接触，会对有源层的电子迁移率造成影响；同时，还考虑到上述层间绝缘层13上方后续还需形成与第一导电层12交叠的第二导电层，由于第二导电层通常采用电阻率较低的金属材料制成，金属材料直接沉积在有机绝缘材料表面的附着性较差，因此，本发明实施例进一步将通过涂布有机绝缘材料所形成的第二绝缘层132设置在中间，从而形成“无机+有机+无机”的层叠结构，使得所形成的层间绝缘层13在解决两层金属在交叠的褶皱处容易发生ESD不良的同时，进一步提供与下方的TFT有源层更优的接触性能以及与上方的第二导电层更牢固的附着性。
这里，为简化制备工艺，第一绝缘层131与第三绝缘层133采用同种无机绝缘材料制成。并且，第一绝缘层131、第二绝缘层132以及第三绝缘层133的厚度相等。
如图8所示，下面提供一个示例，用于详细描述层间绝缘层13中各层的制备过程：
(1)采用CVD工艺沉积第一绝缘层131：
此时，由于基底绝缘层11存在未被第一导电层12所覆盖的突出部11a以及第一导电层12侧面的倾斜角度较大，第一绝缘层131在爬坡处会出现褶皱现象。
其中，沉积的第一绝缘层131的材料为氧化硅(SiOx，下标X表示氧原子比例不作限定)，反应源为N2O等离子体和SiH4等离子体，在CVD腔室内通入气流量的比例为N2O：SiH4＝40:1，等离子的射频功率(RF Power)为2～8kw(具体可以为4kw)，设定的沉积厚度为常规层间绝缘层厚度的1/3，例如为
(2)采用涂布工艺(Coating)形成第二绝缘层132：
此时，由于有机绝缘材料的流动特性，可以在涂布时将下方的第一绝缘层131上的褶皱填平。
其中，涂布的材料可以为透明或透过率较高的常规有机绝缘材料，例如，聚对苯二甲酸乙二醇酯(即polyethylene terephthalate，简称为PET)、聚碳酸酯(即polycarbonate，简称为PC)、聚甲基丙烯酸甲酯(即polymethyl methacrylate，简称为PMMA)、聚酰亚胺(即polyimide，简称为PI)、聚醚砜树脂(即polyethersulfone resin，简称为PES)以及光刻胶(即Photoresist，简称为PR)材料中的至少一种。设定的涂布厚度为常规层间绝缘层厚度的1/3，例如为
(3)采用CVD工艺沉积第三绝缘层133：
采用无机绝缘材料制成的第三绝缘层133可以为后续沉积的第二导电层提供一个具有较高牢固性的衬底，沉积的具体参数与沉积的第一绝缘层131的CVD工艺相同，此处不再赘述。
这样，可以在保证层间绝缘层13的厚度与常规设计相同的情况下，通过“无机+有机+无机”的层叠结构，利用中间的有机绝缘材料改善层间绝缘层13覆盖在基底绝缘层11的突出部11a处的爬坡形貌，使得该处成缓慢倾斜，不会出现凹凸不平的褶皱，从而避免后续形成的第二导电层在爬坡处形成尖端，进而从根本上解决两层金属在交叠的褶皱处容易发生尖端ESD不良的问题。
如图9所示，上述基底绝缘层11上未被第一导电层12所覆盖的区域为突出部11a，相应的，层间绝缘层13上覆盖该突出部11a的区域则为爬坡部13b；上述制备方法还包括步骤S03：请继续参阅图9，在层间绝缘层13远离衬底基板10的一侧表面13a形成第二导电层14；其中，形成的第二导电层14与爬坡部13b有交叠。
这里，以上图9仅以层间绝缘层13为“无机+有机+无机”的层叠结构为例进行说明，本发明实施例不限于此，层间绝缘层13也可仅包括无机绝缘层与有机绝缘层，具体结构请参见上述说明，此处不再赘述。
这样，由于爬坡部13b的形貌为坡度缓慢上升，且没有褶皱，因此，形成的第二导电层14与爬坡部13b有交叠的区域相应地也不会产生尖端，进而从根本上解决了由于爬坡部产生褶皱而导致的上方的导电层上的尖端放电不良。
示例的，形成的基底绝缘层11为栅绝缘层GI，形成的层间绝缘层13在衬底基板10的上表面10a上的正投影覆盖整个上表面10a(即为整层绝缘层)，形成的第一导电层12为栅金属层(即Gate层)以及形成的第二导电层14为源漏金属层(即SD层)。
其中，形成的栅金属层包括栅线，形成的源漏金属层包括数据线，栅线与数据线交叉设置；形成的爬坡部位于，数据线与栅线交叉位置沿数据线的延伸方向的两侧。
这里，本发明实施例制备的上述显示基板中除层间绝缘层至少采用“无机+有机”的层叠结构之外，其余结构均可沿用相关设计，栅线与数据线的交叉位置请参考图2(a)，本发明实施例提供的上述各剖面图的剖视方向也可参考图2(a)中的A-A'方向。
进一步的，上述栅金属层还可包括栅极、源漏金属层还可包括源极、漏极，层间绝缘层下方还可覆盖有源层，源极、漏极分别通过贯通层间绝缘层的不同过孔与下方的有源层相接触，从而使得上述结构的栅极、源极、漏极以及有源层构成顶栅型TFT。
形成过孔的方式包括但不限于：当至少由“无机+有机”材料构成的层间绝缘层13形成后，通过激光打孔的方式，一次将层间绝缘层13中的各层贯穿，以露出下方的有源层，从而使得源极、漏极通过过孔与下方的有源层相接触。
或者，以层间绝缘层13中依次形成的第一绝缘层131、第二绝缘层132以及第三绝缘层133分别由无机绝缘材料、光刻胶材料以及无机绝缘材料制成为例，形成过孔的方式还可以为，在沉积第一绝缘层131后，通过例如干法刻蚀的方式在第一绝缘层131上形成露出下方有源层的无机层过孔；在涂覆光刻胶材料后，采用同一掩膜板(Mask)对形成的第二绝缘层132进行曝光，并显影，从而在同一位置形成光刻胶层过孔，以露出有源层；在沉积第三绝缘层133后，通过例如干法刻蚀的方式，继续通过同一掩膜板对形成的第三绝缘层133进行构图，继续在同一位置形成无机层过孔，三层过孔的位置相同，从而露出下方的有源层，使得源极、漏极通过过孔与下方的有源层相接触。
进一步的，本发明实施例再一方面提供一种显示基板，请继续参阅图6(a)、图6(b)以及图7中的任一附图，该显示基板01包括：依次设置在衬底基板10的上表面10a上方的基底绝缘层11、第一导电层12；该第一导电层12在前述上表面10a上的正投影位于基底绝缘层11在前述上表面10a上的正投影之内，且基底绝缘层11在上表面10a上的正投影的面积小于该上表面10a的面积；设置在上表面10a上方的层间绝缘层13，该层间绝缘层13在上表面10a上的正投影至少覆盖基底绝缘层11在上表面10a上的正投影；该层间绝缘层13包括：依次层叠设置的第一绝缘层131和第二绝缘层132；第一绝缘层131和第二绝缘层132中的一者采用有机绝缘材料制成，另一者采用无机绝缘材料制成。
上述显示基板01所能实现的有益效果与本发明实施例第一方面所提供的显示基板的制备方法所能实现的有益效果相同，此处不再赘述。
请继续参阅图9，上述基底绝缘层11上未被第一导电层12所覆盖的区域为突出部11a，相应的，层间绝缘层13上覆盖该突出部11a的区域则为爬坡部13b；上述显示基板01还包括：设置在层间绝缘层13远离衬底基板10的一侧表面13a的第二导电层14；其中，第二导电层14与爬坡部13b有交叠。
示例的，形成的基底绝缘层11为栅绝缘层GI，形成的层间绝缘层13在衬底基板10的上表面10a上的正投影覆盖整个上表面10a(即为整层绝缘层)，形成的第一导电层12为栅金属层(即Gate层)以及形成的第二导电层14为源漏金属层(即SD层)。
其中，形成的栅金属层包括栅线，形成的源漏金属层包括数据线，栅线与数据线交叉设置；形成的爬坡部位于，数据线与栅线交叉位置沿数据线的延伸方向的两侧。
这里，上述显示基板01具体可以为阵列基板，即栅金属层还可包括栅极、源漏金属层还可包括源极、漏极，层间绝缘层下方还可覆盖有源层，源极、漏极分别通过贯通层间绝缘层的不同过孔与下方的有源层相接触，从而使得上述结构的栅极、源极、漏极以及有源层构成顶栅型TFT；上述显示基板01还可包括有像素电极、公共电极，或阳极、发光层以及阴极等，具体结构可沿用相关设计，本发明实施例不再赘述。
在上述基础上，本发明实施例另一方面提供一种显示装置，如图10所示，该显示装置02包括上述任一实施例所示的显示基板01。
示例的，该显示装置02为LCD显示(即Liquid Crystal Display，液晶显示)装置。即，当上述显示基板01为阵列基板时，该显示装置02还包括与阵列基板对合的彩膜基板，以及位于二者之间的液晶层；当上述显示基板01为COA型阵列基板(即color filter onarray，指阵列基板中集成有彩膜层)时，该显示装置02还包括与COA型阵列基板对合的盖板，以及位于二者之间的液晶层。
示例的，该显示装置还可以为OLED(即Organic Light-Emitting Diode，有机电致发光显示二极管)显示装置。即，当上述显示基板01包括阵列基板以及设置在阵列基板上的OLED器件层。
根据OLED器件层发光方式的不同，上述显示装置还可以包括用于实现其他功能的结构，例如，当OLED器件层发出彩色光(例如为R、G、B时)，上述显示装置还可以包括有盖板；当OLED器件层发出白光时，上述显示装置还可以包括有彩膜基板，或是上述显示基板还包括有彩膜层。
本发明实施例提供的上述显示模组可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置包括但不限于移动电话、无线装置、个人数据助理(Portable Android Device，缩写为PAD)、手持式或便携式计算机、GPS(Global Positioning System，全球定位系统)接收器/导航器、相机、MP4(全称为MPEG-4Part 14)视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于显示一件珠宝的图像的显示器)等。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种显示基板的制备方法，其特征在于，包括：
在衬底基板的上表面上方依次形成基底绝缘层、第一导电层；所述第一导电层在所述上表面上的正投影位于所述基底绝缘层在所述上表面上的正投影之内，且所述基底绝缘层在所述上表面上的正投影的面积小于所述上表面的面积；
形成层间绝缘层，所述层间绝缘层在所述上表面上的正投影至少覆盖所述基底绝缘层在所述上表面上的正投影；形成所述层间绝缘层包括：依次形成第一绝缘层和第二绝缘层；所述第一绝缘层和所述第二绝缘层中的一者通过涂布有机绝缘材料形成，另一者采用无机绝缘材料制成。
2.根据权利要求1所述的显示基板的制备方法，其特征在于，所述第一绝缘层采用无机绝缘材料制成，所述第二绝缘层通过涂布有机绝缘材料形成；
形成所述层间绝缘层还包括：在所述第二绝缘层表面形成由无机绝缘材料制成的第三绝缘层。
3.根据权利要求2所述的显示基板的制备方法，其特征在于，所述第一绝缘层与所述第三绝缘层采用同种无机绝缘材料制成。
4.根据权利要求2所述的显示基板的制备方法，其特征在于，所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层的厚度相等。
5.根据权利要求1至4任一项所述的显示基板的制备方法，其特征在于，所述基底绝缘层上未被所述第一导电层覆盖的区域为突出部，所述层间绝缘层上覆盖所述突出部的区域为爬坡部；
所述制备方法还包括：在所述层间绝缘层远离所述衬底基板的一侧表面形成第二导电层；其中，形成的所述第二导电层与所述爬坡部有交叠。
6.根据权利要求5所述的显示基板的制备方法，其特征在于，形成的所述基底绝缘层为栅绝缘层，形成的所述层间绝缘层在所述上表面上的正投影覆盖所述上表面，形成的所述第一导电层为栅金属层以及形成的所述第二导电层为源漏金属层。
7.根据权利要求6所述的显示基板的制备方法，其特征在于，形成的所述栅金属层包括栅线，形成的所述源漏金属层包括数据线，所述栅线与所述数据线交叉设置；
形成的所述爬坡部位于，所述数据线与所述栅线交叉位置沿所述数据线的延伸方向的两侧。
8.一种显示基板，其特征在于，包括：
依次设置在衬底基板的上表面上方的基底绝缘层、第一导电层；所述第一导电层在所述上表面上的正投影位于所述基底绝缘层在所述上表面上的正投影之内，且所述基底绝缘层在所述上表面上的正投影的面积小于所述上表面的面积；
设置在所述上表面上方的层间绝缘层，所述层间绝缘层在所述上表面上的正投影至少覆盖所述基底绝缘层在所述上表面上的正投影；所述层间绝缘层包括：依次层叠设置的第一绝缘层和第二绝缘层；所述第一绝缘层和所述第二绝缘层中的一者采用有机绝缘材料制成，另一者采用无机绝缘材料制成。
9.根据权利要求8所述的显示基板，其特征在于，所述基底绝缘层上未被所述第一导电层覆盖的区域为突出部，所述层间绝缘层上覆盖所述突出部的区域为爬坡部；
所述显示基板还包括：设置在所述层间绝缘层远离所述衬底基板的一侧表面的第二导电层；其中，所述第二导电层与所述爬坡部有交叠。
10.根据权利要求9所述的显示基板，其特征在于，所述基底绝缘层为栅绝缘层，所述层间绝缘层在所述上表面上的正投影覆盖所述上表面，所述第一导电层为栅金属层以及所述第二导电层为源漏金属层。
11.根据权利要求10所述的显示基板，其特征在于，所述栅金属层包括栅线，所述源漏金属层包括数据线，所述栅线与所述数据线交叉设置；
所述爬坡部位于，所述数据线与所述栅线交叉位置沿所述数据线的延伸方向的两侧。
12.一种显示装置，其特征在于，包括如权利要求8至11任一项所述的显示基板。
CN201910024263.9A 2019-01-10 2019-01-10 显示基板及其制备方法、显示装置 Active CN109742091B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910024263.9A CN109742091B (zh) 2019-01-10 2019-01-10 显示基板及其制备方法、显示装置
PCT/CN2020/070327 WO2020143552A1 (zh) 2019-01-10 2020-01-03 显示基板及其制备方法、显示装置
US16/966,847 US11616113B2 (en) 2019-01-10 2020-01-03 Display substrate, preparation method therefor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910024263.9A CN109742091B (zh) 2019-01-10 2019-01-10 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN109742091A true CN109742091A (zh) 2019-05-10
CN109742091B CN109742091B (zh) 2021-08-31

Family

ID=66364367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910024263.9A Active CN109742091B (zh) 2019-01-10 2019-01-10 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US11616113B2 (zh)
CN (1) CN109742091B (zh)
WO (1) WO2020143552A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110197831A (zh) * 2019-06-19 2019-09-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
CN110389685A (zh) * 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置
CN111200061A (zh) * 2019-12-20 2020-05-26 厦门市三安集成电路有限公司 一种半导体器件电容结构及其制作方法
WO2020143552A1 (zh) * 2019-01-10 2020-07-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111430383A (zh) * 2020-05-20 2020-07-17 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN112909019A (zh) * 2021-01-19 2021-06-04 鄂尔多斯市源盛光电有限责任公司 阵列基板、阵列基板的制备方法及显示装置
CN114585149A (zh) * 2021-10-12 2022-06-03 友达光电股份有限公司 电路基板
WO2022217599A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法与显示装置
WO2024037324A1 (zh) * 2022-08-16 2024-02-22 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419297A (zh) * 2001-11-09 2003-05-21 株式会社半导体能源研究所 发光设备及其制造方法
CN101097868A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和显示器件
KR20120061537A (ko) * 2010-12-03 2012-06-13 엘지디스플레이 주식회사 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법
CN104465652A (zh) * 2014-12-05 2015-03-25 上海天马微电子有限公司 一种阵列基板、显示装置及阵列基板的制作方法
US20170098792A1 (en) * 2015-10-06 2017-04-06 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing same, and electronic device including thin same
CN106783896A (zh) * 2017-03-31 2017-05-31 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603192B2 (en) * 1999-07-30 2003-08-05 Stmicroelectronics, Inc. Scratch resistance improvement by filling metal gaps
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR101160489B1 (ko) 2006-04-07 2012-06-26 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
US20130335312A1 (en) * 2012-06-15 2013-12-19 Qualcomm Mems Technologies, Inc. Integration of thin film switching device with electromechanical systems device
JP5997299B2 (ja) 2015-01-05 2016-09-28 株式会社カネカ 薄膜トランジスタ
JP6486291B2 (ja) * 2016-02-24 2019-03-20 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
KR102615687B1 (ko) 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
KR20180066948A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109742091B (zh) * 2019-01-10 2021-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419297A (zh) * 2001-11-09 2003-05-21 株式会社半导体能源研究所 发光设备及其制造方法
CN101097868A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和显示器件
KR20120061537A (ko) * 2010-12-03 2012-06-13 엘지디스플레이 주식회사 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법
CN104465652A (zh) * 2014-12-05 2015-03-25 上海天马微电子有限公司 一种阵列基板、显示装置及阵列基板的制作方法
US20170098792A1 (en) * 2015-10-06 2017-04-06 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing same, and electronic device including thin same
CN106783896A (zh) * 2017-03-31 2017-05-31 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020143552A1 (zh) * 2019-01-10 2020-07-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11616113B2 (en) 2019-01-10 2023-03-28 Boe Technology Group Co., Ltd. Display substrate, preparation method therefor, and display device
CN110197831A (zh) * 2019-06-19 2019-09-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
WO2020253652A1 (zh) * 2019-06-19 2020-12-24 京东方科技集团股份有限公司 显示基板、其制作方法、显示面板及显示装置
CN110197831B (zh) * 2019-06-19 2021-09-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
CN110389685A (zh) * 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置
US11907481B2 (en) 2019-07-23 2024-02-20 Boe Technology Group Co., Ltd. Touch display panel, method for preparing the same, and display device
CN111200061B (zh) * 2019-12-20 2023-03-17 厦门市三安集成电路有限公司 一种半导体器件电容结构及其制作方法
CN111200061A (zh) * 2019-12-20 2020-05-26 厦门市三安集成电路有限公司 一种半导体器件电容结构及其制作方法
CN111430383A (zh) * 2020-05-20 2020-07-17 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN111430383B (zh) * 2020-05-20 2023-04-28 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
US11785811B2 (en) 2020-05-20 2023-10-10 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate comprising an interlay insulation layer including at least two inorganic insulation layers and at least one organic insulation layer laminated one on another
CN112909019A (zh) * 2021-01-19 2021-06-04 鄂尔多斯市源盛光电有限责任公司 阵列基板、阵列基板的制备方法及显示装置
CN115516637A (zh) * 2021-04-16 2022-12-23 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法与显示装置
WO2022217599A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法与显示装置
CN114585149A (zh) * 2021-10-12 2022-06-03 友达光电股份有限公司 电路基板
WO2024037324A1 (zh) * 2022-08-16 2024-02-22 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制备方法

Also Published As

Publication number Publication date
US20210043714A1 (en) 2021-02-11
US11616113B2 (en) 2023-03-28
WO2020143552A1 (zh) 2020-07-16
CN109742091B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
CN109742091A (zh) 显示基板及其制备方法、显示装置
TWI651877B (zh) 顯示裝置
US20180172222A1 (en) Light-emitting device
CN107808896A (zh) 一种显示面板、显示面板的制作方法及显示装置
US11335870B2 (en) Display substrate and preparation method thereof, and display device
US10103350B2 (en) Function panel and manufacturing method thereof
JP2007142446A (ja) Ａｍｅｌ（アクティブマトリックスｅｌ）ディスプレイパネルおよびその製造方法
US9188867B2 (en) Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
CN107665916A (zh) 有机发光显示装置及其制造方法
CN109920933A (zh) 显示基板及其制造方法，显示面板、显示装置
CN107026177A (zh) 一种coa基板及其制备方法、显示装置
WO2020114462A1 (zh) 基板及其制备方法、显示面板及其制备方法、显示装置
CN112271197A (zh) 显示基板及其制备方法、显示装置
CN110046610A (zh) 一种指纹识别显示装置及其制备方法、显示设备
CN111785760A (zh) 一种显示基板及其制备方法、显示装置
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
CN113241368A (zh) 显示面板及显示装置
CN113241416A (zh) 发光基板及其制备方法和发光装置
US20220293704A1 (en) Display substrate and manufacturing method therefor, and display device
US20240016008A1 (en) Display substrate motherboard and preparation method thereof, display substrate and preparation method thereof
KR20140108791A (ko) 유기전계발광표시장치 및 그 제조방법
KR102554738B1 (ko) 유기발광표시장치 및 이의 제조방법
KR102434366B1 (ko) 플렉서블 표시 장치
KR102044137B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP2007095379A (ja) 有機ｅｌ表示装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant