WO2020143552A1 - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
WO2020143552A1
WO2020143552A1 PCT/CN2020/070327 CN2020070327W WO2020143552A1 WO 2020143552 A1 WO2020143552 A1 WO 2020143552A1 CN 2020070327 W CN2020070327 W CN 2020070327W WO 2020143552 A1 WO2020143552 A1 WO 2020143552A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
sub
layer
base substrate
base
Prior art date
Application number
PCT/CN2020/070327
Other languages
English (en)
French (fr)
Inventor
王明
李伟
赵策
宋威
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/966,847 priority Critical patent/US11616113B2/en
Publication of WO2020143552A1 publication Critical patent/WO2020143552A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Definitions

  • the present disclosure relates to the field of display technology, and in particular, to a display substrate, a preparation method thereof, and a display device.
  • a method for manufacturing a display substrate includes: providing a base substrate; forming a base insulating layer, a first conductive layer and an interlayer insulating layer in this order on one side of the base substrate.
  • the first conductive layer has at least one cross section
  • the base insulating layer has a portion extending outward with respect to each of the at least one cross section, the cross section and the corresponding outwardly extending section
  • the interlayer insulating layer covers at least the concave-convex portion.
  • the forming of the interlayer insulating layer includes: sequentially stacking and forming a first sub-insulating layer and a second sub-insulating layer; one of the first sub-insulating layer and the second sub-insulating layer is cured with a flowable insulating material form.
  • the flowable insulating material includes an organic insulating material.
  • the other of the first sub-insulating layer and the second sub-insulating layer is formed of an inorganic insulating material.
  • one of the first sub-insulating layer and the second sub-insulating layer is formed by curing a flowable insulating material, including: using a flowable insulating material to form an insulating film through a coating process ; The insulating film is cured to form one of the first sub-insulating layer and the second sub-insulating layer.
  • the curing process includes a thermal curing process.
  • the temperature range of the heat curing process is 200°C to 250°C, and the time range of the heat curing process is 10min to 30min.
  • forming the interlayer insulating layer further includes: forming a third sub-insulating layer on a surface of the second sub-insulating layer facing away from the base substrate.
  • One of the first sub-insulating layer and the second sub-insulating layer, and/or, the third sub-insulating layer is formed of an inorganic insulating material.
  • the first sub-insulating layer and the third sub-insulating layer are formed of the same inorganic insulating material.
  • the method for manufacturing the display substrate further includes: forming a second conductive layer on a surface of the interlayer insulating layer facing away from the base substrate.
  • the orthographic projection of the second conductive layer on the base substrate partially overlaps the orthographic projection of at least one of the concavo-convex portions on the base substrate.
  • the display substrate includes: a base substrate; and, a base insulating layer, a first conductive layer, and an interlayer insulating layer provided on one side of the base substrate are sequentially stacked.
  • the first conductive layer has at least one cross section
  • the base insulating layer has a portion extending outward with respect to each of the at least one cross section, the cross section and the corresponding outwardly extending section
  • the interlayer insulating layer covers at least the concave-convex portion.
  • the interlayer insulating layer includes: a first sub-insulating layer and a second sub-insulating layer stacked in sequence; one of the first sub-insulating layer and the second sub-insulating layer is a liquid cured layer.
  • the material of the liquid curing layer includes a flowable organic insulating material.
  • the other of the first sub-insulating layer and the second sub-insulating layer is an inorganic insulating layer.
  • the interlayer insulating layer further includes: a third sub-insulating layer disposed on a surface of the second sub-insulating layer facing away from the base substrate.
  • a third sub-insulating layer disposed on a surface of the second sub-insulating layer facing away from the base substrate.
  • One of the first sub-insulating layer and the second sub-insulating layer, and/or the third sub-insulating layer is an inorganic insulating layer.
  • the thickness of the first sub-insulating layer, the thickness of the second sub-insulating layer, and the thickness of the third sub-insulating layer are equal or approximately equal.
  • the display substrate further includes: a second conductive layer disposed on a surface of the interlayer insulating layer that is away from the base substrate.
  • the orthographic projection of the second conductive layer on the base substrate partially overlaps the orthographic projection of at least one of the concavo-convex portions on the base substrate.
  • the base insulating layer is a gate insulating layer
  • the first conductive layer is a gate metal layer.
  • the orthographic projection of the gate metal layer on the base substrate is located at the gate insulating layer.
  • the second conductive layer is a source-drain metal layer, an orthographic projection of the source-drain metal layer on the base substrate and the interlayer insulating layer on the substrate The orthographic projections on the substrate partially overlap.
  • the gate metal layer includes a plurality of gate lines arranged in parallel or substantially parallel
  • the source-drain metal layer includes a plurality of data lines arranged in parallel or substantially parallel
  • the plurality of gate lines and the Multiple data lines are cross-insulated.
  • Each grid line of the plurality of grid lines corresponds to at least one concave-convex portion.
  • the orthographic projection of the concavo-convex portion on the base substrate partially overlaps the orthographic projection of the plurality of data lines on the base substrate, and the overlapping portion of the two orthographic projections is located on the grid line and the Beside the intersection of multiple data lines.
  • a display device in yet another aspect, includes the display substrate as in some embodiments described above.
  • FIG. 1 is a top view of a display substrate according to related art
  • FIG. 2 is a cross-sectional structure diagram of the local area in FIG. 1 along the PPP′ direction;
  • Figure 3 is an SEM (Scanning Electron Microscope) image of the structure shown in Figure 2;
  • FIG. 4 is an SEM image of ESD (Electro-Static Discharge) phenomenon in the structure shown in FIG. 2;
  • FIG. 5 is a flowchart of a method for manufacturing a display substrate according to some embodiments of the present disclosure
  • FIG. 6 is a flow chart of manufacturing a display substrate according to some embodiments of the present disclosure.
  • FIG. 7 is a flow chart of manufacturing a display substrate along the DD' direction in FIG. 6;
  • FIG. 8 is a flow chart of another display substrate along the DD' direction in FIG. 6;
  • FIG. 9 is a flowchart of manufacturing another display substrate along the DD' direction in FIG. 6;
  • FIG. 12 is a structural diagram of another display substrate along the line EE' in FIG. 10;
  • FIG. 13 is a structural diagram of another display substrate along the line EE' in FIG. 10;
  • FIG. 14 is a structural diagram of a display device according to some embodiments of the present disclosure.
  • first”, “second”, and “third” are used for descriptive purposes only and cannot be understood as indicating or implying relative importance or implicitly indicating the number of indicated technical features. Thus, features defined as “first”, “second”, and “third” may explicitly or implicitly include one or more of the features.
  • the structure of the array substrate in the related art will be schematically described below.
  • FIG. 1 and FIG. 2 illustrate the case where the source-drain metal layer 5'includes the data line 51'
  • the source-drain metal layer 5' corresponds to two consecutive steps
  • the structure part is easy to form a tip at the fold (as shown by the dotted frame in FIG. 2), which is prone to DGS (Data Gate Short, gate line and data line short-circuit) defects.
  • Fig. 4 is an SEM image of the ESD phenomenon in the structure shown in Fig. 2. It can be clearly shown from Fig. 4 that the charges accumulated on the source-drain metal layer 5'will generate electrostatic discharge phenomenon through the tip, and then the interlayers below The breakdown of the insulating layer 4'causes the source-drain metal layer 5'and the gate metal layer 3'to form a short circuit, which ultimately leads to poor DGS.
  • the slope of the side of the gate metal layer 3' is reduced.
  • the pattern of the gate metal layer 3' is usually formed by wet etching, limited by the etching method of the etching solution, the inclination of the side surface of the gate metal layer 3'is difficult to be made very small, therefore, It is difficult to effectively improve the occurrence of wrinkles at the climb.
  • the patterns in the first conductive layer 3 include a plurality of stripe patterns (such as gate lines) that are disconnected from each other and/or a plurality of block patterns (such as gates) that are disconnected from each other, two adjacent The opposite surface between the patterns is the cross section.
  • a base insulating film and a first metal film are sequentially formed on one side of the base substrate 1.
  • the interlayer insulating layer 4 covers the uneven portion B and portions other than the uneven portion B.
  • the interlayer insulating layer 4 covers the uneven portion B, and covers the first conductive layer 3 and the portion of the base substrate 1 that is not covered by the base insulating layer 2.
  • forming the interlayer insulating layer 4 includes: sequentially stacking to form a first sub-insulation Layer 41 and second sub-insulating layer 42.
  • One of the first sub-insulating layer 41 and the second sub-insulating layer 42 is formed by curing a flowable insulating material.
  • One of the first sub-insulating layer 41 and the second sub-insulating layer 42 is formed by solidifying a flowable insulating material, that is, as shown in (d) of FIG. 7, the first sub-insulating layer 41 is made of other materials ,
  • the second sub-insulating layer 42 is formed by solidifying a flowable insulating material; or, as shown in FIG. 8(d), the first sub-insulating layer 41 is formed by curing a flowable insulating material, and the second sub-insulating layer 42 is formed by Made of other materials.
  • the second sub-insulating layer 42 can be made smoother overall, reducing or even avoiding the second sub-insulating layer 42
  • the portion corresponding to the uneven portion B forms wrinkles, thereby reducing or even avoiding the formation of wrinkles in the entire portion of the interlayer insulating layer 4 corresponding to the uneven portion B.
  • the method for manufacturing the display substrate provided by the embodiment of the present disclosure, by setting the structure of the interlayer insulating layer 4 covering at least the concave-convex portion B to be a structure including at least two thin films stacked in sequence, and using a flowable insulating material Curing to form one of the at least two thin films can keep the surface of the entire interlayer insulating layer 4 facing away from the base substrate 1 as a relatively smooth surface, reducing or even avoiding the interlayer insulating layer 4 and the uneven portion
  • the portion corresponding to B is wrinkled, which effectively improves the morphology of the portion of the interlayer insulating layer 4 corresponding to the uneven portion B.
  • the morphology of the portion of the interlayer insulating layer 4 corresponding to the step B is effectively improved.
  • the portion of the other conductive layer corresponding to the concave-convex portion B can be flattened, and the other conductive layer can be avoided from the concave-convex portion B
  • the corresponding part forms a tip, thereby avoiding the problem of poor ESD between other conductive layers and the first conductive layer 3.
  • one of the first sub-insulating layer 41 and the second sub-insulating layer 42 is formed by curing using a flowable insulating material, including S270-S280.
  • coating refers to the technique of applying fluid materials to the surface of an object.
  • the coating process includes but is not limited to: spraying process, spin coating process or inkjet printing process.
  • the above curing process includes a thermal curing process.
  • the temperature, time, etc. of the thermal curing process are selected and set according to actual needs, and the disclosure does not limit this.
  • the temperature range of the heat curing process is 200°C to 250°C
  • the time range of the heat curing process is 10min to 30min.
  • the temperature range of the heat curing process is 200°C and the time range of the heat curing process is 30min; or, the temperature range of the heat curing process is 220°C and the time range of the heat curing process is 30min; or, the temperature range of the heat curing process It is 230°C, and the time range of heat curing treatment is 20min.
  • the flowable insulating material used in one of the first sub-insulating layer 41 and the second sub-insulating layer 42 includes an organic insulating material, that is, the first sub-insulating layer 41 and the second sub-insulating layer One of 42 can be formed by a coating process and a curing process using an organic insulating material.
  • the other of the first sub-insulating layer 41 and the second sub-insulating layer 42 is formed using an inorganic insulating material.
  • the embodiments of the present disclosure do not limit the preparation method of the first sub-insulating layer 41 or the second sub-insulating layer 42 formed by using an inorganic insulating material.
  • the first sub-insulating layer 41 or the second sub-insulating layer 42 may be formed by a CVD (Chemical Vapor Deposition) process.
  • the structure of the inorganic insulating material is denser than that of the organic insulating material, and the inorganic insulating material has excellent isolation performance.
  • Some embodiments of the present disclosure are formed by forming the other of the first sub-insulating layer 41 and the second sub-insulating layer 42 using an inorganic insulating material, which can effectively improve the overall isolation performance of the interlayer insulating layer 4 and avoid being located between the layers
  • the first conductive layer 2 on the side of the insulating layer 4 close to the base substrate 1 is eroded by water vapor, effectively ensuring the structural stability of the first conductive layer 2.
  • the light emitting direction of the display device to which the display substrate 100 is applied is the direction from the interlayer insulating layer 4 to the base substrate 1, that is, the display device to which the display substrate 100 is applied is a bottom-emission display device.
  • the flowable insulating material may be an organic insulating material that can transmit light or has a high transmittance.
  • organic insulating materials include polyethylene terephthalate (Polyethylene terephthalate, PET for short), polycarbonate (Polycarbonate, PC for short), polymethyl methacrylate (PMMA), polyimide At least one of amine (Polyimide, PI for short), polyethersulfone resin (PES), photoresist (PR for short), or silicone resin (Organic Silicone Resin).
  • the light emitting direction of the display device to which the display substrate 100 is applied is the direction from the base substrate 1 to the interlayer insulating layer 4, that is, the display device to which the display substrate 100 is applied is a top-emission type display device.
  • the organic insulating material is an organic insulating material that can transmit light or has a higher transmittance, or an organic insulating material that is non-transmitting or has a lower transmittance.
  • forming the interlayer insulating layer 4 further includes S290.
  • a third sub-insulating layer 43 is formed on the side surface of the second sub-insulating layer 42 that is away from the base substrate 1.
  • One of the first sub-insulating layer 41 and the second sub-insulating layer 42, and/or the third sub-insulating layer 43, is formed using an inorganic insulating material.
  • one of the first sub-insulating layer 41 and the second sub-insulating layer 42 and/or the third sub-insulating layer 43 is formed using an inorganic insulating material, including: the first sub-insulating layer 41 uses an inorganic insulating material Formed; or, the second sub-insulating layer 42 is formed using an inorganic insulating material; or, the third sub-insulating layer 43 is formed using an inorganic insulating material; or, the first sub-insulating layer 41 and the third sub-insulating layer 43 are formed using an inorganic insulating material Or, the second sub-insulating layer 42 and the third sub-insulating layer 43 are formed of an inorganic insulating material.
  • the sub-insulating layer of the interlayer insulating layer 4 that is not formed of an inorganic insulating material is formed of an organic insulating material.
  • the preparation process of the interlayer insulating layer 4 includes the first step to the fourth step.
  • the portion of the first sub-insulation layer 41 corresponding to the uneven portion B may form wrinkles.
  • the method for preparing the display substrate further includes: insulating between layers
  • the second conductive layer 5 is formed on the side surface of the layer 4 away from the base substrate 1.
  • the orthographic projection of the second conductive layer 5 on the base substrate 1 partially overlaps the orthographic projection of the at least one concavo-convex portion B on the base substrate 1.
  • the portion of the interlayer insulating layer 4 corresponding to the concave-convex portion B is flat and no wrinkles are formed, it is formed in the second conductive layer 5 on the side of the interlayer insulating layer 4 away from the base substrate 1
  • the part corresponding to B will also be relatively flat, and no tip will be generated, so that the tip discharge failure between the second conductive layer 5 and the first conductive layer 3 can be avoided.
  • the first conductive layer 3 (that is, the gate metal layer) further includes a gate
  • the second conductive layer 5 (that is, the source and drain
  • the metal layer further includes a source electrode and a drain electrode, and the source electrode and the drain electrode are in electrical contact with the active layer on the side of the base insulating layer 2 close to the base substrate 1 through different vias penetrating the interlayer insulating layer 4, In this way, the structure formed by the active layer, the base insulating layer 2, the gate, the interlayer insulating layer 4, the source and the drain is also a top-gate thin film transistor.
  • the manner of forming the via hole in the interlayer insulating layer 4 includes various ways.
  • a via hole penetrating through the interlayer insulating layer 4 is formed on the interlayer insulating layer 4.
  • the interlayer insulating layer 4 adopts an "inorganic + organic" structure, and the sub-insulating layers in the interlayer insulating layer 4 can be penetrated at once by laser drilling, exposing the active layer away from the base substrate 1 side surface.
  • the interlayer insulating layer 4 adopts an "inorganic+organic+inorganic" structure, in which the second sub-insulating layer 42 is made of photoresist.
  • the display substrate 100 includes a base substrate 1, and a base insulating layer 2, a first conductive layer 3, and an interlayer insulating layer 4 that are sequentially stacked on one side of the base substrate 1.
  • the first conductive layer 3 has at least one section A
  • the base insulating layer 2 has a portion 21 that extends outwardly with respect to each of the at least one section A, and each section A and the corresponding portion 21 that extends outward
  • the uneven portion B having a step shape is configured, and the interlayer insulating layer 4 covers at least the uneven portion B.
  • the interlayer insulating layer 4 includes: a first sub-insulating layer 41 and a second sub-insulating layer 42 that are sequentially stacked; one of the first sub-insulating layer 41 and the second sub-insulating layer 42 is a liquid cured layer.
  • the above-mentioned “cross section” refers to the surface of the first conductive layer 3 where the pattern is broken, and the extending direction of the surface intersects with the base substrate 1.
  • the extension direction of the surface is perpendicular to the base substrate 1, or the angle between the extension direction of the surface and the base substrate 1 is an acute angle.
  • the patterns in the first conductive layer 3 include a plurality of stripe patterns (such as gate lines) that are disconnected from each other and/or a plurality of block patterns (such as gates) that are disconnected from each other, two adjacent The opposite surface between the patterns is the cross section.
  • the interlayer insulating layer 4 covers at least the uneven portion B, that is, the interlayer insulating layer 4 covers only the uneven portion B; or, the interlayer insulating layer 4 covers the uneven portion B and the portion other than the uneven portion B, for example, as shown in FIG. 10 As shown, the interlayer insulating layer 4 covers the uneven portion B, and covers the first conductive layer 3 and the portion of the base substrate 1 not covered by the base insulating layer 2.
  • the second conductive layer 5 is a source-drain metal layer, and the orthographic projection of the source-drain metal layer on the base substrate 1 and the orthographic projection of the interlayer insulating layer 4 on the base substrate 1 partially overlap.
  • the source-drain metal layer (that is, the second conductive layer 5) includes a plurality of data lines 51 that are parallel or substantially parallel.
  • the plurality of gate lines 31 in the first conductive layer 3 and the plurality of data lines 51 are cross-insulated.
  • the display device 200 includes the display substrate 100 as provided in some embodiments described above.
  • the display substrate 100 in the display device 200 has the same technical effect as the display substrate 100 in some embodiments described above, which will not be repeated here.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板的制备方法，包括：提供一衬底基板；在所述衬底基板的一侧依次层叠形成基底绝缘层、第一导电层和层间绝缘层。所述第一导电层具有至少一个断面，所述基底绝缘层具有相对于所述至少一个断面中的每个断面向外延伸的部分，所述断面和对应的所述向外延伸的部分构成呈台阶状的凹凸部，所述层间绝缘层至少覆盖所述凹凸部。形成所述层间绝缘层包括：依次层叠形成第一子绝缘层和第二子绝缘层；所述第一子绝缘层和所述第二子绝缘层中的一者采用可流动的绝缘材料固化形成。

Description

显示基板及其制备方法、显示装置
本申请要求于2019年01月10日提交的、申请号为201910024263.9的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
相关技术中的显示装置内，通常设置有显示基板(例如阵列基板)。显示基板中形成有多层配置为传输相应电信号的导电层，该多层导电层中每相邻的两层导电层之间设置有绝缘层，以对相应的两层导电层进行电性隔离。通过控制每层导电层所传输的电信号，可以实现对显示装置所显示的图像的控制。
发明内容
一方面，提供一种显示基板的制备方法。所述显示基板的制备方法包括：提供一衬底基板；在所述衬底基板的一侧依次层叠形成基底绝缘层、第一导电层和层间绝缘层。所述第一导电层具有至少一个断面，所述基底绝缘层具有相对于所述至少一个断面中的每个断面向外延伸的部分，所述断面和对应的所述向外延伸的部分构成呈台阶状的凹凸部，所述层间绝缘层至少覆盖所述凹凸部。形成所述层间绝缘层包括：依次层叠形成第一子绝缘层和第二子绝缘层；所述第一子绝缘层和所述第二子绝缘层中的一者采用可流动的绝缘材料固化形成。
在一些实施例中，所述可流动的绝缘材料包括有机绝缘材料。所述第一子绝缘层和所述第二子绝缘层中的另一者采用无机绝缘材料形成。
在一些实施例中，所述有机绝缘材料包括聚对苯二甲酸乙二醇酯、聚碳酸酯、聚甲基丙烯酸甲酯、聚酰亚胺、聚醚砜树脂、光刻胶或有机硅树脂中的至少一种。
在一些实施例中，所述第一子绝缘层和所述第二子绝缘层中的一者采用可流动的绝缘材料固化形成，包括：利用可流动的绝缘材料，通过涂布工艺形成绝缘薄膜；对所述绝缘薄膜进行固化处理，形成所述第一子绝缘层和所述第二子绝缘层中的一者。
在一些实施例中，所述固化处理包括热固化处理。所述热固化处理的温度范围为200℃～250℃，所述热固化处理的时间范围为10min～30min。
在一些实施例中，形成所述层间绝缘层还包括：在所述第二子绝缘层的远离所述衬底基板的一侧表面形成第三子绝缘层。所述第一子绝缘层和所述第二子绝缘层中的一者，和/或，所述第三子绝缘层，采用无机绝缘材料形成。
在一些实施例中，所述第一子绝缘层与所述第三子绝缘层采用同种无机绝缘材料形成。
在一些实施例中，所述显示基板的制备方法，还包括：在所述层间绝缘层的远离所述衬底基板的一侧表面形成第二导电层。所述第二导电层在所述衬底基板上的正投影与至少一个所述凹凸部在所述衬底基板上的正投影部分重叠。
另一方面，提供一种显示基板。所述显示基板包括：衬底基板；以及，依次层叠设置在所述衬底基板的一侧的基底绝缘层、第一导电层和层间绝缘层。所述第一导电层具有至少一个断面，所述基底绝缘层具有相对于所述至少一个断面中的每个断面向外延伸的部分，所述断面和对应的所述向外延伸的部分构成呈台阶状的凹凸部，所述层间绝缘层至少覆盖所述凹凸部。所述层间绝缘层包括：依次层叠设置的第一子绝缘层和第二子绝缘层；所述第一子绝缘层和所述第二子绝缘层中的一者为液态固化层。
在一些实施例中，所述液态固化层的材料包括可流动的有机绝缘材料。所述第一子绝缘层和所述第二子绝缘层中的另一者为无机绝缘层。
在一些实施例中，所述层间绝缘层还包括：设置在所述第二子绝缘层的远离所述衬底基板的一侧表面上的第三子绝缘层。所述第一子绝缘层和所述第二子绝缘层中的一者，和/或，所述第三子绝缘层，为无机绝缘层。
在一些实施例中，所述第一子绝缘层的厚度、所述第二子绝缘层的厚度以及所述第三子绝缘层的厚度相等或大致相等。
在一些实施例中，所述显示基板，还包括：设置在所述层间绝缘层的远离所述衬底基板的一侧表面上的第二导电层。所述第二导电层在所述衬底基板上的正投影与至少一个所述凹凸部在所述衬底基板上的正投影部分重叠。
在一些实施例中，所述基底绝缘层为栅绝缘层，所述第一导电层为栅金属层，所述栅金属层在所述衬底基板上的正投影位于所述栅绝缘层在所述衬底基板上的正投影内；所述第二导电层为源漏金属层，所述源漏金属层在所述衬底基板上的正投影与所述层间绝缘层在所述衬底基板上的正投影部分重叠。
在一些实施例中，所述栅金属层包括平行或大致平行设置的多条栅线，所述源漏金属层包括平行或大致平行设置的多条数据线，所述多条栅线与所 述多条数据线交叉绝缘。所述多条栅线中的每条栅线对应至少一个所述凹凸部。所述凹凸部在所述衬底基板上的正投影与所述多条数据线在所述衬底基板上的正投影部分重叠，且二者正投影重叠的部分位于所述栅线和所述多条数据线交叉位置的旁侧。
又一方面，提供一种显示装置。所述显示装置包括如上述一些实施例中的显示基板。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程等的限制。
图1为根据相关技术中的一种显示基板的俯视图；
图2为图1中局部区域的沿P-P'向的剖面结构图；
图3为图2所示结构的SEM(Scanning Electron Microscope，扫描电子显微镜)成像图；
图4为图2所示结构发生ESD(Electro-Static Discharge，静电释放)现象的SEM成像图；
图5为根据本公开一些实施例中的一种显示基板的制备方法的流程图；
图6为根据本公开一些实施例中的一种显示基板的制作流程图；
图7为图6中沿D-D'向的一种显示基板的制作流程图；
图8为图6中沿D-D'向的另一种显示基板的制作流程图；
图9为图6中沿D-D'向的又一种显示基板的制作流程图；
图10为根据本公开一些实施例中的一种显示基板的俯视图；
图11为图10中沿E-E'向的一种显示基板的结构图；
图12为图10中沿E-E'向的另一种显示基板的结构图；
图13为图10中沿E-E'向的又一种显示基板的结构图；
图14为根据本公开一些实施例中的一种显示装置的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实 施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。
“A、B或C中的至少一种”包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
为了方便描述，下面将相关技术中相邻两侧导电层中，位于下方的导电层称为第一导电层，位于上方的导电层称为第二导电层。此处，在显示基板水平放置时，位于下方的导电层相比位于上方的导电层距地面的距离较小。
在一些显示基板中，第一导电层的下方通常还设置有一层绝缘层(通常称为基底绝缘层)，以将第一导电层与位于第一导电层的下方的其他导电结构进行电性隔离。基底绝缘层的面积通常略大于第一导电层的面积，即基底绝缘层的周边具有未被第一导电层覆盖的区域(通常称该区域为Tail，即尾部)，以确保电性隔离的效果。位于第一导电层和第二导电层之间的绝缘层(通常称为层间绝缘层)的面积通常较大(例如层间绝缘层为整层沉积的一绝缘层)，以将第一导电层和基底绝缘层未被第一导电层覆盖的区域均覆盖住。
然而，由于制备工艺的限制，第一导电层的侧面与第一导电层的底向之间的夹角通常呈锐角，这就容易导致层间绝缘层的与第一导电层的 侧面及基底绝缘层的尾部相对应的位置处厚度较薄，并形成褶皱。在后续形成第二导电层时，第二导电层的与褶皱相对应的位置处会形成尖端。这样，在第二导电层中所积累的电荷的量较大时，尖端处容易将层间绝缘层上的褶皱击穿，造成静电释放(即Electro-Static Discharge，简称为ESD)现象，导致第一导电层与第二导电层短路，进而影响第一导电层和第二导电层中电信号的正常传输。
下面以显示基板为阵列基板、且阵列基板中的薄膜晶体管为顶栅结构的薄膜晶体管为例，对相关技术中的阵列基板的结构作以下示意性说明。
如图1和图2所示，上述阵列基板通常包括衬底基板1'，以及依次层叠设置在衬底基板上的栅绝缘层(Gate Insulator，简称GI)2'、栅金属层3'、层间绝缘层(Inter Layer Dielectric，简称ILD)4'以及源漏金属层5'。上述栅金属层3'通常包括多条栅线31'，源漏金属层5'通常包括多条数据线51'，该多条栅线31'与该多条数据线51'交叉设置。
栅金属层3'的面积略小于栅绝缘层2'的面积，这样使得栅绝缘层2'的周边会略突出于栅金属层3'，其中，栅绝缘层2'的周边略突出于栅金属层3'的部分称为尾部(即GI Tail)。
图1中沿P-P'向的剖面结构如图2所示，由于栅绝缘层2'具有略突出于栅金属层3'(图1和图2中示意出了栅金属层3'包括栅线31'的情况)的尾部且栅金属层3'具有与尾部对应的侧面，这样在层间绝缘层4'覆盖栅金属层3'以及栅绝缘层2'时，层间绝缘层4'的对应于栅金属层3'的侧面及栅绝缘层2'的尾部的部分需要覆盖栅金属层3'的侧面及栅绝缘层2'的尾部所形成的连续两层台阶状的结构，层间绝缘层4'的该部分容易形成褶皱。这样，在后续形成源漏金属层5'(图1和图2示意出了源漏金属层5'包括数据线51'的情况)时，源漏金属层5'的对应于连续两层台阶状结构的部分容易在褶皱处形成尖端(如图2中虚线框所示)，从而容易产生DGS(Data Gate Short，栅线和数据线短接)不良现象。
图3为图2所示结构的SEM成像图，从图3中可以清楚地显示出，源漏金属层5'的对应于栅金属层3'的侧面及基底绝缘层2'的尾部的部分在层间绝缘层4'的褶皱处所形成了尖端。
图4为图2所示结构发生ESD现象的SEM成像图，从图4中可以清楚地显示出，源漏金属层5'上积累的电荷会通过尖端产生静电释放现象，进而将下方的层间绝缘层4'击穿，使得源漏金属层5'与栅金属层3' 形成短路，最终导致DGS不良。
在相关技术中，对改善层间绝缘层4'的对应于栅金属层3'的侧面以及栅绝缘层2'的尾部的部分出现的褶皱，做出了尝试。
例如，降低栅金属层3'的侧面的倾斜度。然而，由于栅金属层3'的图案通常是通过湿法刻蚀所形成的，受限于刻蚀液的刻蚀方式，栅金属层3'的侧面的倾斜度难以制作的很小，因此，难以有效改善爬坡处出现褶皱的情况。
又如，将栅绝缘层2'的尾部缩短。然而，由于采用绝缘材料制成的栅绝缘层2'的图形，与采用金属材料制成的栅金属层3'的图形是通过不同的刻蚀工艺所形成的，在栅绝缘层2'的尾部缩短后，会造成例如栅绝缘层2'被过渡刻蚀(即过刻)的现象，导致栅金属层3'中的栅极与位于栅绝缘层2'下方的有源层相接触，从而产生栅绝缘层的隔离不良，进而对薄膜晶体管的电学性能造成极大影响。
因此，上述两种尝试的解决方式均难以有效改善层间绝缘层4'出现褶皱的不良。
以上对相关技术中显示基板的结构的描述，是以数据线51'与栅线31'在层间绝缘层4'的褶皱处存在ESD不良为例进行描述的。在相关技术中，每相邻的两层导电层之间的绝缘层，均有可能会出现上述的ESD不良现象。例如，栅金属层3'还可包括与栅线31'同层设置的存储电容上电极，源漏金属层5'还可包括与数据线51'同层设置的存储电容下电极，存储电容上电极与存储电容下电极之间的绝缘层也有可能会在存储电容下电极的侧面处形成褶皱，进而产生ESD不良，具体结构此处不再赘述。
基于此，本公开的一些实施例提供了一种显示基板的制备方法。如图5～图8(图7和图8分别为图6中沿D-D'向的两种剖视图)所示，该显示基板的制备方法包括：S100～S200。
S100，如图5、图7中(a)和图8中(a)所示，提供一衬底基板1。
上述衬底基板1的类型包括多种，根据实际需要选择设置，本公开的一些实施例对此不做限定。
在一些示例中，衬底基板1包括刚性衬底基板，例如玻璃衬底基板。
在另一些示例中，衬底1包括柔性衬底基板，例如PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底基板、PEN(Polyethylene naphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底基板或PI(Polyimide，聚酰亚胺)衬底基板。
S200，如图6中(a)～(b)、图7中(b)～(d)和图8中(b)～(d)所示，在衬底基板1的一侧依次层叠形成基底绝缘层2、第一导电层3和层间绝缘层4。该第一导电层3具有至少一个断面A，基底绝缘层2具有相对于所述至少一个断面A中的每个断面A向外延伸的部分21，所述断面A和对应的向外延伸的部分21构成呈台阶状的凹凸部B，层间绝缘层4至少覆盖该凹凸部B，以对第一导电层3进行较好的电性隔离。
此处，上述“断面”指的是，第一导电层3中图案断开的表面，且该表面的延伸方向与衬底基板1相交。例如该表面的延伸方向垂直于衬底基板1，或，该表面的延伸方向与衬底基板1之间的夹角呈锐角。
在一些示例中，第一导电层3中的图案包括相互断开的多个条状图案(如栅线)和/或相互断开的多个块状图案(如栅极)，相邻两个图案之间相对的表面即为断面。
此处，图5仅示意出在上述S200中，基底绝缘层2直接形成在衬底基板1的一侧表面上的一种示例。当然，本公开实施例不限于此，基底绝缘层2在衬底基板1的一侧的设置方式可以根据显示基板的具体结构设计要求而定，只要使得基底绝缘层2以及第一导电层3依次层叠形成在衬底基板1的一侧即可。
示例性的，衬底基板1的一侧表面上形成有至少一层功能层(也即具有相应功能的薄膜)，基底绝缘层2形成在所述至少一层功能层的远离衬底基板1的一侧表面上。例如，所述至少一层功能层包括有源层。
例如，显示基板为具有顶栅型薄膜晶体管的阵列基板，此时，在形成基底绝缘层2之前，衬底基板1的一侧表面上还可以形成有有源层，基底绝缘层2则形成在有源层的远离衬底基板1的一侧表面上。在此情况下，基底绝缘层2即为栅绝缘层，第一导电层3即为栅金属层，其中，栅金属层包括多条栅线31。
下面，本公开实施例以显示基板为具有顶栅型薄膜晶体管的阵列基板为例，对显示基板的制备方法进行示意性说明。
在一些实施例中，上述S200中，在衬底基板1的一侧依次层叠形成基底绝缘层2(也即栅绝缘层)和第一导电层3(也即栅金属层)，包括S210～S250。
S210，在衬底基板1的一侧依次形成基底绝缘薄膜和第一金属薄膜。
示例性的，上述基底绝缘薄膜可以采用氧化硅、氮化硅或氮氧化硅 等材料，通过等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)工艺制作形成。上述第一金属薄膜可以采用铝、铜、钼、钛或铝钕合金等金属材料，通过磁控溅射工艺或蒸镀工艺制作形成。
S220，在第一金属薄膜的远离衬底基板1的一侧表面上形成光刻胶层。
示例性的，上述光刻胶层采用正性光刻胶通过涂布工艺形成。此处，涂布工艺包括但不限于包括喷涂工艺、旋涂工艺、刮涂工艺以及喷墨打印工艺。
S230，采用掩膜版对上述光刻胶层进行曝光和显影，形成具有图案的第一光刻胶层。
S240，以具有图案的第一光刻胶层为掩膜，采用湿刻工艺对第一金属薄膜进行刻蚀，得到第一导电层3，其中，第一导电层3包括多条栅线31'。
S250，以具有图案的第一光刻胶层为掩膜，采用干刻工艺对基底绝缘薄膜进行刻蚀，得到基底绝缘层2。也即基底绝缘层2和第一导电层3采用同一掩膜刻蚀形成。
通过采用同一掩膜版制备形成第一导电层3和基底绝缘层2，不仅可以减少掩膜版的使用数量，降低显示基板100的制作成本，还可以提高第一导电层3和基底绝缘层2之间的对位精度，避免出现基底绝缘层2和第一导电层3错位的情况。
如图6中(a)、图7中(b)和图8中(b)所示，由于第一金属薄膜和基底绝缘薄膜的形成材料之间的不同，以及湿刻工艺和干刻工艺之间的差异，会使得第一导电层3在衬底基板1上的正投影位于基底绝缘层2在衬底基板1上的正投影之内。从图6中(a)、图7中(b)和图8中(b)可以看出，第一导电层3在衬底基板1上的正投影的面积会小于基底绝缘层2在衬底基板1上的正投影的面积。基底绝缘层2在衬底基板1上的正投影的面积小于衬底基板1的一侧表面的面积。
在一些示例中，第一导电层3的至少一个断面A包括上述多条栅线31中的每条栅线31的侧面。如图6中(a)所示，每条栅线31侧面例如为每条栅线31与相邻栅线31之间相对的侧面。如图7中(b)和图8中(b)所示，基底绝缘层2具有相对于断面A向外延伸的部分21。由于第一导电层3和基底绝缘层2之间的结构关系，会使得每个断面A和 对应的向外延伸的部分21构成呈台阶状的凹凸部B。也即每条栅线31的每个侧面对应一个凹凸部B。
本公开实施例对基底绝缘层2的相对于断面A向外延伸的部分21的宽度L(如图7中所标记的L)不作限定，可以根据第一导电层3的具体图形、所形成的显示基板100中的薄膜晶体管的电学性能稳定性要求以及所形成的显示基板100的薄膜厚度设计要求等参数灵活设置。示例性的，该宽度L为1μm或略大于1μm或略小于1μm。
层间绝缘层4至少覆盖凹凸部B，包括多种设置方式。
示例性的，层间绝缘层4只覆盖凹凸部B。
示例性的，层间绝缘层4覆盖凹凸部B以及除凹凸部B以外的部分。例如，层间绝缘层4覆盖凹凸部B，并覆盖第一导电层3以及衬底基板1的未被基底绝缘层2覆盖的部分。
在一些实施例中，如图7中(c)～(d)和图8中(c)～(d)所示，上述S200中，形成层间绝缘层4包括：依次层叠形成第一子绝缘层41和第二子绝缘层42。第一子绝缘层41和第二子绝缘层42中的一者采用可流动的绝缘材料固化形成。
此处，可流动的绝缘材料指的是具有流体性质的绝缘材料。在将可流动的绝缘材料平铺在具有凸起和凹陷的表面上形成一薄膜后，该薄膜能够从凸起处向凹陷处流动，且无论凹陷处的形状如何，该薄膜的背离凸起和凹陷的一侧表面基本保持为较为平缓的表面。
固化指的是，在采用可流动的绝缘材料形成一薄膜，且该薄膜流动一定时间后，将该薄膜转化为固态，使得该薄膜的形态保持在转化为固态时的形态。
第一子绝缘层41和第二子绝缘层42中的一者采用可流动的绝缘材料固化形成，也即，如图7中(d)所示，第一子绝缘层41采用其他材料制作形成，第二子绝缘层42采用可流动的绝缘材料固化形成；或，如图8中(d)所示，第一子绝缘层41采用可流动的绝缘材料固化形成，第二子绝缘层42采用其他材料制作形成。
如图7中(c)和(d)所示，在第二子绝缘层42采用可流动的绝缘材料固化形成的情况下，第一子绝缘层41的与台阶B相对应的部分有可能会产生褶皱。在形成第二子绝缘层42后，第二子绝缘层42能够对该褶皱进行填补甚至填平，且使得第二子绝缘层42的背离衬底基板1的一侧表面基本保持为较为平缓的表面，也即使得层间绝缘层4的整体的背 离衬底基板1的一侧表面基本保持为较为平缓的表面，避免层间绝缘层4的整体的与凹凸部B对应的部分形成褶皱。
如图8中(c)和(d)所示，在第一子绝缘层41采用可流动的绝缘材料形成的情况下，第一绝缘层41能够对凹凸部B中的折角位置进行填补，且第一子绝缘层41的背离衬底基板1的一侧表面基本保持为较为平缓的表面。这样，在第一子绝缘层41的背离衬底基板1的一侧表面形成第二子绝缘层42之后，可以使得第二子绝缘层42整体较为平整，减小甚至避免第二子绝缘层42的与凹凸部B相对应的部分形成褶皱，进而减小甚至避免层间绝缘层4的整体的与凹凸部B对应的部分形成褶皱。
由此，本公开实施例提供的显示基板的制备方法，通过将至少覆盖凹凸部B的层间绝缘层4的结构设置为包括至少两层依次层叠的薄膜的结构，并采用可流动的绝缘材料固化形成该至少两层薄膜中的一者，可以使得层间绝缘层4整体的背离衬底基板1的一侧表面基本保持为较为平缓的表面，减小甚至避免层间绝缘层4与凹凸部B相对应的部分产生褶皱，有效改善了层间绝缘层4与凹凸部B相对应的部分的形貌。有效改善了层间绝缘层4与台阶B相对应的部分的形貌。这样在层间绝缘层4的背离衬底基板1的一侧表面上形成其他导电层时，可以使得其他导电层的与凹凸部B相对应的部分较为平整，避免其他导电层的与凹凸部B相对应的部分形成尖端，进而避免其他导电层与第一导电层3之间出现ESD不良的问题。
在一些实施例中，上述S200中，第一子绝缘层41和第二子绝缘层42中的一者采用可流动的绝缘材料固化形成，包括S270～S280。
S270，利用可流动的绝缘材料，通过涂布工艺形成绝缘薄膜。
在一些示例中，涂布工艺(Coating)指的是，将流体态的材料涂于一物体表面的技术。涂布工艺方式包括但不限于：喷涂工艺、旋涂工艺或喷墨打印工艺。
S280，对绝缘薄膜进行固化处理，形成第一子绝缘层41和第二子绝缘层42中的一者。
在一些示例中，上述固化处理包括热固化处理。
此处，热固化处理的温度和时间等根据实际需要选择设置，本公开对此不做限定。示例性的，热固化处理的温度范围为200℃～250℃，热固化处理的时间范围为10min～30min。例如，热固化处理的温度范围为200℃，热固化处理的时间范围为30min；或，热固化处理的温度范围为 220℃，热固化处理的时间范围为30min；或，热固化处理的温度范围为230℃，热固化处理的时间范围为20min。
在一些实施例中，第一子绝缘层41和第二子绝缘层42中的一者所采用的可流动的绝缘材料包括有机绝缘材料，也即第一子绝缘层41和第二子绝缘层42中的一者可以采用有机绝缘材料通过涂布工艺和固化处理形成。第一子绝缘层41和第二子绝缘层42中的另一者采用无机绝缘材料形成。
本公开实施例对采用无机绝缘材料所形成的第一子绝缘层41或第二子绝缘层42的制备方法不作限定。示例性的，可以采用CVD(Chemical Vapor Deposition，化学气相沉积)工艺来形成第一子绝缘层41或第二子绝缘层42。
无机绝缘材料的结构相比于有机绝缘材料的结构更为致密，且无机绝缘材料具有较为优异的隔离性能。本公开的一些实施例通过将第一子绝缘层41和第二子绝缘层42中的另一者采用无机绝缘材料制作形成，可以有效提高层间绝缘层4整体的隔离性能，避免位于层间绝缘层4的靠近衬底基板1的一侧的第一导电层2受到水汽的侵蚀，有效确保第一导电层2的结构的稳定性。
在一些示例中，随着应用有显示基板100的显示装置的出光方向的不同，有机绝缘材料的选择会有所不同。
示例性的，应用有显示基板100的显示装置的出光方向为由层间绝缘层4指向衬底基板1的方向，也即应用有显示基板100的显示装置为底发光型显示装置。此时，可流动的绝缘材料可以为可透光或透过率较高的有机绝缘材料。例如，有机绝缘材料包括聚对苯二甲酸乙二醇酯(Polyethylene terephthalate，简称PET)、聚碳酸酯(Polycarbonate，简称PC)、聚甲基丙烯酸甲酯(Polymethyl methacrylate，简称PMMA)、聚酰亚胺(Polyimide，简称PI)、聚醚砜树脂(Polyethersulfone resin，简称PES)、光刻胶(Photoresist，简称PR)或有机硅树脂(Organic Silicone Resin)中的至少一种。
示例性的，应用有显示基板100的显示装置的出光方向为由衬底基板1指向层间绝缘层4的方向，也即应用有显示基板100的显示装置为顶发光型显示装置。此时，有机绝缘材料为可透光或具有较高透过率的有机绝缘材料，或者为非透光或透过率较低的有机绝缘材料。
在一些实施例中，上述S200中，形成层间绝缘层4还包括S290。
S290，如图9中(e)所示，在第二子绝缘层42的远离衬底基板1的一 侧表面形成第三子绝缘层43。第一子绝缘层41和第二子绝缘层42中的一者，和/或，第三子绝缘层43，采用无机绝缘材料形成。
此处，第一子绝缘层41和第二子绝缘层42中的一者，和/或，第三子绝缘层43，采用无机绝缘材料形成，包括：第一子绝缘层41采用无机绝缘材料形成；或，第二子绝缘层42采用无机绝缘材料形成；或，第三子绝缘层43采用无机绝缘材料形成；或，第一子绝缘层41和第三子绝缘层43采用无机绝缘材料形成；或，第二子绝缘层42和第三子绝缘层43采用无机绝缘材料形成。此时，层间绝缘层4未采用无机绝缘材料形成的子绝缘层则采用有机绝缘材料形成。
在一些示例中，在第一子绝缘层41和第三子绝缘层43采用无机绝缘材料形成的情况下，第一子绝缘层41与第三子绝缘层43采用同种无机绝缘材料形成。这样可以简化显示基板100的制备工艺。
下面本公开的一些实施例以层间绝缘层4采用“无机+有机+无机”的层叠结构为例，对层间绝缘层4的制备过程进行示意性说明。也即，第一子绝缘层41采用无机绝缘材料形成，第二子绝缘层42采用有机绝缘材料固化形成，第三子绝缘层43采用无机绝缘材料形成。
如图9所示，层间绝缘层4的制备过程包括第一步～第四步。
第一步，如图9中(c)所示，采用CVD工艺在第一导电层3的背离衬底基板1的一侧表面沉积第一子绝缘层41。
此时，由于凹凸部B的存在，且无机绝缘材料的流动性较差或无流动性，第一子绝缘层41的与凹凸部B相对应的部分可能会形成褶皱。
示例性的，第一子绝缘层41所采用的无机绝缘材料为氧化硅(SiO x，下标X表示对氧原子个数不作限定)。
示例性的，CVD工艺中所采用的反应源为N 2O等离子体和SiH 4等离子体，在CVD腔室内所通入的气流量的比例为N 2O:SiH 4＝40:1，等离子的射频功率(RF Power)的范围为2～8kw，例如可以为4kw。
第二步，如图9中(d)所示，采用涂布工艺(Coating)在第一子绝缘层41的背离衬底基板1的一侧表面形成绝缘薄膜。
由于有机绝缘材料具有流体性质，这样在形成绝缘薄膜的过程中，有机绝缘材料能够流动并对第一子绝缘层41中的褶皱进行填补，且最终形成的绝缘薄膜的背离衬底基板1的一侧表面基本保持为较为平缓的表面。
第三步，对上述绝缘薄膜进行热固化处理，形成第二子绝缘层42。
在对绝缘薄膜进行热固化处理后，可以使得绝缘薄膜转化为固态，形成为第二子绝缘层42，并使得第二子绝缘层42具有稳定的形态。这样可以确保第二子绝缘层42与第一子绝缘层41之间的相对位置基本保持不变，且避免后续形成在第二子绝缘层42的背离衬底基板1的一侧表面的薄膜与第一子绝缘层41之间的相对位置会发生变化。
第四步，如图9中(e)所示，采用CVD工艺在第二子绝缘层42的背离衬底基板1的一侧表面沉积第三子绝缘层43。
在一些示例中，沉积第三子绝缘层43的CVD工艺参数可以与沉积第一子绝缘层41的CVD工艺参数相同，此处不再赘述。
通过将层间绝缘层4的结构设置为“无机+有机+无机”的层叠结构，可以利用第二子绝缘层42改善层间绝缘层4的与凹凸部B相对应的部分的形貌，使得层间绝缘层4的与凹凸部B相对应的部分的表面为较为平缓的表面，避免出现凹凸不平的褶皱，进而可以避免后续形成的第二导电层5在其与凹凸部B相对应的部分处形成尖端，避免出现ESD不良的问题。
在一些实施例中，如图6中(c)、图7中(e)、图8中(e)和图9中(f)所示，上述显示基板的制备方法还包括：在层间绝缘层4的远离衬底基板1的一侧表面形成第二导电层5。第二导电层5在衬底基板1上的正投影与至少一个凹凸部B在衬底基板1上的正投影部分重叠。
此处，在层间绝缘层4包括第一子绝缘层41、第二子绝缘层42和第三子绝缘层43的情况下，图9中仅示出了层间绝缘层4的结构为“无机+有机+无机”的层叠结构，当然，层间绝缘层4的结构不限于此。层间绝缘层4的结构请参见上述一些实施例中的说明，此处不再赘述。
在一些示例中，第二导电层5为源漏金属层，该源漏金属层包括多条数据线51。第二导电层5在衬底基板1上的正投影与至少一个凹凸部B在衬底基板1上的正投影部分重叠，也即第二导电层5中的多条数据线51与至少一个凹凸部B所对应的至少一条栅线31之间具有交叉。第二导电层5与至少一个凹凸部B的正投影的重叠的位置，也即多条数据线51与至少一条栅线31的交叉位置。
由于层间绝缘层4的与凹凸部B相对应的部分较为平整且没有形成褶皱，这样形成在层间绝缘层4的远离衬底基板1的一侧的第二导电层5中，与凹凸部B相对应的部分也会较为平整，不会产生尖端，从而可以避免第二导电层5和第一导电层3之间产生尖端放电不良。
在一些实施例中，在显示基板为具有顶栅型薄膜晶体管的阵列基板的情况下，第一导电层3(也即栅金属层)还包括栅极，第二导电层5(也即源漏金属层)还包括源极和漏极，源极和漏极分别通过贯通层间绝缘层4的不同过孔与位于基底绝缘层2的靠近衬底基板1的一侧的有源层电接触，这样上述有源层、基底绝缘层2、栅极、层间绝缘层4、源极和漏极所构成的结构也便为顶栅型薄膜晶体管。
此处，在层间绝缘层4上形成过孔的方式包括多种方式。
示例性的，在形成层间绝缘层4的整体后，在层间绝缘层4上形成贯穿层间绝缘层4的过孔。例如，层间绝缘层4采用“无机+有机”的结构，可以通过激光打孔的方式，一次性将层间绝缘层4中的各子绝缘层贯穿，曝露出有源层的背离衬底基板1的一侧表面。
示例性的，在每形成一层子绝缘层后，在该子绝缘层上形成贯穿该子绝缘层的过孔。例如，层间绝缘层4采用“无机+有机+无机”的结构，其中，第二子绝缘层42由光刻胶制作形成。形成过孔的方式可以为，在沉积第一子绝缘层41后，通过例如干法刻蚀的方式在第一子绝缘层41上形成曝露出有源层的无机层过孔；在涂覆并固化光刻胶形成第二子绝缘层42后，采用同一掩膜版对第二子绝缘层42进行曝光、显影，在与无机层过孔相对应的位置处形成光刻胶层过孔，曝露出有源层；在沉积第三子绝缘层43后，通过例如干法刻蚀的方式，继续通过同一掩膜版在第三子绝缘层43与光刻胶层过孔相对应的位置处形成无机层过孔，曝露出有源层。
本公开的一些实施例提供了一种显示基板100。如图10～图13所示，该显示基板100包括：衬底基板1，以及依次层叠设置在衬底基板1的一侧的基底绝缘层2、第一导电层3和层间绝缘层4。第一导电层3具有至少一个断面A，基底绝缘层2具有相对于所述至少一个断面A中的每个断面A向外延伸的部分21，每个断面A和对应的向外延伸的部分21构成呈台阶状的凹凸部B，层间绝缘层4至少覆盖凹凸部B。该层间绝缘层4包括：依次层叠设置的第一子绝缘层41和第二子绝缘层42；第一子绝缘层41和第二子绝缘层42中的一者为液态固化层。
示例性的，液态固化层指的是，采用可流动的绝缘材料(也即具有流体性质的绝缘材料)经固化处理形成的薄膜，该薄膜的背离衬底基板1的一侧表面为较为平缓的表面。这样在第一子绝缘层41为液态固化层的情况下，可以使得第二子绝缘层42的形貌较为平整，进而确保层间绝 缘层4的形貌较为平整；在第二子绝缘层42为液态固化层的情况下，可以利用第二子绝缘层42对第一子绝缘层41中可能出现的褶皱进行填补，且确保第二子绝缘层42的背离衬底基板1的一侧表面为较为平缓的表面，进而确保层间绝缘层4的形貌较为平整。
此处，上述“断面”指的是，第一导电层3中图案断开的表面，且该表面的延伸方向与衬底基板1相交。例如该表面的延伸方向垂直于衬底基板1，或，该表面的延伸方向与衬底基板1之间的夹角呈锐角。在一些示例中，第一导电层3中的图案包括相互断开的多个条状图案(如栅线)和/或相互断开的多个块状图案(如栅极)，相邻两个图案之间相对的表面即为断面。
在一些实施例中，如图10～图13所示，上述显示基板100还包括：设置在层间绝缘层4的远离衬底基板1的一侧表面上的第二导电层5。第二导电层5与至少一个凹凸部B在衬底基板1上的正投影部分重叠。
在一些示例中，基底绝缘层2为栅绝缘层，第一导电层3为栅金属层，栅绝缘层(也即基底绝缘层2)在衬底基板1上的正投影位于衬底基板1的边界之内，栅金属层(也即第一导电层3)在衬底基板1上的正投影位于栅绝缘层(也即基底绝缘层2)在衬底基板1上的正投影内，也即栅绝缘层(也即基底绝缘层2)的周边相对于栅金属(也即第一导电层3)层向外延伸。
栅金属层(也即第一导电层3)包括平行或大致平行的多条栅线31。上述第一导电层3的至少一个断面A，包括上述多条栅线31中的每条栅线31与相邻栅线31之间相对的侧面。上述凹凸部B也即由每条栅线31的侧面与基底绝缘层2的相对于栅线31的侧面向外延伸的部分构成。每个侧面对应一个凹凸部B。每条栅线31包括至少一个侧面，也即每条栅线31对应至少一个凹凸部B。
层间绝缘层4至少覆盖凹凸部B，也即层间绝缘层4只覆盖凹凸部B；或，层间绝缘层4覆盖凹凸部B以及除凹凸部B以外的部分，例如，如图10所示，层间绝缘层4覆盖凹凸部B，并覆盖第一导电层3以及衬底基板1的未被基底绝缘层2覆盖的部分。
在一些示例中，第二导电层5为源漏金属层，源漏金属层在衬底基板1上的正投影与层间绝缘层4在衬底基板1上的正投影部分重叠。源漏金属层(也即第二导电层5)包括平行或大致平行的多条数据线51。上述第一导电层3中的多条栅线31与该多条数据线51交叉绝缘设置。
由于层间绝缘层4至少覆盖凹凸部B，则源漏金属层在衬底基板1上的正投影与凹凸部B在衬底基板1上的正投影部分重叠。由于源漏金属层包括多条数据线51，则凹凸部B在衬底基板1上的正投影与多条数据线51在衬底基板1上的正投影部分重叠，且两者正投影重叠的部分位于每条栅线与多条数据线51的交叉位置的旁侧。
本公开的一些实施例提供的显示基板100，通过将第一子绝缘层41和第二子绝缘层42中的一者设置为液态固化层，可以确保第一子绝缘层41和第二子绝缘层42中的一者的背离衬底基板1的一侧表面为平缓的表面，确保层间绝缘层4具有较为平整的形貌，避免层间绝缘层4的与凹凸部B相对应的部分形成褶皱，进而避免第二导电层5与凹凸部B相对应的部分形成尖端，避免出现第二导电层5和第一导电层3之间出现ESD不良的问题。
在一些实施例中，液态固化层的材料包括可流动的有机绝缘材料，也即第一子绝缘层41和第二子绝缘层42中的一者采用可流动的有机绝缘材料制作形成。第一子绝缘层41和第二子绝缘层42中的另一者为无机绝缘层。这样既可以利用液态固化层改善层间绝缘层4的整体形貌，避免层间绝缘层4的与凹凸部B相对应的部分形成褶皱，还可以利用无机绝缘层进行水汽的阻隔，避免第一导电层3受到水汽的侵蚀。
在一些实施例中，层间绝缘层4还包括：设置在第二子绝缘层42的远离衬底基板1的一侧表面上的第三子绝缘层43。第一子绝缘层41和第二子绝缘层42中的一者，和/或，第三子绝缘层43，为无机绝缘层。
此处，第一子绝缘层41和第二子绝缘层42中的一者，和/或，第三子绝缘层43，为无机绝缘层，包括：第一子绝缘层41为无机绝缘层；或，第二子绝缘层42为无机绝缘层；或，第三子绝缘层43为无机绝缘层；或，如图13所示，第一子绝缘层41和第三子绝缘层43为无机绝缘层；或，第二子绝缘层42和第三子绝缘层43为无机绝缘层。
通过将第一子绝缘层41和第二子绝缘层42中的一者，和/或，第三子绝缘层43，设置为无机绝缘层，既可以利用液态固化层改善层间绝缘层4的整体形貌，避免层间绝缘层4两层导电层交叠的区域形成褶皱，进而避免两层导电层之间发生ESD不良，还可以利用无机绝缘层确保，层间绝缘层4与第一导电层3，和/或，层间绝缘层4与第二导电层5之间的良好接触性能以良好附着性。
此处，层间绝缘层4的厚度，以及第一子绝缘层41的厚度、第二子 绝缘层42的厚度和第三子绝缘层43根据实际需要选择设置，本公开的一些实施例对此不做限定。示例性的，层间绝缘层4的厚度的取值范围为
Figure PCTCN2020070327-appb-000001
第一子绝缘层41的厚度、第二子绝缘层42的厚度和第三子绝缘层43的厚度的取值范围为
Figure PCTCN2020070327-appb-000002
在一些实施例中，第一子绝缘层41的厚度、第二子绝缘层42的厚度以及第三子绝缘层43的厚度相等或大致相等。示例性的，层间绝缘层4的厚度为
Figure PCTCN2020070327-appb-000003
第一子绝缘层41的厚度、第二子绝缘层42的厚度以及第三子绝缘层43的厚度均为层间绝缘层4的厚度的1/3，也即为
Figure PCTCN2020070327-appb-000004
此处，“厚度”也即薄膜的沿垂直于衬底基板1的方向上的尺寸，该尺寸可以为最大尺寸，或最小尺寸，或平均尺寸。该薄膜包括层间绝缘层4、第一子绝缘层41、第二子绝缘层42和第三子绝缘层43。
在一些实施例中，上述显示基板100还包括设置在基底绝缘层2的靠近衬底基板1的一侧的有源层，栅金属层(也即第一导电层3)还包括栅极，源漏金属层(也即第二导电层5)还包括源极和漏极，其中，源极和漏极分别通过贯通层间绝缘层4和基底绝缘层2的不同过孔与有源层电接触。此时，上述结构中的有源层、栅极、源极和漏极构成顶栅型薄膜晶体管。上述显示基板100还包括有设置在源漏金属层的远离衬底基板1的一侧的像素电极、公共电极、阳极、发光层或阴极，可以根据实际需要选择设置，本公开的一些实施例对此不再赘述。
本公开的一些实施例提供了一种显示装置200。如图14所示，该显示装置200包括如上述一些实施例中提供的显示基板100。所述显示装置200中的显示基板100，具有与前述一些实施例中的显示基板100相同的技术效果，在此不再赘述。
上述显示装置200的类型包括多种。
示例的，显示装置200为LCD(Liquid Crystal Display，液晶显示)装置。此时，在上述显示基板100为阵列基板的情况下，该显示装置200还包括与阵列基板相对设置的彩膜基板，以及位于二者之间的液晶层。在上述显示基板100为COA基板(color filter on array，彩膜层形成在基板上)的情况下，该显示装置200还包括与COA基板相对设置的盖板，以及位于二者之间的液晶层。
示例的，显示装置200为OLED(Organic Light-Emitting Diode，有机电致发光显示二极管)显示装置。此时，上述显示基板100包括阵列 基板以及设置在阵列基板上的OLED发光器件层，该OLED发光器件层包括多个OLED发光器件。
根据OLED器件层发光颜色的不同，上述显示装置还可以包括用于实现其他功能的结构。例如，OLED器件层发出的光包括多种颜色(例如为红色、绿色和蓝色)，上述显示装置200还可以包括有盖板。又如，OLED器件层发出的光的颜色为白色，上述显示装置200还可以包括有彩膜基板，或彩膜层。
本公开实施例提供的上述显示装置200可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置包括但不限于移动电话、无线装置、PAD(Portable Android Device，个人数据助理)、手持式或便携式计算机、GPS(Global Positioning System，全球定位系统)接收器、GPS导航器、相机、MP4(MPEG-4 Part 14，MP4播放器)视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于显示一件珠宝的图像的显示器)等。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (16)

  1. 一种显示基板的制备方法，包括：
    提供一衬底基板；
    在所述衬底基板的一侧依次层叠形成基底绝缘层、第一导电层和层间绝缘层；所述第一导电层具有至少一个断面，所述基底绝缘层具有相对于所述至少一个断面中的每个断面向外延伸的部分，所述断面和对应的所述向外延伸的部分构成呈台阶状的凹凸部，所述层间绝缘层至少覆盖所述凹凸部；其中，
    形成所述层间绝缘层包括：依次层叠形成第一子绝缘层和第二子绝缘层；所述第一子绝缘层和所述第二子绝缘层中的一者采用可流动的绝缘材料固化形成。
  2. 根据权利要求1所述的显示基板的制备方法，其中，
    所述可流动的绝缘材料包括有机绝缘材料；
    所述第一子绝缘层和所述第二子绝缘层中的另一者采用无机绝缘材料形成。
  3. 根据权利要求2所述的显示基板的制备方法，其中，所述有机绝缘材料包括聚对苯二甲酸乙二醇酯、聚碳酸酯、聚甲基丙烯酸甲酯、聚酰亚胺、聚醚砜树脂、光刻胶或有机硅树脂中的至少一种。
  4. 根据权利要求1～3中任一项所述的显示基板的制备方法，其中，
    所述第一子绝缘层和所述第二子绝缘层中的一者采用可流动的绝缘材料固化形成，包括：
    利用可流动的绝缘材料，通过涂布工艺形成绝缘薄膜；
    对所述绝缘薄膜进行固化处理，形成所述第一子绝缘层和所述第二子绝缘层中的一者。
  5. 根据权利要求4所述的显示基板的制备方法，其中，所述固化处理包括热固化处理；
    所述热固化处理的温度范围为200℃～250℃，所述热固化处理的时间范围为10min～30min。
  6. 根据权利要求2所述的显示基板的制备方法，其中，
    形成所述层间绝缘层还包括：在所述第二子绝缘层的远离所述衬底基板的一侧表面形成第三子绝缘层；其中，所述第一子绝缘层和所述第二子绝缘层中的一者，和/或，所述第三子绝缘层，采用无机绝缘材料形成。
  7. 根据权利要求6所述的显示基板的制备方法，其中，所述第一子绝缘层与所述第三子绝缘层采用同种无机绝缘材料形成。
  8. 根据权利要求1～7中任一项所述的显示基板的制备方法，还包括：在所述层间绝缘层的远离所述衬底基板的一侧表面形成第二导电层；所述第二导电层在所述衬底基板上的正投影与至少一个所述凹凸部在所述衬底基板上的正投影部分重叠。
  9. 一种显示基板，包括：
    衬底基板；
    以及，依次层叠设置在所述衬底基板的一侧的基底绝缘层、第一导电层和层间绝缘层；所述第一导电层具有至少一个断面，所述基底绝缘层具有相对于所述至少一个断面中的每个断面向外延伸的部分，所述断面和对应的所述向外延伸的部分构成呈台阶状的凹凸部，所述层间绝缘层至少覆盖所述凹凸部；其中，
    所述层间绝缘层包括：依次层叠设置的第一子绝缘层和第二子绝缘层；所述第一子绝缘层和所述第二子绝缘层中的一者为液态固化层。
  10. 根据权利要求9所述的显示基板，其中，所述液态固化层的材料包括可流动的有机绝缘材料；
    所述第一子绝缘层和所述第二子绝缘层中的另一者为无机绝缘层。
  11. 根据权利要求10所述的显示基板，其中，所述层间绝缘层还包括：设置在所述第二子绝缘层的远离所述衬底基板的一侧表面上的第三子绝缘层；其中，
    所述第一子绝缘层和所述第二子绝缘层中的一者，和/或，所述第三子绝缘层，为无机绝缘层。
  12. 根据权利要求11所述的显示基板的制备方法，其中，所述第一子绝缘层的厚度、所述第二子绝缘层的厚度以及所述第三子绝缘层的厚度相等或大致相等。
  13. 根据权利要求9～12中任一项所述的显示基板，还包括：设置在所述层间绝缘层的远离所述衬底基板的一侧表面上的第二导电层；其中，
    所述第二导电层在所述衬底基板上的正投影与至少一个所述凹凸部在所述衬底基板上的正投影部分重叠。
  14. 根据权利要求13所述的显示基板，其中，
    所述基底绝缘层为栅绝缘层，所述第一导电层为栅金属层，所述栅金属层在所述衬底基板上的正投影位于所述栅绝缘层在所述衬底基板上的正投影内；
    所述第二导电层为源漏金属层，所述源漏金属层在所述衬底基板上的正 投影与所述层间绝缘层在所述衬底基板上的正投影部分重叠。
  15. 根据权利要求14所述的显示基板，其中，所述栅金属层包括平行或大致平行设置的多条栅线，所述源漏金属层包括平行或大致平行设置的多条数据线，所述多条栅线与所述多条数据线交叉绝缘；
    所述多条栅线中的每条栅线对应至少一个所述凹凸部；
    所述凹凸部在所述衬底基板上的正投影与所述多条数据线在所述衬底基板上的正投影部分重叠，且二者正投影重叠的部分位于所述栅线和所述多条数据线交叉位置的旁侧。
  16. 一种显示装置，包括如权利要求9～15中任一项所述的显示基板。
PCT/CN2020/070327 2019-01-10 2020-01-03 显示基板及其制备方法、显示装置 WO2020143552A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/966,847 US11616113B2 (en) 2019-01-10 2020-01-03 Display substrate, preparation method therefor, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910024263.9 2019-01-10
CN201910024263.9A CN109742091B (zh) 2019-01-10 2019-01-10 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
WO2020143552A1 true WO2020143552A1 (zh) 2020-07-16

Family

ID=66364367

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/070327 WO2020143552A1 (zh) 2019-01-10 2020-01-03 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US11616113B2 (zh)
CN (1) CN109742091B (zh)
WO (1) WO2020143552A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742091B (zh) 2019-01-10 2021-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110197831B (zh) * 2019-06-19 2021-09-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
CN110389685A (zh) 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置
CN111200061B (zh) * 2019-12-20 2023-03-17 厦门市三安集成电路有限公司 一种半导体器件电容结构及其制作方法
CN111430383B (zh) * 2020-05-20 2023-04-28 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN112909019B (zh) * 2021-01-19 2023-06-06 鄂尔多斯市源盛光电有限责任公司 阵列基板、阵列基板的制备方法及显示装置
WO2022217599A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法与显示装置
CN114585149A (zh) * 2021-10-12 2022-06-03 友达光电股份有限公司 电路基板
CN115528046A (zh) * 2022-08-16 2022-12-27 京东方科技集团股份有限公司 显示基板、显示装置及显示基板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1429055A (zh) * 2001-11-09 2003-07-09 株式会社半导体能源研究所 发光设备及其制造方法
CN101051158A (zh) * 2006-04-07 2007-10-10 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板及其制造方法
JP2015097281A (ja) * 2015-01-05 2015-05-21 株式会社カネカ 薄膜トランジスタ
CN108074961A (zh) * 2016-11-15 2018-05-25 三星显示有限公司 显示装置
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603192B2 (en) * 1999-07-30 2003-08-05 Stmicroelectronics, Inc. Scratch resistance improvement by filling metal gaps
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
KR101832268B1 (ko) * 2010-12-03 2018-02-26 엘지디스플레이 주식회사 가용성 물질을 이용하여 형성된 절연층을 포함하는 액정표시장치 및 그 제조방법
US20130335312A1 (en) * 2012-06-15 2013-12-19 Qualcomm Mems Technologies, Inc. Integration of thin film switching device with electromechanical systems device
CN104465652B (zh) * 2014-12-05 2018-09-18 上海天马微电子有限公司 一种阵列基板、显示装置及阵列基板的制作方法
KR102450399B1 (ko) * 2015-10-06 2022-09-30 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
JP6486291B2 (ja) * 2016-02-24 2019-03-20 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
KR20180066948A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106783896B (zh) * 2017-03-31 2020-01-10 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1429055A (zh) * 2001-11-09 2003-07-09 株式会社半导体能源研究所 发光设备及其制造方法
CN101051158A (zh) * 2006-04-07 2007-10-10 Lg.菲利浦Lcd株式会社 用于液晶显示器件的阵列基板及其制造方法
JP2015097281A (ja) * 2015-01-05 2015-05-21 株式会社カネカ 薄膜トランジスタ
CN108074961A (zh) * 2016-11-15 2018-05-25 三星显示有限公司 显示装置
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US11616113B2 (en) 2023-03-28
CN109742091B (zh) 2021-08-31
US20210043714A1 (en) 2021-02-11
CN109742091A (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
WO2020143552A1 (zh) 显示基板及其制备方法、显示装置
WO2021023189A1 (zh) 显示基板及其制备方法、显示装置
CN111564482B (zh) 显示基板及制备方法、显示装置
WO2020207124A1 (zh) 显示基板及其制造方法、显示装置
US20230040100A1 (en) Display substrate, preparation method therefor, and display apparatus
US20210193960A1 (en) Display Panel and Preparation Method Thereof, and Display Apparatus
US20230075199A1 (en) Display substrate and manufacturing method therefor, and display device
US11335870B2 (en) Display substrate and preparation method thereof, and display device
CN110571361B (zh) 有机发光显示面板及制作方法、显示装置
US11569476B2 (en) Display substrate and display apparatus
US11659729B2 (en) Electronic device substrate, manufacturing method and display device
EP3488478A1 (en) Display substrate, display panel, display apparatus, and method of fabricating display substrate and display panel
WO2017031940A1 (zh) 一种阵列基板、其制作方法及显示装置
WO2021093681A1 (zh) 显示背板及其制作方法和显示装置
WO2021103204A1 (zh) 显示面板及其制备方法、显示装置
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
WO2020216225A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
TW201809818A (zh) 顯示裝置
WO2021238645A1 (zh) 显示用基板及其制备方法、显示装置
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
US20190131366A1 (en) Display substrate, manufacturing method thereof, display panel and display device
US11233115B2 (en) Display panel and manufacturing method thereof, and display device
US11494019B2 (en) Touch display device, touch display panel and manufacturing method thereof
CN109390278B (zh) 一种显示基板及其制备方法、显示装置
WO2020206719A1 (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20738583

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20738583

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20738583

Country of ref document: EP

Kind code of ref document: A1