CN104465652B - 一种阵列基板、显示装置及阵列基板的制作方法 - Google Patents
一种阵列基板、显示装置及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN104465652B CN104465652B CN201410738209.8A CN201410738209A CN104465652B CN 104465652 B CN104465652 B CN 104465652B CN 201410738209 A CN201410738209 A CN 201410738209A CN 104465652 B CN104465652 B CN 104465652B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- gate
- film layer
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 452
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 98
- 230000008569 process Effects 0.000 description 12
- 150000002739 metals Chemical class 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种阵列基板、显示装置及阵列基板的制作方法，其中，所述阵列基板包括基板，位于所述基板上的有源层结构，位于所述有源层结构上的栅绝缘层，位于所述栅绝缘层上的栅极层，覆盖所述栅极层和所述有源层结构的层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层，所述层间绝缘层上设置有通孔，位于所述层间绝缘层上的源极和漏极，所述源极和漏极通过所述通孔与所述有源层结构电连接。本发明能降低阵列基板中数据线断线的风险，并降低数据线和扫描线之间的寄生电容值。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板，和包括该阵列基板的显示装置，以及该阵列基板的制作方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)以其体积小、功耗低和无辐射等特点，成为目前可跨越所有尺寸的显示技术，应用的领域非常广泛，如电视、笔记本电脑、监视器或手机等。
TFT(薄膜晶体管)阵列基板一般包括顶栅TFT阵列基板和底栅TFT阵列基板，请参见图1，图1是现有技术中顶栅TFT阵列基板的结构图，所述顶栅TFT阵列基板包括基板11、位于基板11上的缓冲层12、位于缓冲层12上的有源层结构13，位于有源层结构13上的栅绝缘层14，位于所述栅绝缘层14上的栅极15，覆盖栅极15和有源层结构13上的层间绝缘层16，位于层间绝缘层16上的源极17和漏极18，源极17和漏极18通过贯穿所述层间绝缘层16的通孔与有源层结构13电连接，在图1所示的顶栅TFT阵列基板的基础上，请参见图2，所述顶栅TFT阵列基板还包括：位于基板11上的栅绝缘层14，位于栅绝缘层14上的扫描线19，位于扫描线19上的层间绝缘层16，位于层间绝缘层16上的数据线20，扫描线19和栅极15位于同一层，数据线20和源极17位于同一层，现有技术中在制作顶栅TFT时，在数据线20与扫描线19交叉处，数据线20需要跨越由栅绝缘层14和栅极15形成的较高的台阶，从而增加数据线20断线的风险，此外，数据线20与扫描线19之间产生的寄生电容值较大。
发明内容
本发明的目的是提供一种阵列基板、显示装置及阵列基板的制作方法，以降低阵列基板中数据线断线的风险，并降低数据线和扫描线之间的寄生电容值。
本发明实施例提供了一种阵列基板，包括：
基板；
位于所述基板上的有源层结构；
位于所述有源层结构上的栅绝缘层；
位于所述栅绝缘层上的栅极层；
覆盖所述栅极层和所述有源层结构的层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层；
所述层间绝缘层上设置有通孔；
位于所述层间绝缘层上的源极和漏极，所述源极和漏极通过所述通孔与所述有源层结构电连接。
本发明实施例提供了一种显示装置，包括相对设置的第一基板和第二基板，以及设置在所述第一基板和第二基板之间的液晶层，所述第一基板包括如上所述的阵列基板。
本发明实施例提供了一种阵列基板的制作方法，包括：
提供一基板；
在所述基板上形成有源层，图案化所述有源层形成有源层结构；
在所述有源层结构上形成栅绝缘层；
在所述栅绝缘层上形成栅极层；
在所述栅极层和所述有源层结构上形成具有通孔的层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层；
在所述层间绝缘层上形成源极和漏极，所述源极和漏极通过所述通孔与所述有源层结构电连接。
本发明实施例提供的阵列基板、显示装置及阵列基板的制作方法，通过在栅极层和有源层结构上设置层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层，其中，所述无机膜层在成膜过程中能够增加有源层结构的导电性，较厚的有机膜层能够增加层间绝缘层的厚度，使得所述有机膜层能够作为数据线和扫描线交叉处台阶的平坦化层，从而降低数据线断线的风险，此外，由于有机膜的厚度较大，能够有效减小数据线和扫描线之间的寄生电容值。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：
图1和图2是现有技术中顶栅TFT(薄膜晶体管)阵列基板的剖面图；
图3是本发明实施例提供的阵列基板的一种剖面图；
图4是本发明实施例提供的阵列基板的另一种剖面图；
图5a是本发明实施例提供的连接衬垫的一种剖面图；
图5b是本发明实施例提供的连接衬垫的另一种剖面图；
图5c是本发明实施例提供的连接衬垫的第三种剖面图；
图6是本发明实施例提供的一种显示装置的结构示意图；
图7是本发明实施例提供的阵列基板的制作方法的流程图；
图8a是本发明实施例提供的在层间绝缘层上形成通孔的一种方法流程图；
图8b是本发明实施例提供的在层间绝缘层上形成通孔的另一种方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容，并且附图中相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供了一种阵列基板，如图3所示，图3是本发明实施例提供的阵列基板的剖面图，所述阵列基板为顶栅TFT阵列基板，所述阵列基板包括：基板11，位于基板11上的有源层结构13，位于有源层结构13上的栅极绝缘层14，位于栅极绝缘层14上的栅极层15，覆盖栅极层15和有源层结构13的层间绝缘层16，层间绝缘层16包括依次层叠的无机膜层161和有机膜层162，层间绝缘层16上设置有通孔，位于层间绝缘层16上的源极17和漏极18，源极17和漏极18通过通孔与有源层结构13电连接。
其中，基板11的材料为玻璃或塑料中的任意一种，优选的，基板11的材料选用玻璃。有源层结构13的材料可以采用铟镓锌氧化物(InGaZnO，IGZO)等氧化物半导体。栅极绝缘层14的材料可以采用氧化硅SiOx，也可以采用SiOx/氮化硅SiNx等。栅极层15可以是多层金属的叠层，例如：可以是钛Ti/铝Al/Ti多层金属的叠层，也可以是钼Mo/Al/Mo多层金属的叠层，当然，栅极层15也可以只包括一层金属层，例如：Ti、Mo或Al等，这里仅仅是举例说明栅极层15的两种情况，还有其他很多情况，这里不再一一说明。源极17和漏极18的材料一般选择金属铝或金属钼等，通常形成源极17的金属和形成漏极18的金属在同一个工艺步骤中形成，因此，源极17和漏极18位于同一层。
层间绝缘层16包括依次层叠的无机膜层161和有机膜层162，无机膜层161的材料优选为SiOX或SiNX或Al2O3，无机膜层161的厚度优选为30nm-1500nm，更优选的，无机膜层161的厚度为50nm-500nm，可以采用物理气相沉积(Physical Vapor Deposition，简称PVD)、溅射(Sputtering)或化学气相沉积(Chemical vapor deposition，简称CVD)的方法在栅极层15和有源层结构13上形成无机膜层161，无机膜层161的作用是在成膜过程中增加有源层结构13的导电性，有机膜层162的材料为有机感光材料，例如：JSR PC405G或TorayDL1001C等，有机膜层162的厚度优选为300nm-5000nm，更优选的，有机膜层162的厚度为800nm-3000nm，可以采用涂布、旋涂或浸泡的方法形成有机膜层162，有机膜层162能够增加层间绝缘层16的厚度。
所述栅极层所在的金属层与所述源极和漏极所在的金属层部分交叠，在所述交叠区域所述栅极层所在金属层与所述源极和漏极所在的金属层之间设置有所述层间绝缘层。具体地，请参见图4，在图3所示的阵列基板的结构上，所述阵列基板还可包括：位于基板11上的栅极绝缘层14，位于栅极绝缘层14上的扫描线19，依次覆盖扫描线19和有源层结构13的无机膜层161和有机膜层162，位于有机膜层162上的数据线20，数据线20和扫描线19相交叉，其中，扫描线19和栅极层15电连接在一起，扫描线19和栅极层15在同一个工艺步骤中形成，因此扫描线19和栅极层15位于同一层，并且扫描线19和栅极层15可以一体做成，数据线20和源极17电连接在一起，由于源极17和数据线20通常在同一个工艺步骤中形成，因此，扫描线19和源极17位于同一层，并且数据线20和源极17可以一体做成。在本实施例中，由于层间绝缘层16包括无机膜层161和有机膜层162，其中，有机膜层162的厚度较厚，因此，在数据线20和扫描线19的交叉处，数据线20需要跨越的台阶的高度变得平缓很多，即有机膜层162的在数据线20和交叉线处能够起到平坦化数据线20和扫描线19交叉处的台阶，从而降低数据线20和扫描线19断线的风险，此外，由于有机膜层162的厚度较大，因此，能够有效减小数据线20和扫描线19交叉处的电容。
较佳的，所述阵列基板在图3所示的结构的基础上可以做一些改变，相同之处不再重复，该阵列基板还包括：位于基板11和有源层结构13之间的缓冲层12，增加缓冲层12的好处在于，能够让有源层结构13更好的形成在基板11上面，同样，所述阵列基板在图4所示的结构的基础上还可以包括位于基板11和栅极绝缘层14之间的缓冲层12。
较佳的，请参见图5a、图5b、图5c，所述阵列基板在图3所示的结构的基础上还可包括在所述源极和漏极上覆盖钝化层24，钝化层24上设置有导电层25，所述阵列基板包括显示区和包围所述显示区域的非显示区，所述非显示区包括多个连接衬垫B，通过连接衬垫B能够与柔性印刷电路板(Flexible Printed Circuit board，简称FPC)或集成电路(Integrated Circuit，IC)连接，从而将外部信号传输到所述阵列基板，由于有机膜层162不能够承受高温，因此，在连接衬垫对应的区域需要把有机膜层162去掉。
具体地，请参见图5a，连接衬垫B包括依次设置在基板11上的缓冲层12、栅极绝缘层14、栅极层15、钝化层24和导电层25，或者请参见图5b，连接衬垫B包括依次设置在基板11上缓冲层12、源极和漏极所在金属层26、钝化层24和导电层25，或者请参见图5c，连接衬垫B包括依次设置在基板11上的缓冲层12、栅极绝缘层14、栅极层15、源极和漏极所在金属层26、钝化层24和导电层25。其中，钝化层24的材料可以为氮化硅(SiNX)，导电层25可以为像素电极所在的层，所述导电层25的材料可以为氧化铟锡(ITO),增加缓冲层12的好处在于能够让栅极绝缘层14或源极和漏极所在金属层26能够更好的形成在基板11上。
需要说明的是，图5a、图5b、图5c中示意性的示出了阵列基板中连接衬垫的膜层，由于所述阵列基板的结构可以多种，因此相应的，所述阵列基板中连接衬垫B的膜层结构也可以多样，本实施例中并没有对阵列基板的非显示区域的连接衬垫的膜层结构进行细化，只要非显示区域的连接衬垫的膜层中没有有机膜层即可，因此，不因以图5a、图5b、图5c作为对本实施例结构的限制。
本发明实施例还提供一种显示装置，图6是本发明实施例提供的一种显示装置的结构示意图。参见图6，所述显示装置包括相对设置的第一基板31和第二基板32，以及设置在第一基板31和第二基板32之间的液晶层33，第一基板31为上述实施例中所述的阵列基板，第二基板32为彩膜基板，其中，液晶层33由液晶分子331形成。所述显示装置可以为手机、台式电脑、笔记本、平板电脑、电子纸中的一种。
本发明实施例提供的阵列基板及显示装置，一方面，通过在所述栅极层和所述有源层结构上形成层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层，所述无机膜层能够增加所述有源层结构的导电性，所述有机膜层能够增加层间绝缘层的厚度，从而在数据线与扫描线的交叉处，数据线需要跨越的台阶变得平坦化，减小了数据线断线的风险，另一方面，由于有机膜层的厚度较厚，能够有效减小数据线和扫描线之间的寄生电容值。
本发明实施例提供了一种阵列基板的制作方法，具体如图7所示，图7是本发明另一实施例提供的阵列基板的制作方法的流程图，结合图3、图4、图5a、图5b和图5c中所述的阵列基板的结构，本发明实施例所提供的阵列基板的制作方法包括步骤11至步骤16，需要说明的是，以步骤11至步骤16来命名各步骤只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的实施例中，各步骤可根据工艺的调节来调整先后顺序，下面结合图7对所述阵列基板的制作方法进行详述：
步骤11、提供一基板。
所述基板11的材料可以为玻璃或塑料中的任意一种，优选的，基板11的材料选用玻璃。
步骤12、在所述基板上形成有源层，图案化所述有源层形成有源层结构13。
在本步骤中，可通过干刻的方法形成有源层结构13，有源层的材料可以采用铟镓锌氧化物(InGaZnO，IGZO)等氧化物半导体。
步骤13、在所述有源层结构上形成栅极绝缘层。
在本步骤中，可以通过干刻的方法在所述有源层结构13上形成栅极绝缘层14，栅极绝缘层14的材料可以采用氧化硅SiOx，也可以采用SiOx/氮化硅SiNx等。
步骤14、在所述栅极绝缘层上形成栅极层。
在本步骤中，在栅极绝缘层14上形成栅极金属层，对栅极金属层进行干法刻蚀或者湿法刻蚀形成栅极层15，栅极层15可以是多层金属的叠层，例如：可以是钛Ti/铝Al/Ti多层金属的叠层，也可以是钼Mo/Al/Mo多层金属的叠层，当然，栅极层15也可以只包括一层金属层，例如：Ti、Mo或Al等，这里仅仅是举例说明栅极层15的两种情况，还有其他很多情况，这里不再一一说明。
步骤15、在所述栅极层和所述有源层结构上形成具有通孔的层间绝缘层，所述层间绝缘层16包括依次层叠的无机膜层161和有机膜层162。
具体地，请参见图8a，图8a是实现图7中步骤15的一种方法流程图，所述通孔包括第一通孔和第二通孔，在栅极层15和有源层结构13上形成具有通孔的层间绝缘层16，层间绝缘层16包括依次层叠的无机膜层161和有机膜层162可通过下述方法来实现：
步骤151、在所述栅极和所述有源层结构上形成所述无机膜层。
可以采用PVD、溅射(Sputtering)或CVD的方法在栅极层15和有源层结构13上形成无机膜层161，无机膜层161的材料优选为SiOX或SiNX或Al2O3，无机膜层161的厚度优选为30nm-1500nm，更优选的，无机膜层161的厚度为50nm-500nm。
步骤152、图案化所述无机膜层161形成贯穿所述无机膜层161的第一通孔。
利用光罩以及相应的光刻工艺，形成第一通孔，第一通孔贯穿无机膜层161，暴露出有源层结构13。
其中，所述光刻工艺的作用是将掩膜板上的图形转移到无机膜层161表面上，具体包括涂胶、曝光和显影。其中，涂胶是指在无机膜层161的表面涂布一层光刻胶，对于小的阵列基板而言，一般采用旋转涂布的方式；对于大的阵列基板而言，可以使用狭缝涂布的方式。涂胶后的无机膜层161经过干燥、前烘后可以作图形曝光。而经过图形曝光后，掩膜板上的图形转移到无机膜层161上，被光阻以潜影的方式记录下来，然后，经过显影液将潜影暴露出来。当使用的光刻胶为正性光刻胶时，则在曝光后，紫外线照射到的光刻胶会在显影过程中被溶掉，剩下没有被照射的部分。后续工艺涉及的光刻工艺与此类似，将不再赘述。
步骤153、在形成所述第一通孔的无机膜层161上形成所述有机膜层162。
可采用涂布、旋涂或浸泡的方法在形成第一通孔的无机膜层161上形成有机膜层162，有机膜层162的材料为有机感光材料，例如：JSR PC405G或TorayDL1001C等，有机膜层162的厚度优选为300nm-5000nm，更优选的，有机膜层162的厚度为800nm-3000nm。
步骤154、图案化所述有机膜层形成贯穿所述有机膜层的第二通孔，其中，所述第一通孔与所述第二通孔一一对应。
利用光罩以及相应的光刻工艺，形成贯穿有机膜层162的第二通孔，第一通孔与第二通孔一一对应，从而暴露出有源层结构13。
或者，请参见图8b，图8b是实现图7中步骤15的另一种方法流程图，所述通孔包括第一通孔和第二通孔，在栅极层15和有源层结构13上形成具有通孔的层间绝缘层16，层间绝缘层16包括依次层叠的无机膜层161和有机膜层162也可通过下述方法来实现：
步骤151a、在所述栅极层和所述有源层结构上依次形成无机膜和有机膜层。
在栅极层15和有源层结构13上采用PVD、溅射(Sputtering)或CVD的方法形成无机膜层161，在无机膜层161上采用涂布、旋涂或浸泡的方法形成有机膜层162。
步骤152a、图案化所述有机膜层，形成贯穿所述有机膜层的第一通孔。
利用光罩以及相应的光刻工艺，刻蚀有机膜层162，形成贯穿有机膜层162的第一通孔。
步骤153a、以形成有所述第一通孔的有机膜层162作为刻蚀阻挡层刻蚀所述无机膜层161，形成贯穿所述无机膜层161的第二通孔，其中，所述第一通孔和所述第二通孔相对应。
再用刻蚀形成第一通孔的有机膜层162作为刻蚀无机膜层161时的阻挡层对无机膜层161进行刻蚀，从而形成贯穿无机膜层161的第二通孔，第一通孔和第二通孔相对应，采用形成有第一通孔的有机膜层162作为刻蚀无机膜层161时的阻挡层能够减少一道光罩的使用数量。
步骤16、在所述层间绝缘层上形成源极和漏极，所述源极和漏极通过所述通孔与所述有源层结构电连接。
可在层间绝缘层16上采用溅射的方法形成源极金属层和漏极金属层，之后利用光罩及相应的光刻工艺形成源极17和漏极18。
具体地，所述阵列基板的制作方法还可包括：在基板上依次形成栅极绝缘层14，在栅极绝缘层14上形成扫描线19，在扫描线19上形成依次层叠的无机膜层161和有机膜层162，在有机膜层162上形成数据线20，数据线20和扫描线19相交叉，其中，扫描线19和栅极层15电连接在一起，扫描线19和栅极层15在同一个工艺中形成，因此扫描线19和栅极层15位于同一层，由于源极17和数据线20通常在同一个工艺步骤中形成，因此扫描线19和源极17位于同一层。在本实施例中，由于有机膜层162的厚度较厚，因此，在数据线20和扫描线19的交叉处，数据线20需要跨越的台阶的高度变得平缓很多，即有机膜层162的在数据线20和交叉线处能够起到平坦化数据线20和扫描线19交叉处的台阶，从而降低数据线20和扫描线19断线的风险，此外，由于有机膜层162的厚度较大，因此，能够有效减小数据线20和扫描线19交叉处的电容。
较佳的，在步骤11之前，即在基板11上形成有源层，图案化所述有源层形成有源层结构13之前，所述阵列基板的制作方法还可包括：
步骤11a、在所述基板和所述有源层结构之间形成缓冲层。增加缓冲层12的好处在于，能够让有源层结构13更好的形成在基板11上面。
以及，在形成数据线20和扫描线19的区域，所述阵列基板11的制作方法还包括在基板11和栅极绝缘层14之间形成缓冲层12。
较佳的，所述阵列基板11的制作方法在图7所示的阵列基板11的制作方法上还可包括在源极17和漏极18上形成钝化层24，在钝化层24上形成导电层25，所在阵列基板包括显示区和包围所述显示区域的非显示区，所述非显示区包括多个连接衬垫，通过所述连接衬垫能够与柔性印刷电路板(Flexible Printed Circuit board，简称FPC)或集成电路(Integrated Circuit，IC)连接，从而将外部信号传输到所述阵列基板，由于有机膜层162不能够承受高温，因此，在连接衬垫对应的区域需要把有机膜层162去掉。
具体地，连接衬垫B包括依次形成在基板11上的所述缓冲层12、栅极15绝缘层14、栅极层15、钝化层24和导电层25，或者连接衬垫B包括依次形成在基板11上的缓冲层12、源极17和漏极18所在金属层、钝化层24和所述导电层2525，或者连接衬垫B包括依次形成在基板11上的缓冲层12、栅极绝缘层14、栅极层15、源极17和漏极18所在金属层、钝化层24和导电层25。其中，钝化层24的材料可以为氮化硅(SiNX)，导电层25可以为像素电极所在的层，所述导电层25的材料可以为氧化铟锡(ITO),增加缓冲层12的好处在于能够让栅极15绝缘层14或源漏极18所在金属层能够更好的形成在基板11上。
本发明另一实施例提供的阵列基板的制作方法，一方面，通过在所述栅极和所述有源层结构上形成依次层叠的无机膜层和有机膜层，所述无机膜层能够增加所述有源层结构的导电性，所述有机膜层能够增加层间绝缘层的厚度，从而在数据线与扫描线的交叉处，数据线需要跨越的台阶变得平坦化，减小了数据线断线的风险，另一方面，由于有机膜层的厚度较厚，能够有效减小数据线和扫描线之间的寄生电容值。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种阵列基板，包括：
基板；
位于所述基板上的有源层结构；
位于所述有源层结构上的栅绝缘层；
位于所述栅绝缘层上的栅极层；
覆盖所述栅极层和所述有源层结构的层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层；
所述层间绝缘层上设置有通孔；
位于所述层间绝缘层上的源极和漏极，所述源极和漏极通过所述通孔与所述有源层结构电连接；
还包括位于所述基板和所述有源层结构之间的缓冲层；
在所述源极和漏极上覆盖钝化层，所述钝化层上设置有导电层；所述阵列基板包括显示区与非显示区，所述非显示区包括多个连接衬垫，所述连接衬垫包括依次设置在所述基板上的所述缓冲层、所述栅绝缘层、所述栅极层、所述钝化层和所述导电层，或者所述连接衬垫包括依次设置在所述基板上所述缓冲层、所述源极和漏极所在金属层、所述钝化层和所述导电层，或者所述连接衬垫包括依次设置在所述基板上的所述缓冲层、所述栅绝缘层、所述栅极层、所述源极和漏极所在金属层、所述钝化层和所述导电层；
所述非显示区域中连接衬垫对应区域的有机膜层被去掉，所述连接衬垫周围保留有有机膜层。
2.根据权利要求1所述的阵列基板，其特征在于，所述无机膜层的材料为SiOX或SiNX或Al2O3，所述有机膜层的材料为有机感光材料。
3.根据权利要求1所述的阵列基板，其特征在于，所述无机膜层的厚度为30nm-1500nm，所述有机膜层的厚度为300nm-5000nm。
4.根据权利要求3所述的阵列基板，其特征在于，所述无机膜层的厚度为50nm-500nm，所述有机膜层的厚度为800nm-3000nm。
5.根据权利要求1所述的阵列基板，其特征在于，所述栅极层所在的金属层与所述源极和漏极所在的金属层部分交叠，在所述交叠区域所述栅极层所在金属层与所述源极和漏极所在的金属层之间设置有所述层间绝缘层。
6.一种显示装置，其特征在于，包括相对设置的第一基板和第二基板，以及设置在所述第一基板和第二基板之间的液晶层，所述第一基板包括如权利要求1-5所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，所述方法包括：
提供一基板；
在所述基板上形成有源层，图案化所述有源层形成有源层结构；
在所述有源层结构上形成栅绝缘层；
在所述栅绝缘层上形成栅极层；
在所述栅极层和所述有源层结构上形成具有通孔的层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层；
在所述层间绝缘层上形成源极和漏极，所述源极和漏极通过所述通孔与所述有源层结构电连接；
所述方法还包括：
在所述基板和所述有源层结构之间形成缓冲层；
在所述源极和漏极上形成钝化层，在所述钝化层上形成导电层；所述阵列基板包括显示区与非显示区，所述非显示区包括多个连接衬垫，所述连接衬垫包括依次形成在所述基板上的所述缓冲层、所述栅绝缘层、所述栅极层、所述钝化层和所述导电层，或者所述连接衬垫包括依次形成在所述基板上的所述缓冲层、所述源极和漏极所在金属层、所述钝化层和所述导电层，或者所述连接衬垫包括依次形成在所述基板上的所述缓冲层、所述栅绝缘层、所述栅极层、所述源极和漏极所在金属层、所述钝化层和所述导电层；
所述非显示区域中连接衬垫对应区域的有机膜层被去掉，所述连接衬垫周围保留有有机膜层。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述通孔包括第一通孔和第二通孔，所述在所述栅极层和所述有源层结构上形成具有通孔的层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层步骤包括：
在所述栅极层和所述有源层结构上形成所述无机膜层；
图案化所述无机膜层形成贯穿所述无机膜层的第一通孔；
在形成所述第一通孔的无机膜层上形成所述有机膜层；
图案化所述有机膜层形成贯穿所述有机膜层的第二通孔，其中，所述第一通孔和所述第二通孔相对应。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述通孔包括第一通孔和第二通孔，所述在所述栅极层和所述有源层结构上形成具有通孔的层间绝缘层，所述层间绝缘层包括依次层叠的无机膜层和有机膜层步骤包括：
在所述栅极层和所述有源层结构上依次形成无机膜层和有机膜层；
图案化所述有机膜层，形成贯穿所述有机膜层的第一通孔；
以形成有所述第一通孔的有机膜层作为刻蚀阻挡层刻蚀所述无机膜层，形成贯穿所述无机膜层的第二通孔，其中，所述第一通孔和所述第二通孔相对应层间绝缘层形成所述通孔。
10.根据权利要求7所述的阵列基板的制作方法，其特征在于，利用物理气相沉淀、溅射或化学气相沉积的方法形成无机膜层。
11.根据权利要求7所述的阵列基板的制作方法，其特征在于，利用涂布、旋涂或浸泡的方法形成有机膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410738209.8A CN104465652B (zh) | 2014-12-05 | 2014-12-05 | 一种阵列基板、显示装置及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410738209.8A CN104465652B (zh) | 2014-12-05 | 2014-12-05 | 一种阵列基板、显示装置及阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465652A CN104465652A (zh) | 2015-03-25 |
| CN104465652B true CN104465652B (zh) | 2018-09-18 |
Family
ID=52911450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410738209.8A Active CN104465652B (zh) | 2014-12-05 | 2014-12-05 | 一种阵列基板、显示装置及阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465652B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957812B (zh) | 2016-06-06 | 2019-02-22 | 京东方科技集团股份有限公司 | 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板 |
| CN106405962A (zh) * | 2016-10-31 | 2017-02-15 | 深圳市华星光电技术有限公司 | 阵列基板及其走线和测试垫的制作方法、液晶面板 |
| CN109742091B (zh) | 2019-01-10 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| US20240047481A1 (en) * | 2021-04-16 | 2024-02-08 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing array substrate and display device |
| US20240258337A1 (en) * | 2022-03-31 | 2024-08-01 | Beijing Boe Technology Group Co., Ltd. | Display panel, array substrate and method for preparing same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1913192A (zh) * | 2005-08-11 | 2007-02-14 | 株式会社半导体能源研究所 | 发光元件、发光装置以及电子设备 |
| CN101295095A (zh) * | 2008-06-02 | 2008-10-29 | 友达光电股份有限公司 | 半穿透半反射式液晶显示面板及其制作方法 |
| CN101408694A (zh) * | 2008-11-19 | 2009-04-15 | 友达光电股份有限公司 | 半穿反液晶显示装置的像素结构的制作方法 |
-
2014
- 2014-12-05 CN CN201410738209.8A patent/CN104465652B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1913192A (zh) * | 2005-08-11 | 2007-02-14 | 株式会社半导体能源研究所 | 发光元件、发光装置以及电子设备 |
| CN101295095A (zh) * | 2008-06-02 | 2008-10-29 | 友达光电股份有限公司 | 半穿透半反射式液晶显示面板及其制作方法 |
| CN101408694A (zh) * | 2008-11-19 | 2009-04-15 | 友达光电股份有限公司 | 半穿反液晶显示装置的像素结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465652A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312268B2 (en) | Display device | |
| US11244969B2 (en) | Array substrate and manufacturing method thereof, display substrate, and display device | |
| TWI553837B (zh) | 製作顯示面板之方法 | |
| WO2018214727A1 (zh) | 柔性显示基板及其制作方法、显示装置 | |
| CN103296033B (zh) | 一种阵列基板及其制作方法 | |
| WO2019233267A1 (zh) | 薄膜晶体管及制作方法、显示装置 | |
| US9230951B2 (en) | Antistatic device of display device and method of manufacturing the same | |
| CN104465652B (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| WO2016065852A1 (zh) | 一种coa基板及其制作方法和显示装置 | |
| CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
| CN109860224B (zh) | 显示基板及其制作方法、显示面板、显示装置 | |
| US20140120657A1 (en) | Back Channel Etching Oxide Thin Film Transistor Process Architecture | |
| US8772796B2 (en) | Panel and method for fabricating the same | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| WO2018171268A1 (zh) | 基板及其制备方法、显示面板和显示装置 | |
| CN105810695B (zh) | 阵列基板及显示装置 | |
| US20160027797A1 (en) | Array substrate, manufacturing method thereof, and display device | |
| WO2017202188A1 (zh) | 显示基板的制作方法、显示基板和显示装置 | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| CN110854175B (zh) | 阵列基板及其制备方法、显示面板 | |
| WO2016023303A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 | |
| CN108400139B (zh) | 阵列基板及其制作方法以及显示装置 | |
| EP3355346B1 (en) | Manufacturing method of array substrate, array substrate, and display device | |
| US10002889B2 (en) | Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |