CN103296033B - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN103296033B
CN103296033B CN201310203861.5A CN201310203861A CN103296033B CN 103296033 B CN103296033 B CN 103296033B CN 201310203861 A CN201310203861 A CN 201310203861A CN 103296033 B CN103296033 B CN 103296033B
Authority
CN
China
Prior art keywords
conductive layer
layer
insulating barrier
via hole
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310203861.5A
Other languages
English (en)
Other versions
CN103296033A (zh
Inventor
张明
郝昭慧
尹雄宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310203861.5A priority Critical patent/CN103296033B/zh
Publication of CN103296033A publication Critical patent/CN103296033A/zh
Priority to US14/389,201 priority patent/US9865622B2/en
Priority to PCT/CN2013/088144 priority patent/WO2014190698A1/zh
Application granted granted Critical
Publication of CN103296033B publication Critical patent/CN103296033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明实施例公开了一种阵列基板及其制作方法，涉及液晶显示领域，能够减小信号线的阻值，减小TFT-LCD出现信号延迟现象的可能性。该阵列基板包括基板和位于基板上的信号线，所述信号线包括至少两层位于不同层的导电层，所述不同层的导电层之间设置有绝缘层，所述不同层的导电层之间通过过孔并联连接。该阵列基板的制作方法至少包括：在基板上沉积形成第一导电层和第一绝缘层；对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔；在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接。

Description

一种阵列基板及其制作方法
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板及其制作方法。
背景技术
薄膜场效应晶体管平面显示屏幕，特别是薄膜场效应晶体管（ThinFilmTransistor，简称TFT）液晶显示器（LiquidCrystalDisplay，简称LCD），主要是利用呈矩阵状排列的TFT，配合适合的电容等电子组件来驱动液晶像素，以产生色彩丰富靓丽的图像。由于TFT-LCD具有外形轻薄、耗电量少以及无辐射等特性，被广泛地应用在电视机、笔记本电脑、个人数字助理等显示产品上。
发明人在实现本发明的过程中发现，目前，市场上的TFT-LCD的尺寸越来越大，扫描频率和分辨率也越来越高，与此同时，伴随上述产品性能提升，由于信号延迟问题而引起的问题也越来越突出，需要尽快解决。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制作方法，能够减小信号线的阻值，减小TFT-LCD出现信号延迟现象的可能性。
为解决上述技术问题，本发明采用如下技术方案：
本发明第一方面提供了一种阵列基板，包括基板和位于基板上的信号线，
所述信号线包括至少两层位于不同层的导电层，所述不同层的导电层之间设置有绝缘层，所述不同层的导电层之间通过过孔并联连接。
所述不同层的导电层在所述基板上的投影重合。
所述信号线为栅线，所述不同层的导电层包括栅极金属层、位于栅线区域的数据线层；或
所述不同层的导电层包括栅极金属层、位于所述栅线区域的数据线层和位于所述栅线区域的像素电极层。
所述信号线为数据线，所述不同层的导电层包括位于所述数据线区域的栅极金属层、数据线层；或，
所述不同层的导电层包括数据线层和位于所述数据线区域的像素电极层；或，
所述不同层的导电层包括位于所述数据线区域的栅极金属层、数据线层和位于所述数据线区域的像素电极层。
当至少两根信号线在基板上的投影交叠时，所述每根信号线在投影交叠处，仅包括一层导电层。
在本发明的技术方案中，提供了一种阵列基板，该阵列基板上的信号线包括至少两层位于不同层的导电层，并且导电层之间通过过孔并联连接，由此可以降低信号线的阻值。该信号线的结构简单，可有效减小TFT-LCD出现信号延迟现象的可能性。
本发明的第二方面提供了一种阵列基板的制作方法，至少包括：
在基板上沉积形成第一导电层和第一绝缘层；
对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔；
在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接。
在所述第一绝缘层和所述第一过孔上沉积形成第二导电层之后，还包括：
在所述第二导电层上沉积形成第二绝缘层；
对所述过孔内的所述第二绝缘层进行刻蚀；
在所述第二绝缘层和所述第二过孔上沉积形成第三导电层，使得所述第一导电层、所述第二导电层和所述第三导电层通过所述过孔并联连接。
所述在基板上沉积形成第一导电层和第一绝缘层之后，还包括：
在所述第一绝缘层上依次沉积形成第三导电层和第二绝缘层；
所述对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔包括：
在所述过孔的对应区域，对所述第一绝缘层、所述第三导电层和所述第二绝缘层进行刻蚀，形成贯穿所述第一绝缘层、所述第三导电层和所述第二绝缘层的过孔。
所述在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接包括：
在所述基板上沉积形成第二导电层，使得所述第一导电层、所述第三导电层和所述第二导电层通过所述过孔并联连接。
所述在基板上沉积形成第一导电层和第一绝缘层之后，还包括：
在所述第一绝缘层上沉积形成第三导电层；
所述对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔包括：
在所述过孔的对应区域，对所述第三导电层进行刻蚀；
沉积形成第二绝缘层，在所述过孔的对应区域，对所述第二绝缘层和所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层、所述第三导电层和所述第二绝缘层的过孔；
所述在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接包括：
在所述基板上沉积形成第二导电层，使得所述第一导电层、所述第三导电层和所述第二导电层通过所述过孔并联连接。
所述信号线为栅线，所述第一导电层为栅极金属层，所述第二导电层为位于所述栅线区域的数据线层，所述第三导电层为位于所述栅线区域的像素电极层；
或
所述信号线为数据线，所述第一导电层为位于所述数据线区域的栅极金属层，所述第二导电层为数据线层，所述第三导电层为位于所述数据线区域的像素电极层。
所述信号线为栅线，所述第一导电层为栅极金属层，所述第三导电层为位于所述栅线区域的数据线层，所述第二导电层为位于所述栅线区域的像素电极层；
或
所述信号线为数据线，所述第一导电层为位于所述数据线区域的栅极金属层，所述第三导电层为位于所述数据线区域的数据线层，所述第二导电层为位于所述数据线区域的像素电极层。
在本发明的技术方案中，提供了一种阵列基板的制作方法，该方法制得的阵列基板上的信号线具有至少两层位于不同层的导电层，并且导电层之间通过过孔并联连接，由此可以降低信号线的阻值，并且该信号线结构简单，可有效减小TFT-LCD出现信号延迟现象的可能性。进一步的，该方法操作过程简单易行，易于推广。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的阵列基板的信号线的截面的结构示意图一；
图2为本发明实施例中的阵列基板的信号线的截面的结构示意图二；
图3为本发明实施例中的阵列基板的信号线的截面的结构示意图三；
图4为本发明实施例中的栅线和数据线投影交叠处的示意图；
图5为本发明实施例中的阵列基板的制作方法的流程示意图一；
图6a～6c为本发明实施例中的阵列基板的制作方法的结构示意图一；
图7为本发明实施例中的阵列基板的制作方法的流程示意图二；
图8a～8b为本发明实施例中的阵列基板的制作方法的结构示意图四；
图9为本发明实施例中的阵列基板的制作方法的流程示意图三；
图10a～10c为本发明实施例中的阵列基板的制作方法的结构示意图三；
图11为本发明实施例中的阵列基板的制作方法的流程示意图四；
图12a～12d为本发明实施例中的阵列基板的制作方法的结构示意图四。
附图标记说明：
11—第一导电层；12—第二导电层；13—第三导电层；
21—第一绝缘层；22—第二绝缘层；3—过孔；
4—基板；5—有源层；6—栅线；
7—数据线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供一种阵列基板，包括基板4和位于基板上的信号线，该信号线包括：
所述信号线包括至少两层位于不同层的导电层，所述不同层的导电层之间设置有绝缘层，所述不同层的导电层之间通过过孔并联连接。
为便于描述，以本发明实施例中的两层导电层的信号线的结构为例，如图1所示，该信号线包括两层位于不同层的导电层和位于这两层导电层之间的绝缘层，为了方便描述、区分，两层导电层由下至上依次命名为第一导电层11和第二导电层12，相对的，把绝缘层命名为第一绝缘层21。
图1中，信号线上的左右两个过孔3相当于电路中的两个节点，第二导电层12在沉积时，部分沉积在过孔3中，实现了第一导电层11和第二导电层12之间的并联连接。由基本物理知识可知，并联后的电阻的总阻值小于其中任何一个参与并联的电阻的阻值，由此可以降低信号线的阻值。其中，导电层的层数可以根据实际情况任意设置，本发明实施例对此不进行限定。
进一步的，由于本发明实施例中的信号线的阻值减小了，在保证TFT信号线中的数据能够迅速传输、信号延迟现象不出现或不明显的前提下，可以适当降低信号线的宽度，达到提高像素的开口率的效果。
为保证信号线中的导电层的并联的效果，所述不同层的导电层在所述基板4上的投影重合。
具体的，众所周知，阵列基板为多层结构，阵列基板包括栅极层、栅极绝缘层、有源层、数据线层、钝化层和像素电极层等部分，在制作阵列基板的过程中，依序在整个基板4的一面上沉积栅极层、栅极绝缘层、有源层、数据线层、钝化层和像素电极层等。在全部层结构沉积结束后或在沉积过程中，通过对各层进行刻蚀以获得所需要的形状的层结构，以制得阵列基板。
以栅线为例进行说明，在现有技术中，在加工阵列基板上的其他部件（例如TFT）的同时，将阵列基板上栅线布线的地方的除栅极层和栅极绝缘层之外的层结构都去除。而在本实施例中，可以进行保留并加以利用。
当所述信号线为栅线时，所述不同层的导电层包括栅极金属层、位于所述栅线区域的数据线层和位于所述栅线区域的像素电极层。具体的，如图2所示，栅线的结构由下至上依次包括：栅极层（第一导电层11）、栅极绝缘层（第一绝缘层21）、有源层5、数据线层（第二导电层12）、钝化层（为对应，称为第二绝缘层22）和像素电极层（为对应，称为第三导电层13）。在图2中，该过孔3的内侧壁和底部覆盖有第三导电层13的一部分，将被各绝缘层隔开的第一导电层11、第二导电层12和第三导电层13并联起来，降低了栅线的阻值。并且，该方案相当于将原本需要去除、丢弃的材料进行利用，较为环保、节能。
另外，如图2所示，可知第三导电层13要覆盖过孔3的内侧壁和底部，实现将第一导电层11、第二导电层12和第三导电层13通过过孔3并联连接的目的。但实际上，该过孔3的深度往往较大，仅通过沉积第三导电层13可能无法使得第三导电层13完全覆盖过孔3的内侧壁，导致第一导电层11、第二导电层12和第三导电层13无法有效地并联连接，影响该信号线降低阻值的效果。
所以，可以如图3所示，该过孔3的内侧壁沉积有第三导电层13和第二导电层12，从而减小了每一层导电层需要覆盖的过孔3的内侧壁的坡度；并且由于对过孔3的内侧壁进行了两次导电层的沉积，提高了导电层充分覆盖过孔3的内侧壁的可靠性，降低了导电层之间无法有效地并联连接的可能性，提高了信号线的可靠性。
实际上，有源层5通常为半导体材质，半导体指常温下导电性能介于导体与绝缘体之间的材料，即在本发明实施例所提供的信号线中，半导体也可参与导电，具有较为微弱的减小信号线的阻值的作用。
另外，本发明所提供的信号线的结构可以不包括有源层5以及钝化层（第二绝缘层22），不影响该信号线的降低阻值的效果。
综上，上述的信号线为栅线，所述不同层的导电层包括栅极金属层、位于所述栅线区域的数据线层和位于所述栅线区域的像素电极层。
在满足阵列基板上没有信号延时的前提下，可以将上述栅线的像素电极层（第三导电层13）去除，此时，所述栅线的不同层的导电层包括栅极金属层、位于栅线区域的数据线层。
除了栅线，数据线等阵列基板上的走线也可以采取上述的信号线。当所述信号线为数据线时，所述不同层的导电层包括位于所述数据线区域的栅极金属层、数据线层；或，所述不同层的导电层包括数据线层和位于所述数据线区域的像素电极层；或，所述不同层的导电层包括位于所述数据线区域的栅极金属层、数据线层和位于所述数据线区域的像素电极层。
但由于栅线和数据线之间具有部分投影交叠的地方，若在投影交叠的地方也都采用多层导电层的信号线的结构，势必会造成栅线与数据线短路，同时也可能会增大该投影交叠的位置寄生电容。故而，如图4所示，在栅线6和数据线7投影重合的地方，即两条信号线投影交叠的地方，每条信号线仅保留其中一层导电层，采用传统单层导电层交错导通方式，即栅线在此处仅保留栅极层（第一导电层11），数据线在此处仅保留数据线层（第二导电层12）。
综上可知，图1对应的实施例中的所述导电层由金属和氧化铟锡中的一种或多种沉积形成，所述绝缘层由硅的氧化物、硅的氮化物和有机绝缘材料中的一种或多种沉积形成。例如，在一些产品中，可以将第二绝缘层22去除，相当于在图1所示的信号线的结构的基础上在第二导电层12上覆盖一层第三导电层，增加了第二导电层12的厚度，减小了图1所示的信号线的阻值。
在本实施例的技术方案中，提供了一种阵列基板，该阵列基板上的信号线包括至少两层位于不同层的导电层，并且导电层之间通过过孔并联连接，由此可以降低信号线的阻值。该信号线的结构简单，可有效减小TFT-LCD出现信号延迟现象的可能性。
实施例二
本发明实施例提供一种阵列基板的制作方法，如图5所示，该方法至少包括：
步骤S101、在基板上沉积形成第一导电层和第一绝缘层；
步骤S102、对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔；
步骤S103、在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接。
经过上述三个步骤，可制得图1所示的阵列基板的信号线。图1中，信号线上的左右两个过孔3相当于电路中的两个节点，第二导电层12在沉积时，部分沉积在过孔3中，实现了第一导电层11和第二导电层12之间的并联连接。由基本物理知识可知，并联后的电阻的总阻值小于其中任何一个参与并联的电阻的阻值，可以降低信号线的阻值。并且该方法操作过程简单易行，易于推广。
在本实施例的技术方案中，提供了一种阵列基板的制作方法，该方法制得的信号线具有至少两层导电层，并且导电层之间为并联关系，由此可以降低信号线的阻值，并且结构简单，可有效减小TFT-LCD出现信号延迟现象的可能性。进一步的，该方法操作过程简单易行，易于推广。
上述信号线可以作为阵列基板上的数据线、栅线等布线使用，以下，以阵列基板上的栅线为例进行说明，数据线等其余信号线的制作过程类推。
如图6a所示，基板4上沉积有栅极层（即第一导电层11）、栅绝缘层（即第一绝缘层21）、和有源层5；可在有源层5上除过孔3的对应区域外的其他地方添加掩膜，暴露过孔3的对应区域，经过刻蚀工艺后，贯穿有源层5和所述第一绝缘层21的过孔3就形成了，如图6b所示；如图6c所示，之后在有源层5以及过孔3的区域沉积数据线层（即第二导电层12）后，即可通过覆盖在过孔3的内侧壁和底部的数据线层实现第一导电层11和第二导电层12的并联连接。
进一步的，若还需进一步降低信号线的阻值，可以增加导电层的层数，可以如图7所示，在步骤S103之后，该方法还包括：
步骤S104、在所述第二导电层上沉积形成第二绝缘层；
步骤S105、对所述过孔内的所述第二绝缘层进行刻蚀；
步骤S106、在所述第二绝缘层和所述过孔上沉积形成第三导电层，使得所述第一导电层、所述第二导电层和所述第三导电层通过所述过孔并联连接。
图7所示的步骤结束后，可以制得图3所示的信号线结构。
具体的，以阵列基板上的栅线为例进行说明，如图8a所示，在已沉积形成的数据线层（第二导电层12）上沉积形成钝化层（即第二绝缘层22）；添加一层掩膜，仅暴露覆盖有第二导电层12和第二绝缘层22的过孔3的对应区域，进行刻蚀，将过孔3的对应区域内的第二绝缘层22除去，如图8b所示；最后，在所述第二绝缘层22和所述过孔3上沉积形成第三导电层13，制得图3所示的信号线结构。在本发明实施例中，该第三导电层13为像素电极层。
由此，过孔3的内侧壁和底部上依次覆盖有第二导电层12和第三导电层13，实现了第一导电层11、第二导电层12和第三导电层13的并联连接。
在上述两种方法中，所述信号线为栅线，所述第一导电层11为栅极金属层，所述第二导电层12为位于所述栅线区域的数据线层，所述第三导电层13为位于所述栅线区域的像素电极层；
或
所述信号线为数据线，所述第一导电层11为位于所述数据线区域的栅极金属层，所述第二导电层12为数据线层，所述第三导电层为位于所述数据线区域的像素电极层。
此外，制作三层导电层并联连接的信号线的方法还可如图9所示，包括：
步骤S101、在基板上沉积形成第一导电层和第一绝缘层；
步骤S201、在所述第一绝缘层上依次沉积形成第三导电层和第二绝缘层；
此时所述步骤S102包括：
步骤S202、在所述过孔的对应区域，对所述第一绝缘层、所述第三导电层和所述第二绝缘层进行刻蚀，形成贯穿所述第一绝缘层、所述第三导电层和所述第二绝缘层的过孔。
相应的，步骤S103包括：
步骤S203、在所述基板上沉积形成第二导电层，使得所述第一导电层、所述第三导电层和所述第二导电层通过所述过孔并联连接。
以下，以阵列基板上的栅线为例对图9所示的步骤进行说明。
如图10a所示，依次在基板上沉积形成栅极层（第一导电层11）、栅绝缘层（第一绝缘层21）、有源层5、数据线层（第三导电层13）、钝化层（第二绝缘层22），之后通过一层掩膜，暴露预刻蚀过孔3的区域，依次刻蚀第二绝缘层22、第三导电层13、有源层5，第一绝缘层21，以形成贯穿第二绝缘层22、第三导电层13、有源层5，第一绝缘层21的过孔，如图10b所示；最后沉积第二导电层12，为像素电极层，形成如图10c所示的信号线，沉积在过孔3的内侧壁和底部的第二导电层12，实现第一导电层11、第二导电层12和第三导电层13的并联连接，降低信号线的阻值。
在本发明的一个实施例中，在对TFT和像素区域的像素电极层之间通过形成过孔建立连接的同时，可以采用图9所示的步骤，形成该结构的信号线。例如可以利用一层光刻胶形成的掩膜，暴露预刻蚀过孔3的区域，通过干法刻蚀去掉过孔3区域的钝化层，之后利用过孔刻蚀工艺中的湿法刻蚀去掉过孔3区域的数据线层，继而利用过孔刻蚀工艺中的干刻刻蚀去掉过孔3区域的有源层5，最后通过过孔刻蚀工艺中的干法刻蚀去掉过孔3中的栅绝缘层。
其中，需要在去掉过孔3区域的有源层5之后，通过干法刻蚀灰化工艺去掉TFT和像素区域的像素电极层之间的过孔上的作为掩膜的光刻胶，以便于在利用干法刻蚀去掉过孔3中的栅绝缘层的同时，去掉TFT和像素区域的像素电极层之间的过孔上的钝化层；与此同时，还需去掉基板4与集成电路芯片的连接端口处的钝化层和栅极绝缘层，为现有技术，不再赘述。
此外，制作三层导电层电性连接的信号线的方法还可如图11所示，包括：
步骤S101、在基板上沉积形成第一导电层和第一绝缘层；
步骤S301、在所述第一绝缘层上沉积形成第三导电层；
此时，步骤S102包括：
步骤S302、在所述过孔的对应区域，对所述第三导电层进行刻蚀；
步骤S303、沉积形成第二绝缘层，在所述过孔的对应区域，对所述第二绝缘层和所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层、所述第三导电层和所述第二绝缘层的过孔。
相应的，步骤S103包括：
步骤S304、在所述基板上沉积形成第二导电层，使得所述第一导电层、所述第三导电层和所述第二导电层通过所述过孔并联连接。
以下，以阵列基板上的栅线为例对图11所示的步骤进行说明。
如图12a所示，依次在基板上沉积形成栅极层（第一导电层11）、栅绝缘层（第一绝缘层21）、有源层5、数据线层（第三导电层13）；之后，在第三导电层13上覆盖一层掩膜，暴露过孔3的对应区域，对第三导电层13进行刻蚀，同时，对有源层5进行刻蚀，如图12b所示；继而，如图12c所示，在所述第三导电层13上沉积形成第二绝缘层22，此处的第二绝缘层22为钝化层，如图12d所示，利用现有刻蚀工艺中的过孔刻蚀工艺再次刻蚀，将过孔3的对应区域的第二绝缘层22和第一绝缘层21去除，形成贯穿所述第一绝缘层21、所述第三导电层13和所述第二绝缘层22的过孔3；如图10c所示，最后，在基板4上沉积第二导电层12，第二导电层12部分附着在过孔的内侧壁上，实现第一导电层11、第二导电层12和第三导电层13之间的并联连接。
在本发明的一个实施例中，图11所示的步骤可以具体包括：在对TFT部分进行数据线层及有源层掩膜工艺的同时，在信号线部分的过孔3的区域不保留掩膜，即把过孔3的区域暴露在外，过孔3的区域的数据线层和有源层会被刻蚀掉；之后，对基板4沉积钝化层，可采用常见的过孔刻蚀工艺中的干法刻蚀工艺刻蚀过孔3区域内的钝化层和栅极绝缘层，最后通过沉积像素电极层就可实现像素电极层、数据线层和栅极层的并联连接。
需要说明的是，上述三种具体方法也可制作具有四层甚至四层以上的导电层的信号线，且同样可以在形成TFT的同时形成，在此不再赘述。
本发明实施例所提供的方法所以该方法简便易行，可操作性高。其中，图9所对应的方法可以在现有技术（4层掩膜工艺）中的形成像素电极和数据线的连接结构的同时实现，图11所对应的方法可以在进行阵列基板的4层掩膜工艺中的数据线层及有源层掩膜工艺的同时处理，无需在现有的处理过程的基础上添加其他步骤；图8所对应的方法需在现有的形成TFT所需的掩膜的基础上多增加一道掩膜工艺，以在数据线层形成前形成过孔以实现数据线层与栅极层并联，虽然多使用了一层掩膜进行刻蚀、制作，但是图8对应的方法制作出来的信号线的可靠性比图9或图11对应的更强，在不必太计较阵列基板制作成本时，图8对应的信号线具有更高的实用性。
需要说明的是，实际上，结合前文的叙述可知，图9、图11的方法制作出来的信号线的结构和实施例一中的图2所描述的信号线的结构是一样的。
综上，所述第一导电层11、所述第二导电层12和所述第三导电层13可以由金属和氧化铟锡中的一种或多种沉积形成；所述第一绝缘层和第二绝缘层可以由硅的氧化物、硅的氮化物和有机绝缘材料中的一种或多种沉积形成。例如，第一导电层11可包括栅极层（金属材质）和氧化铟锡，以增加第一导电层11的厚度，降低信号线的阻值，降低TFT-LCD的信号延迟现象出现的可能性。又例如，在一些产品中，可以将第二绝缘层22去除，相当于在图1所示的信号线的结构的基础上在第二导电层12上直接覆盖一层第三导电层，提高了第二导电层12的厚度，减小了图1所示的信号线的阻值。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种阵列基板，包括基板和位于基板上的信号线，其特征在于，
所述信号线包括由下至上依次设置的第一导电层、第一绝缘层、第三导电层、第二绝缘层和第二导电层；所述阵列基板还包括贯穿所述第一绝缘层、所述第三导电层和所述第二绝缘层的过孔，所述第一导电层、所述第三导电层和所述第二导电层通过所述过孔并联连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层、所述第二导电层和所述第三导电层在所述基板上的投影重合。
3.根据权利要求2所述的阵列基板，其特征在于，
所述信号线为栅线，所述第一导电层为栅极金属层，所述第二导电层为位于所述栅线区域的数据线层，所述第三导电层为位于所述栅线区域的像素电极层，或者，所述第一导电层为栅极金属层，所述第二导电层为位于所述栅线区域的像素电极层，所述第三导电层为位于所述栅线区域的数据线层。
4.根据权利要求2所述的阵列基板，其特征在于，
所述信号线为数据线，所述第一导电层为位于所述数据线区域的栅极金属层，所述第二导电层为数据线层，所述第三导电层为位于所述数据线区域的像素电极层，或者，所述第一导电层为位于所述数据线区域的栅极金属层，所述第二导电层为位于所述数据线区域的像素电极层，所述第三导电层为位于所述数据区域内的数据线层。
5.根据权利要求3或4所述的阵列基板，其特征在于，
当至少两根信号线在基板上的投影交叠时，所述每根信号线在投影交叠处，仅包括一层导电层。
6.一种如权利要求1所述的阵列基板的制作方法，其特征在于，至少包括：
在基板上沉积形成第一导电层和第一绝缘层；
对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔；
在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接；
所述在基板上沉积形成第一导电层和第一绝缘层之后，还包括：
在所述第一绝缘层上依次沉积形成第三导电层和第二绝缘层；
所述对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔包括：
在所述过孔的对应区域，对所述第一绝缘层、所述第三导电层和所述第二绝缘层进行刻蚀，形成贯穿所述第一绝缘层、所述第三导电层和所述第二绝缘层的过孔；
所述在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接包括：
在所述基板上沉积形成第二导电层，使得所述第一导电层、所述第三导电层和所述第二导电层通过所述过孔并联连接；
或者，
所述在基板上沉积形成第一导电层和第一绝缘层之后，还包括：
在所述第一绝缘层上沉积形成第三导电层；
所述对所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层的过孔包括：
在所述过孔的对应区域，对所述第三导电层进行刻蚀；
沉积形成第二绝缘层，在所述过孔的对应区域，对所述第二绝缘层和所述第一绝缘层进行刻蚀，形成贯穿所述第一绝缘层、所述第三导电层和所述第二绝缘层的过孔；
所述在所述基板上沉积形成第二导电层，使得所述第一导电层和所述第二导电层通过所述过孔并联连接包括：
在所述基板上沉积形成第二导电层，使得所述第一导电层、所述第三导电层和所述第二导电层通过所述过孔并联连接。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在所述第一绝缘层和所述过孔上沉积形成第二导电层之后，还包括：
在所述第二导电层上沉积形成第二绝缘层；
对所述过孔内的所述第二绝缘层进行刻蚀；
在所述第二绝缘层和所述过孔上沉积形成第三导电层，使得所述第一导电层、所述第二导电层和所述第三导电层通过所述过孔并联连接。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，
所述信号线为栅线，所述第一导电层为栅极金属层，所述第二导电层为位于所述栅线区域的数据线层，所述第三导电层为位于所述栅线区域的像素电极层；
或
所述信号线为数据线，所述第一导电层为位于所述数据线区域的栅极金属层，所述第二导电层为数据线层，所述第三导电层为位于所述数据线区域的像素电极层。
9.根据权利要求6所述的阵列基板的制作方法，其特征在于，
所述信号线为栅线，所述第一导电层为栅极金属层，所述第三导电层为位于所述栅线区域的数据线层，所述第二导电层为位于所述栅线区域的像素电极层；
或
所述信号线为数据线，所述第一导电层为位于所述数据线区域的栅极金属层，所述第三导电层为位于所述数据线区域的数据线层，所述第二导电层为位于所述数据线区域的像素电极层。
CN201310203861.5A 2013-05-28 2013-05-28 一种阵列基板及其制作方法 Active CN103296033B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310203861.5A CN103296033B (zh) 2013-05-28 2013-05-28 一种阵列基板及其制作方法
US14/389,201 US9865622B2 (en) 2013-05-28 2013-11-29 Array substrate and a method for manufacturing the same
PCT/CN2013/088144 WO2014190698A1 (zh) 2013-05-28 2013-11-29 一种阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310203861.5A CN103296033B (zh) 2013-05-28 2013-05-28 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN103296033A CN103296033A (zh) 2013-09-11
CN103296033B true CN103296033B (zh) 2016-05-11

Family

ID=49096652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310203861.5A Active CN103296033B (zh) 2013-05-28 2013-05-28 一种阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US9865622B2 (zh)
CN (1) CN103296033B (zh)
WO (1) WO2014190698A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296033B (zh) 2013-05-28 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103489879B (zh) * 2013-10-11 2016-04-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104576515B (zh) * 2013-11-15 2017-10-13 北京京东方光电科技有限公司 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板
CN103730475B (zh) 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103728802B (zh) * 2013-12-27 2016-03-30 深圳市华星光电技术有限公司 液晶面板
US9423247B2 (en) * 2014-06-18 2016-08-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Positioning graphic component for substrate detection and method of manufacturing the same
CN105448935B (zh) * 2016-01-04 2018-11-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105447484B (zh) * 2016-01-04 2019-03-05 京东方科技集团股份有限公司 一种阵列基板以及显示装置
CN105655293B (zh) * 2016-01-12 2019-06-21 重庆京东方光电科技有限公司 阵列基板及其制作方法和显示装置
CN105549286B (zh) 2016-03-02 2019-05-24 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制造方法
CN105785677B (zh) * 2016-05-11 2019-06-07 深圳市华星光电技术有限公司 显示装置及其显示面板、显示面板的制造方法
CN106653819B (zh) * 2017-02-17 2020-02-14 京东方科技集团股份有限公司 阵列基板和显示装置
CN108695357B (zh) * 2017-04-05 2020-11-03 上海和辉光电有限公司 一种显示器件的制备方法及显示器件
CN107634072B (zh) * 2017-10-25 2020-04-03 厦门天马微电子有限公司 阵列基板及显示面板
CN107799576A (zh) * 2017-10-31 2018-03-13 昆山国显光电有限公司 显示屏幕结构
CN107978622B (zh) * 2017-11-22 2020-08-11 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置
CN108281468B (zh) 2018-01-23 2022-03-15 京东方科技集团股份有限公司 一种显示基板的制造方法、显示基板、显示装置
CN208173203U (zh) 2018-05-29 2018-11-30 北京京东方技术开发有限公司 显示面板及显示装置
CN109360828B (zh) 2018-09-27 2021-01-12 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109326612A (zh) * 2018-09-30 2019-02-12 京东方科技集团股份有限公司 显示基板和显示装置
US11727859B2 (en) 2018-10-25 2023-08-15 Boe Technology Group Co., Ltd. Display panel and display device
CN109461405B (zh) * 2018-11-13 2021-01-26 京东方科技集团股份有限公司 阵列基板和光场显示装置
US11804514B2 (en) 2018-11-13 2023-10-31 Boe Technology Group Co., Ltd. Array substrate and light field display device with overlapping signal lines
CN109616481B (zh) * 2018-12-30 2021-03-02 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板及显示装置
CN209434190U (zh) * 2019-05-05 2019-09-24 北京京东方技术开发有限公司 一种阵列基板、显示面板及显示装置
CN110993617A (zh) * 2019-12-03 2020-04-10 武汉华星光电技术有限公司 阵列基板、显示面板及显示装置
CN113284921B (zh) * 2020-02-19 2023-05-09 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN111312730B (zh) * 2020-02-28 2023-06-23 京东方科技集团股份有限公司 阵列基板、显示面板
CN113703235A (zh) * 2021-07-30 2021-11-26 惠科股份有限公司 阵列基板、阵列基板的制作工艺及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047012A (ko) * 1998-12-31 2000-07-25 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN1832184A (zh) * 2006-02-24 2006-09-13 广辉电子股份有限公司 有源元件阵列基板
CN102955314A (zh) * 2012-10-18 2013-03-06 京东方科技集团股份有限公司 一种薄膜晶体管tft阵列基板、其制备方法及显示装置
CN103091921A (zh) * 2013-01-28 2013-05-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
KR100800318B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100855810B1 (ko) * 2002-07-29 2008-09-01 비오이 하이디스 테크놀로지 주식회사 액정표시장치
CN101526707B (zh) * 2008-03-07 2011-10-12 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
CN101887897B (zh) * 2009-05-13 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR20120051727A (ko) * 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102156369B (zh) * 2011-01-18 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN103296033B (zh) 2013-05-28 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047012A (ko) * 1998-12-31 2000-07-25 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN1832184A (zh) * 2006-02-24 2006-09-13 广辉电子股份有限公司 有源元件阵列基板
CN102955314A (zh) * 2012-10-18 2013-03-06 京东方科技集团股份有限公司 一种薄膜晶体管tft阵列基板、其制备方法及显示装置
CN103091921A (zh) * 2013-01-28 2013-05-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN103296033A (zh) 2013-09-11
US20150318305A1 (en) 2015-11-05
US9865622B2 (en) 2018-01-09
WO2014190698A1 (zh) 2014-12-04

Similar Documents

Publication Publication Date Title
CN103296033B (zh) 一种阵列基板及其制作方法
CN102655156B (zh) 一种阵列基板及其制造方法
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN105068349A (zh) 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN109326614B (zh) 显示基板及其制造方法、显示装置
US9281343B2 (en) Thin film transistor display panel and method of manufacturing the same
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
CN102945846B (zh) 阵列基板及其制造方法、显示装置
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
CN103488012B (zh) 像素结构、像素结构的制作方法以及有源元件阵列基板
CN106932990A (zh) 显示面板、显示装置及显示面板的制作方法
CN107132710A (zh) 一种阵列基板及其制备方法、显示面板
CN105070727A (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
AU2020376100B2 (en) Display substrate and method for manufacturing same, and display apparatus
CN103035636B (zh) 阵列基板及使用该阵列基板的显示设备
CN102929060A (zh) 阵列基板及其制作方法、显示装置
CN103545252B (zh) 阵列基板及其制备方法、液晶显示装置
CN105448936B (zh) 一种阵列基板及其制作方法、显示装置
CN100590854C (zh) 像素结构及其制造方法
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
CN105575977B (zh) 显示基板、制备方法及显示装置
CN105655295A (zh) 一种阵列基板、其制作方法及显示装置
CN107505787A (zh) 一种阵列基板及其制程方法、液晶显示面板
CN106653698B (zh) 阵列基板及其制备方法、显示装置
CN105845692A (zh) 一种显示基板、显示装置及显示基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant