CN114585149A

CN114585149A - 电路基板

Info

Publication number: CN114585149A
Application number: CN202210216007.1A
Authority: CN
Inventors: 吴振中; 江俊毅
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2021-10-12
Filing date: 2022-03-07
Publication date: 2022-06-03
Also published as: TW202316574A; TWI844800B

Abstract

一种电路基板，包括：基板、第一导电层、绝缘层以及第二导电层。第一导电层位于基板上。绝缘层位于第一导电层及基板上，且具有凹槽，其中，凹槽于基板的正投影位于第一导电层于基板的正投影之外。第二导电层位于绝缘层上，且第二导电层的至少一部分位于凹槽中。

Description

电路基板

技术领域

本发明涉及一种电路基板。

背景技术

随着元件尺寸越来越小，走线的线宽设计也越来越细(例如小至4μm)。然而，极细的走线由于附着面积小，造成其附着力小，因而容易在后续的水洗或风刀过程中受外力剥离，导致走线出现断线瑕疵而影响产品良率。

发明内容

本发明提供一种电路基板，具有提高的产品良率。

本发明的一个实施例提出一种电路基板，包括：基板；第一导电层，位于基板上；绝缘层，位于第一导电层及基板上，且具有凹槽，其中，凹槽于基板的正投影位于第一导电层于基板的正投影之外；以及第二导电层，位于绝缘层上，且第二导电层的至少一部分位于凹槽中。

在本发明的一实施例中，上述的凹槽贯穿绝缘层。

在本发明的一实施例中，上述的凹槽未贯穿绝缘层。

在本发明的一实施例中，上述的第二导电层包括第一导线段，且第一导线段完全位于凹槽中。

在本发明的一实施例中，上述的第一导线段的线宽小于或等于4μm。

在本发明的一实施例中，上述的第一导线段的底面与第一导电层的底面位于同一水平面。

在本发明的一实施例中，上述的凹槽的槽宽小于或等于8μm。

在本发明的一实施例中，上述的凹槽的槽长小于或等于300μm。

在本发明的一实施例中，上述的绝缘层的厚度介于

至

之间。

在本发明的一实施例中，上述的绝缘层的材质包含无机材料或有机材料。

在本发明的一实施例中，上述的第二导电层包括第二导线段，且第二导线段的第一部分位于凹槽中，第二导线段的第二部分位于凹槽外。

在本发明的一实施例中，上述的第二导电层还包括第三导线段，第三导线段与第二导线段分离，且第三导线段重叠第一导电层。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1A是依照本发明一实施例的电路基板10的局部俯视图。

图1B是沿图1A的剖面线A-A’所作的剖面示意图。

图2是依照本发明一实施例的电路基板20的剖面示意图。

图3A是依照本发明一实施例的电路基板30的局部俯视图。

图3B是沿图3A的剖面线B-B’所作的剖面示意图。

附图标记说明：

10、20、30：电路基板

110：基板

120：第一导电层

121、122、123、124：导线

130：绝缘层

140、340：第二导电层

141、142、341、342：导线

A-A’：剖面线

B-B’：剖面线

BF：缓冲层

D1：第一方向

D2：第二方向

G1、G2、G3：间距

GV1、GV2、GV3：凹槽

Lg：槽长

P1：第一部分

P2：第二部分

P3：第三部分

S1、S2、S3：导线段

Ti：厚度

VA：通孔

Wg：槽宽

Ww：线宽

具体实施方式

在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反地，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。

应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、层及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的第一“元件”、“部件”、“区域”、“层”或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。

此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下”或“下方”可以包括上方和下方的取向。

考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)，本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”、或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1A是依照本发明一实施例的电路基板10的局部俯视图。图1B是沿图1A的剖面线A-A’所作的剖面示意图。请参照图1A至图1B，电路基板10包括：基板110；第一导电层120，位于基板110上；绝缘层130，位于第一导电层120及基板110上，且具有凹槽GV1，其中，凹槽GV1于基板110的正投影位于第一导电层120于基板110的正投影之外；以及第二导电层140，位于凹槽GV1中。

在本发明的一实施例的电路基板10中，通过将第二导电层140设置于凹槽GV1中，能够在后续工艺(例如水洗工艺、风刀工艺)的过程中防止第二导电层140被外力剥离，从而提高产品良率。

以下，配合图1A至图1B，继续说明电路基板10的各个元件的实施方式，但本发明不以此为限。

请参照图1A，电路基板10的基板110可以承载第一导电层120、绝缘层130以及第二导电层140等膜层。此处，仅是示意性地示出各个膜层的可能设置，关于各膜层的详细布局方式，可根据设计需求而定。

在本实施例中，基板110的材质可以是玻璃，但不限于此。在一些实施例中，基板110的材质也可以是石英、有机聚合物、或是不透光/反射材料(例如：晶圆、陶瓷等)、或是其它可适用的材料。

在本实施例中，第一导电层120可以包括导线121以及导线122，其中导线121沿第一方向D1延伸，导线122沿第二方向D2延伸，且第二方向D2与第一方向D1不相同。举例而言，导线121可以是共用电极，导线122可以是扫描线。在一些实施例中，第一导电层120还可以包括导线123以及导线124，其中导线123平行导线121延伸，且导线124平行导线122延伸。举例而言，导线123以及导线124可以皆为电性连接导线121的共用电极。

基于导电性的考量，第一导电层120的材料可以包括金属，例如铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、银(Ag)、铬(Cr)、或钕(Nd)、或上述金属的任意组合的合金。第一导电层120也可以使用其他导电材料，例如：金属的氮化物、金属的氧化物、金属的氮氧化物、金属与其它导电材料的堆叠层、或是其它具有导电性质的材料。

在本实施例中，绝缘层130可以覆盖第一导电层120及基板110，且第一导电层120可被夹于绝缘层130与基板110之间。绝缘层130的凹槽GV1从绝缘层130的上表面凹入绝缘层130中，也就是说，凹槽GV1的底面的水平高度低于绝缘层130的上表面的水平高度、但不低于绝缘层130的下表面的水平高度，且凹槽GV1可以设置于后续欲形成第二导电层140的区域中的至少一部分区域，以使至少一部分的第二导电层140的下表面的水平高度能够局部低于绝缘层130的上表面的水平高度。

在本实施例中，凹槽GV1可以贯穿绝缘层130，但不限于此。具体而言，当凹槽GV1贯穿绝缘层130时，凹槽GV1的底面可与绝缘层130的下表面位于同一水平面，且凹槽GV1的底面可以是基板110的上表面。为了避免第一导电层120与第二导电层140之间通过凹槽GV1产生不必要的电性连接，凹槽GV1不设置于重叠第一导电层120之处。也就是说，凹槽GV1于基板110的正投影可在第一导电层120于基板110的正投影之外。

在本实施例中，绝缘层130的厚度Ti可以大于或等于

例如

或

但不限于此。在一些实施例中，绝缘层130的厚度Ti可以小于或等于

例如

或

但不以此为限。

为了避免重叠第一导电层120，在一些实施例中，凹槽GV1可以具有槽宽Wg，且槽宽Wg可以小于或等于8μm，例如7μm或5μm，但不限于此。在一些实施例中，凹槽GV1可以具有槽长Lg，且槽长Lg可以小于或等于300μm，例如约为250μm或180μm，但不以此为限。

在一些实施例中，绝缘层130还可以视需要具有多个通孔VA，且绝缘层130可以在需要将第二导电层140电性连接至第一导电层120之处设置通孔VA，也就是说，第二导电层140可以通过通孔VA电性连接第一导电层120。

绝缘层130的材料可以包括无机材料、有机材料或其组合。无机材料例如是：氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)、或上述至少二种材料的堆叠层，但不限于此。有机材料例如是：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料，但不限于此。在本实施例中，绝缘层130可为单一膜层，但不限于此。在其他实施例中，绝缘层130也可以由多个膜层堆叠而成。

在本实施例中，第二导电层140可以包括沿第一方向D1延伸的导线141以及导线142，导线141与导线142可以大体上相互平行且分离。在一些实施例中，导线141例如是数据线，导线142例如是桥接线。在一些实施例中，导线142可重叠导线121，且导线142可以通过通孔VA电性连接导线121。基于导电性的考量，第二导电层140的材料可以包括金属，例如铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、银(Ag)、铬(Cr)、或钕(Nd)、或上述金属的任意组合的合金。第二导电层140也可以使用其他导电材料，例如：金属的氮化物、金属的氧化物、金属的氮氧化物、金属与其它导电材料的堆叠层、或是其它具有导电性质的材料。

在本实施例中，导线141可以部分位于凹槽GV1中。举例而言，导线141可以包括导线段S1，且导线段S1的线宽Ww可以小于凹槽GV1的槽宽Wg，使得导线段S1可以完全位于凹槽GV1中。由于凹槽GV1贯穿绝缘层130，因此，导线段S1的底面可以与第一导电层120的导线121的底面位于同一水平面。在一些实施例中，导线段S1的线宽Ww可以小于或等于4μm，例如3μm或2μm。由于导线段S1位于凹槽GV1中，当进行诸如水洗或风刀等处理时，外力不易作用于凹槽GV1内，因此，能够防止外力直接作用于导线段S1与下方膜层(例如基板110)之间的界面，进而减少或大致上完全消除导线段S1受外力剥离的情况。

以下，使用图2至图3B继续说明本发明的其他实施例，并且，沿用图1A至图1B的实施例的元件标号与相关内容，其中，采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明，可参考图1A至图1B的实施例，在以下的说明中不再重述。

图2是依照本发明一实施例的电路基板20的剖面示意图。电路基板20包括基板110、第一导电层120、绝缘层130以及第二导电层140。第二导电层140包括导线141、142，且导线141的导线段S1位于绝缘层130的凹槽GV2中。

与如图1A至图1B所示的电路基板10相比，图2所示的电路基板20的不同之处在于：电路基板20的绝缘层130的凹槽GV2未贯穿绝缘层130。

在本实施例中，由于凹槽GV2未贯穿绝缘层130，因此，导线段S1的底面与第一导电层120的底面并非位于同一水平面，但导线段S1的底面的水平高度仍低于绝缘层130的上表面的水平高度。如此一来，在进行诸如水洗或风刀等处理时，能够防止外力直接作用于导线段S1与下方膜层(例如基板110)之间的界面，使得导线段S1不易受外力剥离。

图3A是依照本发明一实施例的电路基板30的局部俯视图。图3B是沿图3A的剖面线B-B’所作的剖面示意图。请同时参照图3A至图3B，电路基板30包括基板110、第一导电层120、绝缘层130以及第二导电层340。绝缘层130具有凹槽GV3，且第二导电层340包括导线341、342。

与如图1A至图1B所示的电路基板10相比，图3A至图3B所示的电路基板30的不同之处在于：导线341的导线段S2的一部分位于绝缘层130的凹槽GV3内，导线段S2的另一部分位于绝缘层130的凹槽GV3外。

举例而言，请参照图3B，在本实施例中，导线段S2可以包括第一部分P1、第二部分P2以及第三部分P3，其中第二部分P2以及第三部分P3分别位于第一部分P1的相对两侧，且第一部分P1位于凹槽GV3中，第二部分P2以及第三部分P3位于凹槽GV3外，使得第二部分P2与基板110的间距G2大于第一部分P1与基板110的间距G1。由于第一部分P1的底面贴合于凹槽GV3中，在进行水洗及风刀处理之后，可观察到导线341并未受外力剥离。

在一些实施例中，电路基板30还可以包括缓冲层BF，缓冲层BF可以位于基板110与第一导电层120之间，以将第一导电层120与基板110隔离。

在本实施例中，第二导电层340的导线342可以包括重叠第一导电层120的导线段S3，且导线段S3与基板110的间距G3可以大于导线段S2的第二部分P2与基板110的间距G2。在一些实施例中，导线段S3还可以通过通孔VA电性连接第一导电层120。

综上所述，本发明的电路基板通过将线宽极细的导线部分设置于凹槽中，能够明显减少或大体上完全消除导线在后续处理(例如水洗或风刀处理)的过程中受外力剥离或断线的情况，从而提高电路基板的产品良率。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims

1.一种电路基板，包括：

基板；

第一导电层，位于所述基板上；

绝缘层，位于所述第一导电层及所述基板上，且具有凹槽，其中，所述凹槽于所述基板的正投影在所述第一导电层于所述基板的正投影之外；以及

第二导电层，位于所述绝缘层上，且所述第二导电层的至少一部分位于所述凹槽中。

2.如权利要求1所述的电路基板，其中所述凹槽贯穿所述绝缘层。

3.如权利要求1所述的电路基板，其中所述凹槽未贯穿所述绝缘层。

4.如权利要求1所述的电路基板，其中所述第二导电层包括第一导线段，且所述第一导线段完全位于所述凹槽中。

5.如权利要求4所述的电路基板，其中所述第一导线段的线宽小于或等于4μm。

6.如权利要求4所述的电路基板，其中所述第一导线段的底面与所述第一导电层的底面位于同一水平面。

7.如权利要求1所述的电路基板，其中所述凹槽的槽宽小于或等于8μm。

8.如权利要求1所述的电路基板，其中所述凹槽的槽长小于或等于300μm。

9.如权利要求1所述的电路基板，其中所述绝缘层的厚度介于

至

之间。

10.如权利要求1所述的电路基板，其中所述绝缘层的材质包含无机材料或有机材料。

11.如权利要求1所述的电路基板，其中所述第二导电层包括第二导线段，且所述第二导线段的第一部分位于所述凹槽内，所述第二导线段的第二部分位于所述凹槽外。

12.如权利要求11所述的电路基板，其中所述第二导电层还包括第三导线段，所述第三导线段与所述第二导线段分离，且所述第三导线段重叠所述第一导电层。