KR100777698B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100777698B1
KR100777698B1 KR1020010020398A KR20010020398A KR100777698B1 KR 100777698 B1 KR100777698 B1 KR 100777698B1 KR 1020010020398 A KR1020010020398 A KR 1020010020398A KR 20010020398 A KR20010020398 A KR 20010020398A KR 100777698 B1 KR100777698 B1 KR 100777698B1
Authority
KR
South Korea
Prior art keywords
gate
pad
layer
data
electrode
Prior art date
Application number
KR1020010020398A
Other languages
English (en)
Other versions
KR20020080679A (ko
Inventor
김장수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010020398A priority Critical patent/KR100777698B1/ko
Publication of KR20020080679A publication Critical patent/KR20020080679A/ko
Application granted granted Critical
Publication of KR100777698B1 publication Critical patent/KR100777698B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 게이트 배선 위에 게이트 절연막, 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 채널부의 좌우 양쪽에 위치하는 반도체층의 일부분이 제거되어 있다. 저항성 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선이 형성되어 있고, 게이트 패드 위에 게이트 패드 덮개층이 형성되어 있으며 기판 위에 데이터 패드가 형성되어 있다. 게이트 패드 덮개층 및 그 사이 영역의 기판을 드러내는 개구부 및 데이터 패드 및 그 사이 영역의 기판을 드러내는 개구부를 갖는 보호막이 형성되어 있으며, 드레인 전극, 게이트 패드 덮개층 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 이와 같이 패드부 전체를 드러냄으로써 고정세화된 액정 표시 장치를 구현할 수 있으며, 부식에 취약한 알루미늄 계열의 금속으로 이루어진 게이트 패드 상부에 게이트 패드 덮개층을 형성함으로써 게이트 패드의 부식을 방지할 수 있고, OLB 공정에서 패드의 손상을 방지할 수 있다.
패드, 개구부, 패드 덮개층, 부식, 접촉 저항

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{thin film transistor array panel for a liquid crystal display and a manufacturing method thereof}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선에 대한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 선에 대한 단면도이고,
도 5a는 도 4a 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,
도 6a는 도 5a 다음 단계에서의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 패드부의 신뢰성을 향상시키는 고정세화된 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 데이터선을 포함하는 배선, 외부로부터 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 게이트선과 데이터선이 게이트 절연막을 사이에 두고 교차하고 있으며 데이터선 위에는 보호막이 형성되어 있고, 보호막 위에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이러한 액정 표시 장치가 고정세화되어 패드 간의 간격이 좁아지는 경우에는 패드 각각에 접촉 구멍을 형성하지 않고 보호막 및 게이트 절연막을 제거하여 다수의 패드와 그 사이의 기판까지 한 번에 노출시키고 있다. 이때, 보호막을 식각하는 과정에서 데이터 배선 하부에 형성되어 있는 절연막이 배선 하부로 식각되는 언더컷(undercut)이 발생하는 문제점이 있다.
한편, 게이트선을 알루미늄과 같은 저저항 금속으로 형성하는 경우에 부식에 약하고 접촉 저항이 커지는 문제가 있다. 즉, 게이트 패드 상부에 ITO 또는 IZO와 같은 투명 도전 물질로 보조 패드를 형성하는 경우에 전기 화학 반응에 의해 부식이 발생하고 접촉 저항이 커지는데, 이러한 접촉 저항은 배선마다 크기가 다르게 되어 블록 단위 또는 배선 단위로 얼룩이 발생한다. 이러한 접촉 저항의 문제를 개선하기 위하여 몰리브덴 또는 몰리브덴 합금을 알루미늄막 위에 형성하기도 하지만 습식 식각 시에 패턴 안정화를 위해 몰리브덴막을 500Å 이하로 얇게 형성하여야 하며 알루미늄막 측면의 손상을 막을 수 없는 단점이 있다.
또한, 액정 표시 장치의 패드와 외부 구동 회로 장치의 패드를 열압착하는 OLB(outer lead bonding) 공정에서 다음과 같은 문제가 있다. 액정 표시 장치의 패드와 외부 구동 회로 장치의 패드를 정렬한 후 이방성 도전막을 사용하여 두 패드를 열압착하여 연결할 때 오정렬 등으로 인해 두 패드 간의 연결이 잘못된 경우에는 두 패드를 분리하여 재열압착하여야 한다. 그런데, 두 패드를 분리하는 과정에서 게이트 패드 및 보조 패드가 절연막으로부터 분리되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 패드의 손상을 방지하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 패드의 접촉 저항을 개선하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 게이트 패드 위에 데이터선과 동일한 층으로 게이트 패드 덮개층을 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극 및 게이트선에 연결되어 있는 게이트 패드가 형성되어 있고, 기판 위에 데이터 패드가 형성되어 있다. 게이트선 및 게이트 전극 위에 게이트 절연막과 반도체층이 차례로 형성되어 있다. 반도체층 위에 데이터 패드와 연결되어 있는 데이터선, 데이터선의 일부인 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극이 형성되어 있고, 데이터선과 동일한 층으로 게이트 패드를 덮고 있는 게이트 패드 덮개층이 형성되어 있다. 게이트 패드 덮개층을 노출시키는 제1 개구부 및 데이터 패드를 노출시키는 제2 개구부를 갖는 보호막이 형성되어 있고, 보호막 위에 화소 전극이 형성되어 있다.
여기서, 데이터 패드는 기판에 접해 있고, 제1 개구부는 게이트 패드 덮개층 사이의 기판을 드러내며, 제2 개구부는 데이터 패드 사이의 기판을 드러낼 수 있다.
보호막은 유기 절연막으로 이루어지며, 게이트선은 알루미늄 또는 알루미늄 합금과 같은 알루미늄 계열의 금속으로 이루어져 있고, 데이터선은 몰리브덴 또는 몰리브덴 합금과 같은 몰리브덴 계열의 금속으로 이루어질 수 있다.
한편, 화소 전극과 동일한 층으로 게이트 패드 덮개층과 데이터 패드 위에 각각 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있을 수 있으며, 보조 게이트 패드 및 보조 데이터 패드는 ITO 또는 IZO 중 어느 하나로 이루어지는 것이 바람직하다.
또한, 데이터선, 소스 전극 및 드레인 전극과 반도체층 사이에 저항성 접촉층이 형성되어 있을 수 있으며, 반도체층은 게이트선, 게이트 전극, 데이터선, 소스 전극 및 드레인 전극의 평면적 모양을 따라 형성되어 있을 수 있다.
이때, 반도체층에서 소스 전극과 드레인 전극 사이 영역의 좌우 양쪽에 위치하는 반도체층의 일부가 제거되어 있거나, 소스 전극과 드레인 전극 사이 영역을 제외한 게이트선 상부의 반도체층이 제거되어 있는 것이 바람직하다.
또한, 게이트 패드에서 각각 연장되어 있는 게이트 연결부가 형성되어 있으며, 게이트 패드 덮개층과 동일한 층으로 이루어지며 게이트 연결부를 서로 연결하는 쇼팅바가 형성되어 있을 수 있다.
이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극 및 게이트선에 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막 및 반도체층을 차례로 증착한 후 격자 형태로 패터닝한다. 다음, 반도체층과 중첩하는 데이터선, 데이터선의 일부인 소스 전극, 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극 및 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과 게이트 패드의 적어도 일부를 덮는 게이트 패드 덮개층을 형성한다. 다음, 게이트 패드 덮개층을 드러내는 제1 개구부 및 데이터 패드를 드러내는 제2 개구부를 갖는 보호막을 형성하고, 보호막 위에 화소 전극을 형성한다.
한편, 제1 및 제2 개구부를 형성할 때 보호막을 제거하여 게이트 패드 덮개층 사이 및 데이터 패드 사이의 기판을 노출시킬 수 있다.
반도체층을 형성한 후 반도체층 위에 저항성 접촉층을 형성하며, 데이터선으로 가리지 않는 저항성 접촉층을 제거할 수 있다.
또한, 제1 및 제2 개구부를 형성할 때 보호막에 소스 전극과 드레인 전극 사이 영역의 좌우 양쪽에 위치하는 접촉구를 형성하고 접촉구를 통하여 노출되는 반도체층을 제거하는 것이 바람직하다.
한편, 제1 및 제2 개구부를 형성할 때 보호막에 소스 전극과 드레인 전극 사이 영역을 제외한 게이트선의 상부에 위치하는 접촉구를 형성하고 접촉구를 통하여 노출되는 반도체층을 제거할 수도 있다.
게이트선을 형성할 때 게이트 패드에서 각각 연장되어 있는 게이트 연결부를 형성하며, 데이터선을 형성할 때 게이트 연결부를 서로 연결하는 쇼팅바를 형성하는 것이 바람직하다.
화소 전극을 형성할 때 게이트 패드 덮개층 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성할 수도 있다.
이러한 본 발명에서는 패드부 전체를 드러냄으로써 고정세화된 액정 표시 장치를 구현할 수 있으며, 부식에 취약한 알루미늄 계열의 금속으로 이루어진 게이트 패드 상부에 데이터 배선용 금속으로 게이트 패드 덮개층을 형성함으로써 게이트 패드의 부식을 방지할 수 있고, OLB 공정에서 패드의 손상을 방지할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
게이트 배선(21, 22, 23)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al(또는 Al 합금)/Mo의 이중층을 들 수 있다.
게이트선(21) 및 게이트 전극(22)과 이후 설명하는 데이터선(61), 소스 전극(62) 및 드레인 전극(63) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있는데, 소스 전극(62)과 드레인 전극(63) 사이의 반도체층(41)인 채널부에서 좌우 양쪽의 일정 거리만큼의 반도체층(41)은 제거되어 있다. 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있는데, 이후 형성되는 데이터선(61), 소스 전극(62) 및 드레인 전극(63)과 동일한 평면적 모양으로 형성되어 있다.
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있으며, 게이트 패드(23) 위에는 게이트 패드 덮개층(65)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다. 게이트 패드 덮개층(65)은 게이트 절연막(30)이 제거되어 노출되어 있는 게이트 패드(23)를 덮고 있으며, 데이터 배선(61, 62, 63, 64)과 동일한 물질로 형성되어 있다.
데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
여기서, 게이트 배선(21, 22, 23)을 알루미늄 계열의 금속으로 형성하고 데 이터 배선(61, 62, 63, 64)을 몰리브덴 또는 몰리브덴 합금으로 형성하는 경우에 데이터 배선(61, 62, 63, 64)을 형성하기 위해 사진 공정 후 식각하는 과정에서 게이트 배선(21, 22, 23)이 손상될 수 있으므로 게이트 배선(21, 22, 23) 위에 반도체층(41) 및 저항성 접촉층(51)을 남긴다. 게이트 배선(21, 22, 23)을 알루미늄 계열의 금속으로 형성하고 데이터 배선(61, 62, 63, 64)을 크롬으로 형성하는 경우에는 데이터 배선(61, 62, 63, 64)을 형성하기 위해 사진 공정 후 식각하는 과정에서 게이트 배선(21, 22, 23)이 손상되지 않으므로 게이트 배선(21, 22, 23) 위에 반도체층(41) 및 저항성 접촉층(51)을 남길 필요가 없다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)에는 드레인 전극(63)을 드러내는 접촉 구멍(72)이 형성되어 있으며, 게이트 패드(23) 위의 게이트 패드 덮개층(65)을 포함하는 게이트 패드부 영역을 완전히 드러내는 개구부(73)와 데이터 패드(64)를 포함하는 데이터 패드부 영역을 완전히 드러내는 개구부(74)가 형성되어 있다.
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 개구부(73, 74)를 통해 드러나 있는 게이트 패드(23) 위의 게이트 패드 덮개층(65) 및 데이터 패드(64)와 각각 연결되어 있다.
이러한 액정 표시 장치용 박막 트랜지스터 기판은 패드부 전체를 드러냄으로써 고정세화된 액정 표시 장치를 구현할 수 있으며, 부식에 취약한 알루미늄 계열의 금속으로 이루어진 게이트 패드(23) 상부에 데이터 배선용 금속으로 게이트 패드 덮개층(65)을 형성함으로써 게이트 패드(23)의 부식을 방지할 수 있고, OLB 공정에서 패드의 손상을 방지할 수 있다. 또한, 데이터 배선(61, 62, 63, 64) 및 게이트 패드 덮개층(65)을 몰리브덴 또는 몰리브덴 합금으로 형성하면 게이트 패드 덮개층(65) 및 데이터 패드(64) 위에 형성되는 보조 패드(83, 84)와의 접촉 저항을 개선할 수 있다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링(sputtering) 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 질화 규소막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법(CVD : chemical vapor deposition) 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 세 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트 절연막(30), 반도체층(41) 및 저항성 접촉층(51)을 형 성한다. 이때, 게이트 절연막(30), 반도체층(41) 및 저항성 접촉층(51)은 게이트 패드(23) 및 이후 형성되는 데이터 패드(64)를 제외하고는 게이트선(21), 게이트 전극(22), 이후 형성되는 데이터선(61), 소스 전극(62) 및 드레인 전극(63)의 평면적 모양을 따라 형성되어 있으며, 그 모양은 격자 형태이다.
다음, 도 5a 및 도 5b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선과 게이트 패드 덮개층(65)을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)을 비롯한 데이터 배선(61, 62, 63, 64)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리하고, 게이트선(21) 상부의 반도체층(41)을 노출시킨다.
다음, 도 6a 및 도 6b에서와 같이, 유기 절연막으로 보호막(70)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(63)을 드러내는 접촉 구멍(72)과 게이트 패드 덮개층(65)을 포함하는 게이트 패드부 영역과 데이터 패드(64)를 포함하는 데이터 패드부 영역을 각각 드러내는 개구부(73, 74)를 형성하며, 채널부에서 좌우로 일정 거리 떨어진 반도체층(41)의 일부를 제거한다. 여기서, 채널부의 반도체층(41)을 제외하고 게이트선(21) 상부에 형성되어 있는 반도체층(41)을 모두 제거할 수도 있다.
한편, 게이트 절연막(30), 반도체층(41) 및 저항성 접촉층(51)을 패터닝할 때 화소 영역의 세 층을 모두 제거하여 기판(10)을 드러내어 화소 영역과 그외 배 선이 형성되는 부분과의 단차가 크기 때문에 보호막(70)을 형성할 때 평탄화도가 우수한 유기 절연막을 사용하는 것이 바람직하다.
다음, 앞서의 도 1 및 도 2에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
한편, 박막 트랜지스터 기판을 제조할 때 발생하는 정전기를 효과적으로 방전시키기 위하여 두 개 또는 세 개의 게이트선(21)을 하나로 묶어주는 쇼팅바(도시하지 않음)를 형성해야 하는데, 이때는 각 게이트 패드(23)에서 화소 영역의 바깥쪽으로 연장되는 게이트 연결부(도시하지 않음)를 형성하고 두 개 또는 세 개의 게이트 연결부와 중첩되는 쇼팅바를 게이트 패드 덮개층(65)과 동일한 층으로 형성하여 게이트 연결부를 연결한다.
이와 같이 본 발명에서는 패드부 전체를 드러냄으로써 고정세화된 액정 표시 장치를 구현할 수 있으며, 부식에 취약한 알루미늄 계열의 금속으로 이루어진 게이트 패드 상부에 데이터 배선용 금속으로 게이트 패드 덮개층을 형성함으로써 게이트 패드의 부식을 방지할 수 있고, OLB 공정에서 패드의 손상을 방지할 수 있다. 또한, 데이터 배선 및 게이트 패드 덮개층을 몰리브덴 또는 몰리브덴 합금으로 형성하면 게이트 패드 덮개층 및 데이터 패드 위에 형성되는 보조 패드와의 접촉 저항을 개선할 수 있다.

Claims (20)

  1. 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 일부인 게이트 전극 및 상기 게이트선에 연결되어 있는 게이트 패드,
    상기 기판 위에 형성되어 있는 데이터 패드,
    상기 게이트선 및 상기 게이트 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 데이터 패드와 연결되어 있으며 상기 반도체층 위에 형성되어 있는 데이터선, 상기 데이터선의 일부인 소스 전극 및 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극,
    상기 데이터선과 동일한 층으로 형성되어 있으며 상기 게이트 패드를 덮고 있는 게이트 패드 덮개층,
    상기 게이트 패드 덮개층을 노출시키는 제1 개구부 및 상기 데이터 패드를 노출시키는 제2 개구부를 갖는 보호막,
    상기 보호막 위에 형성되어 있는 화소 전극
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 데이터 패드는 상기 기판에 접해 있는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 제1 개구부는 상기 게이트 패드 덮개층 사이의 상기 기판을 드러내며, 상기 제2 개구부는 상기 데이터 패드 사이의 상기 기판을 드러내는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 보호막은 유기 절연막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제1항에서,
    상기 게이트선은 알루미늄 또는 알루미늄 합금과 같은 알루미늄 계열의 금속으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 데이터선은 몰리브덴 또는 몰리브덴 합금과 같은 몰리브덴 계열의 금속으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 화소 전극과 동일한 층으로 상기 게이트 패드 덮개층과 상기 데이터 패 드 위에 각각 형성되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 보조 게이트 패드 및 상기 보조 데이터 패드는 ITO 또는 IZO 중 어느 하나로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  9. 제1항에서,
    상기 데이터선, 상기 소스 전극 및 상기 드레인 전극과 상기 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  10. 제9항에서,
    상기 반도체층은 상기 게이트선, 상기 게이트 전극, 상기 데이터선, 상기 소스 전극 및 상기 드레인 전극의 평면적 모양을 따라서 배치되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  11. 제10항에서,
    상기 반도체층에서 상기 소스 전극과 상기 드레인 전극 사이 영역의 좌우 양쪽에 위치하는 상기 반도체층의 일부분이 제거되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제10항에서,
    상기 소스 전극과 상기 드레인 전극 사이 영역을 제외한 상기 게이트선 상부의 상기 반도체층이 제거되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  13. 제1항에서,
    상기 게이트 패드에서 각각 연장되어 있는 게이트 연결부를 더 포함하며, 상기 게이트 패드 덮개층과 동일한 층으로 형성되어 있으며 상기 게이트 연결부를 서로 연결하는 쇼팅바를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  14. 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극 및 상기 게이트선에 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막 및 반도체층을 차례로 증착한 후 격자 형태로 패터닝하는 단계,
    상기 반도체층과 중첩하는 데이터선, 상기 데이터선의 일부인 소스 전극, 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극 및 상기 데이터선에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과 상기 게이트 패드의 적어도 일부를 덮는 게이트 패드 덮개층을 형성하는 단계,
    상기 게이트 패드 덮개층을 드러내는 제1 개구부 및 상기 데이터 패드를 드 러내는 제2 개구부를 갖는 보호막을 형성하는 단계,
    상기 보호막 위에 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 제1 및 제2 개구부를 형성하는 단계에서 상기 보호막을 제거하여 상기 게이트 패드 덮개층 사이 및 상기 데이터 패드 사이의 상기 기판을 노출시키는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제14항에서,
    상기 반도체층을 형성한 후 상기 반도체층 위에 저항성 접촉층을 형성하는 단계를 더 포함하며, 상기 데이터선으로 가리지 않는 상기 저항성 접촉층을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 제14항에서,
    상기 제1 및 제2 개구부를 형성하는 단계에서 상기 보호막에 상기 소스 전극과 상기 드레인 전극 사이 영역의 좌우 양쪽에 위치하는 접촉구를 형성하고 상기 접촉구를 통하여 노출되는 상기 반도체층을 제거하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  18. 제14항에서,
    상기 제1 및 제2 개구부를 형성하는 단계에서 상기 보호막에 상기 소스 전극과 상기 드레인 전극 사이 영역을 제외한 상기 게이트선의 상부에 위치하는 접촉구를 형성하고 상기 접촉구를 통하여 노출되는 상기 반도체층을 제거하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  19. 제14항에서,
    상기 게이트 배선을 형성하는 단계에서 상기 게이트 패드에서 각각 연장되어 있는 게이트 연결부를 형성하며, 상기 데이터 배선을 형성하는 단계에서 상기 게이트 연결부를 서로 연결하는 쇼팅바를 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  20. 제14항에서,
    상기 화소 전극을 형성하는 단계에서 상기 게이트 패드 덮개층 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020010020398A 2001-04-17 2001-04-17 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 KR100777698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010020398A KR100777698B1 (ko) 2001-04-17 2001-04-17 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010020398A KR100777698B1 (ko) 2001-04-17 2001-04-17 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020080679A KR20020080679A (ko) 2002-10-26
KR100777698B1 true KR100777698B1 (ko) 2007-11-21

Family

ID=27701315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010020398A KR100777698B1 (ko) 2001-04-17 2001-04-17 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100777698B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385457B1 (ko) * 2007-03-16 2014-04-15 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN104793420B (zh) * 2015-05-08 2018-04-06 厦门天马微电子有限公司 阵列基板及制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173198A (ja) * 1996-12-10 1998-06-26 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR19980067921A (ko) * 1997-02-13 1998-10-15 구자홍 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR19990048817A (ko) * 1997-12-10 1999-07-05 구자홍 액정 표시 장치 제조 방법 및 그 구조
KR20000027714A (ko) * 1998-10-29 2000-05-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173198A (ja) * 1996-12-10 1998-06-26 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR19980067921A (ko) * 1997-02-13 1998-10-15 구자홍 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR19990048817A (ko) * 1997-12-10 1999-07-05 구자홍 액정 표시 장치 제조 방법 및 그 구조
KR20000027714A (ko) * 1998-10-29 2000-05-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Also Published As

Publication number Publication date
KR20020080679A (ko) 2002-10-26

Similar Documents

Publication Publication Date Title
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
JP4662700B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
KR20000033841A (ko) 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR20110009954A (ko) 어레이 기판 및 이의 제조방법
KR100414222B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
JPH07101268B2 (ja) 薄膜トランジスタアレイ
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100777698B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US6621536B1 (en) Matrix wiring substrate having an auxiliary line connected to a bundling line
KR100720098B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100229610B1 (ko) 액정표시장치 및 그 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
KR100686232B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20080044986A (ko) 어레이 기판 및 이의 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee