CN115398512A - 显示装置和显示装置的制造方法 - Google Patents

显示装置和显示装置的制造方法 Download PDF

Info

Publication number
CN115398512A
CN115398512A CN202080099717.XA CN202080099717A CN115398512A CN 115398512 A CN115398512 A CN 115398512A CN 202080099717 A CN202080099717 A CN 202080099717A CN 115398512 A CN115398512 A CN 115398512A
Authority
CN
China
Prior art keywords
wiring
display device
hole
opening
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080099717.XA
Other languages
English (en)
Inventor
齐藤贵翁
神崎庸辅
山中雅贵
孙屹
三轮昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN115398512A publication Critical patent/CN115398512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开的显示装置具有：显示区域，其包含薄膜晶体管；端子部；以及折弯部，其设置在上述显示区域与上述端子部之间，在上述显示装置中，具备：树脂层，其在上述折弯部中设置在基材的上方；绝缘层，其设置为覆盖上述树脂层；以及第1配线，其设置在上述绝缘层的上方，在与上述显示区域和上述端子部的排布方向交叉的第1方向上延伸，将上述薄膜晶体管与上述端子部电连接，在上述折弯部中，上述树脂层具有在俯视时与上述第1配线重叠的至少1个孔或凹陷，上述绝缘层具有在俯视时与上述至少1个孔或凹陷重叠的至少1个开口部。

Description

显示装置和显示装置的制造方法
技术领域
本公开涉及显示装置和显示装置的制造方法。
背景技术
以往以来，使用具有可挠性的基材已开发出柔性显示装置。例如，专利文献1公开了一种显示装置，其在安装有柔性印刷基板和驱动电路等部件的部件安装区域中将在基材形成有配线的部分向显示区域的背侧折回。
现有技术文献
专利文献
专利文献1：特开2018-78057号公报
发明内容
发明要解决的问题
在部件安装区域，除了配线之外还层叠有用于调整配线的设置高度的层或绝缘性的层等多个功能层。当将堆叠有多个功能层的部分折弯时，折弯部分的外周侧的功能层会被伸展，折弯部分的内周侧的功能层会被压缩。因此，根据功能层的材质，有时会由于应力而在功能层产生裂缝。由于该裂缝而配线有可能断线。
本公开是鉴于上述问题而构成的。本公开的一方案提供能够抑制在将显示装置折弯时产生的裂缝的影响的显示装置和显示装置的制造方法。
用于解决问题的方案
本公开的显示装置具有：显示区域，其包含薄膜晶体管；端子部；以及折弯部，其设置在上述显示区域与上述端子部之间，在上述显示装置中，具备：树脂层，其在上述折弯部中设置在基材的上方；绝缘层，其设置为覆盖上述树脂层；以及第1配线，其设置在上述绝缘层的上方，在作为上述显示区域和上述端子部的排布方向的第1方向上延伸，将上述薄膜晶体管与上述端子部电连接，在上述折弯部中，上述树脂层具有在俯视时与上述第1配线重叠的至少1个孔或凹陷，上述绝缘层具有在俯视时与上述至少1个孔或凹陷重叠的至少1个开口部。
本公开的显示装置的制造方法是具有包含薄膜晶体管的显示区域、端子部、以及设置在上述显示区域与上述端子部之间的折弯部的显示装置的制造方法，具有：在上述折弯部中，在基材的上方设置树脂层的工序；在上述树脂层设置至少1个孔或凹陷的工序；设置覆盖上述树脂层的绝缘层的工序；在上述绝缘层设置至少1个开口部的工序；以及在上述绝缘层的上方设置第1配线的工序，上述第1配线在作为上述显示区域和上述端子部的排布方向的第1方向上延伸，将上述薄膜晶体管与上述端子部电连接，使上述第1配线与上述树脂层的上述至少1个孔或凹陷在俯视时重叠，使上述绝缘层的上述至少1个开口部与上述树脂层的上述至少1个孔或凹陷在俯视时重叠。
发明效果
本公开的一方案提供能够抑制在将显示装置折弯时产生的裂缝的影响的显示装置和显示装置的制造方法。
附图说明
图1是示出实施方式1的显示装置的俯视图。
图2是图1的II-II线截面图。
图3是示出实施方式1的折弯部附近的俯视图。
图4是图3的IV-IV线截面图。
图5是图3的V-V线截面图。
图6是图3的VI-VI线截面图。
图7是示出图4的另一例子的截面图。
图8是本公开的显示装置的制造方法的流程图。
图9是示出变形例1-1的俯视图。
图10是图9的X-X线截面图。
图11是图9的XI-XI线截面图。
图12是示出变形例1-2的俯视图。
图13是图12的XIII-XIII线截面图。
图14是示出变形例1-3的俯视图。
图15是图14的XV-XV线截面图。
图16是示出变形例1-4的俯视图。
图17是图15的XVII-XVII线截面图。
图18是示出变形例1-5的俯视图。
图19是图18的XIX-XIX线截面图。
图20是示出变形例1-6的俯视图。
图21是示出实施方式2的折弯部的俯视图。
图22是图21的XXII-XXII线截面图。
图23是图21的XXIII-XXIII线截面图。
图24是与变形例2-1的图22对应的截面图。
图25是与变形例2-1的图23对应的截面图。
图26是示出本公开的驱动电路的一个例子的电路图。
具体实施方式
以下，参照附图来说明本公开的实施方式。在附图中，对同一或同等要素标注相同的附图标记。对于各实施方式中的同一或同等构成不重复说明。
＜实施方式1＞
图1是示出实施方式1的显示装置1的概略俯视图。显示装置1具有显示区域2和包围该显示区域2的边框区域F。边框区域F包含折弯部B和端子部T。在边框区域F中，在显示区域2与端子部T之间设置有折弯部B。
如图1所示，在显示区域2，例如按矩阵状排列有多个像素21。多个像素21中的每个像素21包含用于控制液晶或有机EL(Electro-Luminescence：电致发光)等的薄膜晶体管(Thin Film Transistor：以下，称为“TFT”)3等。虽然未图示，但是在端子部T设置有多个端子，设置于端子部T的电路和控制电路电连接到该多个端子。在图1中，X方向是第1方向，Y方向是与第1方向交叉的第2方向。X方向与Y方向在平面内正交。X方向和Y方向相当于具有长方形的轮廓的显示装置1的横向和纵向。显示区域2、折弯部B以及端子部T沿着第1方向排布。
第1方向不是仅限于X方向，只要是从显示区域2到达端子部T的方向即可，可以是任何方向。
在图1中，通过以沿着Y方向的假想线为弯曲线使折弯部B弯曲，而将端子部T折回到显示区域2的背侧。由此，配置为端子部T的背侧面与显示区域2的背侧面相对。即，在俯视时，边框区域F的至少一部分与显示区域2重叠。因此，能够减小边框区域F的占有面积，能够实现窄边框的显示装置1。
图2是图1的II-II线截面图。即，图2示出显示区域2中的像素21中主要沿着TFT3附近的X方向截取的部分截面结构。在图2中，将与X方向正交的显示装置1的上下方向示为Z方向。在本说明书中，上述的X方向、Y方向以及Z方向分别是沿着正交坐标系的3个轴的方向。图3是示出实施方式1的显示装置1中的显示区域2的端部周边和边框区域F的俯视图。图4是图3的IV-IV线截面图。图5是图3的V-V线截面图。在图3中为了简单而省略了图4和图5所示的保护层33的图示，设为由第1配线9往下方的俯视图。从图3可知，在折弯部B中，多个第1配线9和多个第2配线15在X方向上延伸。
从图2和图3可知，基材6是成为实施方式1的各构成的基础的构件。基材6是能折弯的板状构件，例如，由聚酰亚胺等具有可挠性的树脂材料形成。此外，图2所示的显示区域2的构成与图3～图5所示的边框区域F的构成通过一部分共同的工艺一起形成在基材6之上。
从图2、图4以及图5可知，在基材6之上设置有底涂膜22。底涂膜22是用于防止水分经由基材6侵入到显示装置1内的阻挡层，例如，底涂膜22包括例如氮化硅、氧化硅、氧氮化硅等无机绝缘膜的单层膜或层叠膜。
从图2可知，在像素21中，在底涂膜22之上设置有半导体层23。半导体层23是成为TFT3的沟道的层，例如，使用非晶硅、低温多晶硅或氧化物半导体等材料。
从图2可知，在像素21中，在底涂膜22和半导体层23之上设置有栅极绝缘膜24。从图4和图5可知，在边框区域F中，在底涂膜22之上设置有栅极绝缘膜24。栅极绝缘膜24例如使用氧化硅膜、氮化硅膜等材料。
从图2可知，在像素21中，在栅极绝缘膜24上设置有栅极电极25和栅极配线26。从图4和图5可知，在边框区域F中，在栅极绝缘膜24上设置有第1引绕配线51、第1边框配线41、第2引绕配线52以及第2边框配线42。栅极电极25、栅极配线26、第1引绕配线51、第1边框配线41、第2引绕配线52以及第2边框配线42由同一工序形成。因而，栅极电极25、栅极配线26、第1引绕配线51、第1边框配线41、第2引绕配线52以及第2边框配线42能够使用相同的导电性材料。另外，虽然未图示，但是在显示区域2中，扫描信号线和发光控制线也由与栅极电极25和栅极配线26的形成工序相同的工序形成，设置在栅极绝缘膜24之上。
栅极电极25、栅极配线26、扫描信号线、发光控制线、第1引绕配线51、第1边框配线41、第2引绕配线52以及第2边框配线42包括含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)以及铜(Cu)中的至少1种的金属的单层膜或层叠膜。
从图2可知，在像素21中，在栅极绝缘膜24、栅极电极25以及栅极配线26之上设置有第1层间绝缘膜27。另外，从图4和图5可知，在边框区域F中，在第1引绕配线51、第1边框配线41、第2引绕配线52以及第2边框配线42之上设置有第1层间绝缘膜27。第1层间绝缘膜27例如能够使用氧化硅膜和氮化硅膜等形成。
从图2可知，在像素21中，在第1层间绝缘膜27上设置有电容配线28和初始化信号线(未图示)。另外，虽然未图示，但是在显示区域2中，与电容配线28一起形成初始化信号线。因而，电容配线28和初始化信号线能够使用相同的导电性材料。
电容配线28和初始化信号线例如包括含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)以及铜(Cu)中的至少1种的金属的单层膜或层叠膜。
从图2可知，在像素21中，在第1层间绝缘膜27和电容配线28之上设置有第2层间绝缘膜29。另外，从图4和图5可知，在边框区域F中，在第1层间绝缘膜27上设置有第2层间绝缘膜29。第2层间绝缘膜29例如能够采用氧化硅膜或氮化硅膜或它们的层叠膜。
从图2可知，在像素21中，在第2层间绝缘膜29上设置有源极电极30、漏极电极31以及高电压电源线32。另外，虽然未图示，但是在第2层间绝缘膜29上设置有源极配线。源极电极30经由接触孔CH7连接到半导体层23的源极区域。另外，漏极电极31经由接触孔CH8连接到半导体层23的漏极区域。根据以上的构成，在像素21中，形成TFT3。
从图4和图5可知，在边框区域F的折弯部B中，从底涂膜22至第2层间绝缘膜29的层叠膜被除去，使得折弯部B的折弯变得容易。并且，从图5可知，第2配线15在折弯部B中设置在基材6之上，在折弯部B以外的边框区域F中设置在第2层间绝缘膜29之上。图2所示的源极电极30、漏极电极31、高电压电源线32、源极配线以及第2配线15由同一工序形成。因而，源极电极30、漏极电极31、高电压电源线32、源极配线以及第2配线15能够使用相同的导电性材料。
从图5可知，在第2引绕配线52的端部上的第1层间绝缘膜27、第2层间绝缘膜29设置有接触孔CH3，在第2边框配线42上的第1层间绝缘膜27、第2层间绝缘膜29设置有接触孔CH4。从图3和图5可知，第2配线15沿着X方向延伸，第2配线15的一个端部经由接触孔CH3与第2引绕配线52电连接，第2配线15的另一个端部经由接触孔CH4与第2边框配线42电连接。
如图2所示，在像素21中，在源极电极30、源极配线(未图示)、漏极电极31以及高电压电源线32之上设置有树脂层7。另外，从图4和图5可知，在边框区域F中，在基材6、第2层间绝缘膜29以及第2配线15之上设置有树脂层7。树脂层7是使由在此前的工序中形成的层产生的凹凸平滑而将表面平坦化的层。树脂层7是有机树脂，具有可挠性。树脂层7例如能够包括聚酰亚胺和丙烯酸等能涂敷的感光性有机材料。
如图2所示，在像素21中，在树脂层7形成有第1孔部10A。在第1孔部10A的底部露出有漏极电极31的上表面。另外，从图3和图4可知，在折弯部B中，在树脂层7形成有多个孔10。多个孔10配置在俯视时与后述的第1配线9重复的位置，沿着X方向排列。
从图2、图4以及图5可知，在树脂层7之上设置有绝缘层8。绝缘层8是用于抑制在形成后述的第1配线9和中继电极111的工序中树脂层7的表面受到损伤而产生颗粒的层。即，绝缘层8是用于覆盖树脂层7而对其进行保护的层。绝缘层8例如使用无机绝缘膜。绝缘层8例如能够包括氧化硅(SiOx)膜或氮化硅(SiNx)膜或它们的层叠膜。绝缘层8优选尽可能薄以使折弯部B不会难以折弯，例如设为50nm～500nm的厚度。
从图2可知，在像素21中，在绝缘层8设置有接触孔CH6。在接触孔CH6的底部露出有漏极电极31的上表面。另外，从图3和图4可知，在折弯部B中，在绝缘层8形成有多个开口部12。多个开口部12分别配置在俯视时与多个孔10重复的位置。
从图2可知，在像素21中，中继电极111设置在绝缘层8上。中继电极111经由接触孔CH6与漏极电极31电连接。
从图4可知，在边框区域F中，在绝缘层8上设置有第1配线9。另外，从图3和图4可知，第1配线9从多个开口部12和多个孔10之上经过而在X方向上延伸，第1配线9在孔10的底部与基材6接触。第1配线9能够与中继电极111由相同的工序并由同一材料(第4导电膜)形成在同层。第1配线9、中继电极111例如包括含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)以及铜(Cu)中的至少1种的金属的单层膜或层叠膜。
从图4可知，在第1引绕配线51的端部上的第1层间绝缘膜27、第2层间绝缘膜29以及树脂层7设置有接触孔CH1，在绝缘层8设置有接触孔CH11。另外，在第1边框配线41上的第1层间绝缘膜27、第2层间绝缘膜29以及树脂层7设置有接触孔CH2，在绝缘层8设置有接触孔CH21。从图3和图4可知，第1配线9沿着X方向延伸，第1配线9的一个端部经由接触孔CH1和接触孔CH11与第1引绕配线51电连接，第1配线9的另一个端部经由接触孔CH2和接触孔CH21与第1边框配线41电连接。
从图2、图4以及图5可知，在绝缘层8之上设置有保护层33。从图4可知，在第1配线9之上也设置有保护层33。保护层33能够包括聚酰亚胺和丙烯酸等能涂敷的感光性有机材料。在保护层33的上方，设置有包含量子点、有机EL等的发光元件230。如图2所示，将从基材6至保护层33称为TFT层300。
从图2可知，在显示区域2的保护层33上形成有发光元件层234，在发光元件层234上形成有密封层238。发光元件层234包含：发光元件230，其由第1电极(阳极)231、发光部34以及第2电极(阴极)233按该顺序层叠而成；以及边缘罩232，其覆盖发光元件230的侧面。
第1电极231例如包括ITO(Indium Tin Oxide：氧化铟锡)与包含Ag的合金的叠层，具有光反射性。
虽然未图示，但是发光部34例如是从下层侧起按顺序层叠有空穴注入层、空穴传输层、发光部层、电子传输层、电子注入层的构成。
第2电极233例如能够包括ITO(Indium Tin Oxide：氧化铟锡)和IZO(Indium ZincOxide：氧化铟锌)等透光性的导电材料。
另外，密封层238是由第1无机绝缘膜235、有机膜236以及第2无机绝缘膜237按该顺序层叠而成。
第1无机绝缘膜235和第2无机绝缘膜237例如能够包括通过等离子体CVD法形成的、氧化硅膜、氮化硅膜以及氧氮化硅膜或它们的层叠膜。
有机膜236能够包括聚酰亚胺和丙烯酸等能涂敷的感光性有机材料。
以下，基于图3～图5来详细说明边框区域F的构成。从图3可知，在俯视时，多个第1配线9与多个第2配线15在Y方向上交替地排列。
从图3和图4可知，第1配线9的一个端部与第1引绕配线51的一个端部电连接，第1引绕配线51的另一个端部与像素21的源极配线(未图示)的一个端部电连接，源极配线(未图示)的另一个端部与TFT3的源极电极3电连接。第1配线9的另一个端部与第1边框配线41的一个端部电连接，第1边框配线41的另一个端部与端子部T的端子(未图示)电连接。
从图3和图5可知，第2配线15的一个端部与第2引绕配线52的一个端部电连接。虽然未图示，但是第2引绕配线52的另一个端部与像素21的源极配线(未图示)的一个端部电连接。虽然未图示，但是源极配线(未图示)的另一个端部与TFT3的源极电极30电连接。第2配线15的另一个端部与第2边框配线42的一个端部电连接，第2边框配线42的另一个端部与端子部T的端子(未图示)电连接。
电连接到端子部T的端子的控制电路(未图示)通过控制像素21的TFT3，能够使显示装置1动作。
从图4可知，第1配线9形成为沿着开口部12和孔10的内表面延伸。因此，第1配线9形成为在Z方向上蜿蜒。由于第1配线9是蜿蜒的，因此在折弯部B被折弯时在第1配线9延伸的方向上产生于第1配线9的拉伸应力得以降低。因而，能够抑制第1配线9的断线。
另外，从图3和图4可知，在将折弯部B折弯时绝缘层8产生的裂缝能够在沿着Y方向延伸时被开口部12阻止。因此，能够抑制绝缘层8产生的裂缝的延伸。此外，通过在树脂层7设置孔10，能够缓和在折弯时树脂层7的上表面的伸展，抑制在树脂层7产生沿着Y方向延伸的裂缝。根据以上的构成，在将折弯部B折弯时，能够抑制在绝缘层8和树脂层7产生裂缝，抑制由这些裂缝引起的第1配线9的断线。
图5是图3的V-V线截面图。第2配线15在基材6与树脂层7之间设置在树脂层7之下。从图5可知，在折弯部B中形成有折弯开口部16，折弯开口部16是将底涂膜22、栅极绝缘膜24、第1层间绝缘膜27以及第2层间绝缘膜29除去而成的。在折弯开口部16的底部露出有基材6的上表面。从图5可知，第2配线15沿着折弯开口部16的侧壁面和基材6的上表面形成。将图4和图5进行对比可知，第1配线9形成在树脂层7的上侧，第2配线15形成在树脂层7的下侧。即，第1配线9和第2配线15隔着树脂层7形成在不同的层。因而，即使将第1配线9与第2配线15之间的间距缩窄，也能够防止第1配线9与第2配线15之间的漏电。
图6是图3的VI-VI线截面图。从图3和图6可知，在Y方向上，开口部12的宽度比在俯视时与开口部12重叠的第1配线9的部分的宽度小。此外，在本公开中，开口部12、孔10以及第1配线9各自的宽度是Z方向上的最下部的宽度。根据该构成，在形成第1配线9的图案化工序中的蚀刻处理时，开口部12的整体由第1配线9覆盖，不露出树脂层7。因而，能够抑制在蚀刻处理中树脂层7被刮削并飞散而作为颗粒附着到其它部分，能够抑制由树脂层7的飞散引起的污染的发生。
从图3和图4可知，在实施方式1中，对于1个第1配线9，3个孔10和3个开口部12沿着X方向分别空开间隔设置。然而，孔10和开口部12的数量可以是任何数量。例如，对于1个第1配线9，只要设置有至少1个孔10和开口部12即可。设置多个孔10和多个开口部12的位置也可以是任何位置。而且，各孔10和各开口部12的大小和形状也可以是任何大小和形状。此外，各孔10和开口部12的俯视时的轮廓的形状不限于图3所例示的长方形状，也可以是圆状、椭圆状或正方形状等任何形状。
在本公开中，也可以代替上述的孔10而在树脂层7设置凹陷11。例如，图7是图4的另一例子，示出在图3的IV-IV线截面图中代替孔10而具有凹陷11的情况。在存在凹陷11的部分，树脂层7的厚度部分地变薄。由此，易于将折弯部B折弯，并且树脂层7的上表面的伸展变小，能够抑制树脂层7出现裂缝。以下，除非另有说明，在本公开的各实施方式中，都能够自由地选择使用孔10或凹陷11。
＜实施方式1的制造方法＞
以下，说明实施方式1的制造方法。图8是示出本公开的显示装置1的制造方法的一个例子的流程图。以下，“同层”意味着在同一工艺中由相同材料形成，“下层”意味着在比作为比较对象的层靠前的工艺中形成，“上层”意味着在比作为比较对象的层靠后的工艺中形成。
在制造显示装置的情况下，如图2、图4、图5以及图8所示，首先，在未图示的透光性的支撑基板(例如，母玻璃基板)上形成包括树脂的基材6(步骤S1)。
接着，通过CVD(Chemical Vapor Deposition：化学气相沉积，以下称为CVD法)法形成底涂膜22(步骤S2)。
接着，通过CVD法使半导体(未图示)成膜，通过光刻法进行图案化而形成半导体层23(参照图2)(步骤S3a)。
接下来，通过CVD法形成栅极绝缘膜24(参照图2)(步骤S3b)。
接下来，通过溅射法使第1金属层(未图示)成膜，通过光刻法将第1金属层(未图示)图案化。由此，在显示区域2形成栅极电极25、栅极配线26以及发光控制线(未图示)(参照图2)，在边框区域F形成第1引绕配线51、第2引绕配线52、第2边框配线42以及第1边框配线41(参照图4)(步骤S3c)。
接下来，通过CVD法形成包括无机绝缘膜的第1层间绝缘膜27(步骤S3d)。
接下来，通过溅射法使第2金属层(未图示)成膜，通过光刻法将第2金属层(未图示)图案化。由此，在显示区域2形成电容配线28和初始化信号线(未图示)(参照图5)(步骤S3e)。
接下来，通过CVD法形成第2层间绝缘膜29。而且，通过光刻法将第2层间绝缘膜29图案化。由此，在边框区域F的第1引绕配线51和第1边框配线41的端部上的第1层间绝缘膜27、第2层间绝缘膜29分别设置接触孔CH1和接触孔CH2，在第2引绕配线52和第2边框配线42的端部上的第1层间绝缘膜27、第2层间绝缘膜29设置接触孔CH3和接触孔CH4(参照图5)，在折弯部B的底涂膜22、栅极绝缘膜24、第1层间绝缘膜27、第2层间绝缘膜29设置折弯开口部16(参照图4)(步骤S3f)。另外，在显示区域2的半导体层23上的栅极绝缘膜24、第1层间绝缘膜27、第2层间绝缘膜29设置接触孔CH7和接触孔CH8，在电容配线28上的第2层间绝缘膜29设置接触孔CH9(参照图2)(步骤S3f)。
在此，折弯开口部16贯通第2层间绝缘膜29、第1层间绝缘膜27、栅极绝缘膜24以及底涂膜22，在折弯开口部16的基底部露出基材6。
另外，接触孔CH3和接触孔CH4贯通第2层间绝缘膜29和第1层间绝缘膜27，在它们的基底部露出第2引绕配线52和第2边框配线42(参照图5)。
而且，接触孔CH7和接触孔CH8贯通第2层间绝缘膜29、第1层间绝缘膜27以及栅极绝缘膜24，在它们的基底部露出半导体层23(参照图2)。
接下来，通过溅射法在第2层间绝缘膜29上使第3金属层(未图示)成膜，通过光刻法将第3金属层(未图示)图案化。由此，在边框区域F的折弯部B形成第2配线15、高电压电源线的干线(未图示)和低电压电源线的干线(未图示)(参照图5)。另外，在边框区域F的端子部T形成端子(未图示)，在显示区域2形成源极配线(未图示)、高电压电源线32、源极电极30以及漏极电极31(参照图2)(步骤S3g)。
在此，第2配线15的一个端部经由接触孔CH3电连接到第2引绕配线52。另外，第2配线15的另一个端部经由接触孔CH4电连接到第2边框配线42(参照图5)。
接下来，涂敷第1树脂膜(未图示)并使其热固化。之后，通过光刻法，在边框区域F的第1引绕配线51和第1边框配线41上的第1树脂膜(未图示)分别设置接触孔CH1和接触孔CH2，在折弯部B的第1树脂膜(未图示)形成设置有孔10的树脂层7(参照图4)(步骤S3h)。另外，在显示区域2的漏极电极31上的第1树脂膜(未图示)形成设置有第1孔部10A的树脂层7(参照图2)(步骤S3h)。在此，孔10贯通第1树脂膜(未图示)，在孔10的基底部露出基材6。第1孔部10A贯通第1树脂膜(未图示)，在第1孔部10A的基底部露出漏极电极31(参照图2)。
接下来，通过CVD法形成绝缘层8，通过光刻法在边框区域F的第1引绕配线51和第1边框配线41上的绝缘层8分别设置接触孔CH11和接触孔CH21(参照图4)(步骤S3i)。另外，在折弯部B的绝缘层8设置开口部12，在显示区域2的漏极电极31上的绝缘层8设置接触孔CH6(参照图2)(步骤S3i)。
在此，接触孔CH11和接触孔CH21在俯视时分别与接触孔CH1和接触孔CH2重叠。另外，开口部12在俯视时与孔10重叠。而且，接触孔CH6在俯视时与第1孔部10A重叠(参照图3)。
接下来，通过溅射法使第4金属层(未图示)成膜，通过光刻法将第4金属层(未图示)图案化。由此，形成在俯视时与孔10、开口部12、接触孔CH1、接触孔CH2、接触孔CH11以及接触孔CH21重叠的第1配线9(参照图4)(步骤S3j)。另外，在相同的步骤中形成与第1孔部10A和接触孔CH6重叠的中继电极111(参照图2)。在此，第1配线9的一个端部经由接触孔CH1以及接触孔CH11与第1引绕配线51电连接。第1配线9的另一个端部经由接触孔CH2以及接触孔CH21与第1边框配线41电连接(参照图4)。另外，中继电极111经由接触孔CH6与漏极电极31电连接(参照图2)。
接下来，涂敷保护层33并使其热固化。而且，通过光刻法在中继电极111上的保护层33设置接触孔CH5(参照图2)(步骤S3k)。通过以上的工序，形成TFT层300。
接下来，通过溅射法在TFT层300的保护层33上使第5金属层(未图示)成膜，并通过光刻法将其图案化。由此，形成第1电极(阳极)231(参照图2)(步骤S4a)。第1电极231经由接触孔CH5与中继电极111电连接。
接下来，涂敷边缘罩232，通过光刻法形成设置有第2孔部345的边缘罩232(参照图2)(步骤S4b)。
接下来，通过使用金属掩模(未图示)的蒸镀法，在虽然未图示但是俯视时与第2孔部345重叠的位置，形成发光部34(步骤S4c)。虽然未图示，但是发光部34例如通过从下层侧起按顺序层叠空穴注入层、空穴传输层、发光层、电子传输层、电子注入层来构成。
接下来，通过溅射法使第6金属层(未图示)成膜，通过光刻法将第6金属层(未图示)图案化，在显示区域2形成第2电极(阴极)233(参照图2)(步骤S4d)。通过以上的工序，形成发光元件层234。
接下来，通过等离子体CVD法在发光元件层234上形成第1无机绝缘膜235(参照图2)(步骤S5a)。
接下来，涂敷有机膜236(参照图2)(步骤S5b)。
接下来，通过等离子体CVD法形成第2无机绝缘膜237(参照图2)(步骤S5c)。通过以上的工序，在发光元件层234上形成密封层238。
接下来，在密封层238上贴附上表面膜(未图示)(步骤S6)。
接下来，对支撑基板(未图示)的TFT层300形成面侧进行激光照射而将支撑基板(未图示)从TFT层300剥离(步骤S7)。
接下来，贴附下表面膜(未图示)(步骤S8)。
接着，将包含下表面膜(未图示)、基材6、TFT层300、发光元件层234、密封层238的层叠体(未图示)截断，得到多个单片(未图示)(步骤S9)。
接着，对所得到的单片(未图示)实施折边加工(将折弯部B折弯180度的加工)，将端子(未图示)配置到发光元件层234的非形成面侧(步骤S10)。
接着，贴附圆偏振板等功能膜(未图示)(步骤S11)。
接着，在下表面的端子(未图示)例如安装IC芯片等电子电路基板(未图示)而制成显示装置1(步骤S12)。
＜实施方式1的变形例＞
以下，说明实施方式1的显示装置1的变形例1-1～1-6。各变形例的显示装置1在折弯部B中的开口部12、开口部121～124、孔10、孔101～103或凹陷11、以及第1配线9的形状上具有特征，关于其它事项，是与实施方式1的显示装置1相同的。
＜变形例1-1＞
图9是示出显示装置1的变形例1-1的俯视图。在图9中为了简单而省略了保护层33的图示，设为由第1配线9往下方的俯视图。变形例1-1的显示装置具有图9所示的绝缘层8的开口部124。图10是图9的X-X截面图。图11是图9的XI-XI截面图。如图9所示，在变形例1-1中，在俯视时，开口部124在Y方向上包含比第1配线9的宽度窄的部分1241和比第1配线9的宽度宽的部分1242。由此，在开口部124的位置，第1配线9与绝缘层8接触的面积增加，因此第1配线9与绝缘层8的紧贴性提高。
＜变形例1-2＞
变形例1-2的显示装置1具有图12所示的绝缘层8的开口部121和树脂层7的孔101。在图12中为了简单而省略了保护层33的图示，描绘为由第1配线9往下方的俯视图。图13是图12的XIII-XIII线截面图。从图12和图13可知，在变形例1-2中，在Y方向上，开口部121的宽度为在俯视时与开口部121重叠的第1配线9的部分的宽度以上。根据该构成，能够使绝缘层8产生的在Y方向上延伸的裂缝在到达第1配线9之前被开口部121阻止。其结果是，能够进一步抑制第1配线9的断线。
另外，从图12和图13可知，在变形例1-2中，在Y方向上，孔101的宽度比在俯视时与孔101重叠的开口部121的部分的宽度小。根据该构成，在图12中，横穿开口部121的第1配线9的一部分从图13可知与树脂层7的上表面接触。即，第1配线9的一部分与孔101的基底部的基材接触，第1配线9的上侧的端部位于绝缘层8的开口部121的内侧的树脂层7的上表面。因而，能够抑制第1配线9由于绝缘层8的端部处存在的台阶而断线。
＜变形例1-3＞
变形例1-3示出于图14的开口部122和孔102。在图14中为了简单而省略了保护层33的图示，设为由第1配线9往下方的俯视图。图15是图14的XV-XV线截面图。在变形例1-3中，在Y方向上，孔102的宽度为第1配线9的宽度以上。第1配线9在Y方向上被包含在孔102的范围内。因此，从图15可知，第1配线9在从截面观看时仅设置在孔102的底面上。因此，第1配线9不横穿树脂层7和绝缘层8的Y方向上的上下的端部处存在的台阶而在X方向上延伸。因此，能够进一步抑制第1配线9的断线。
＜变形例1-4＞
变形例1-4示出于图16的开口部123和孔103。在图16中为了简单而省略了保护层33的图示，设为由第1配线9往下方的俯视图。图17是图16的XVII-XVII线截面图。在变形例1-4的显示装置1中，在Y方向上，开口部123的宽度比在俯视时与开口部123重叠的孔103的部分的宽度小。根据该构成，在形成第1配线9的图案化工序中的蚀刻处理时，树脂层7的孔103的侧面由绝缘层8覆盖，因此不露出树脂层7。因而，能够抑制在蚀刻处理中树脂层7被刮削并飞散而作为颗粒附着到其它部分，能够抑制由树脂层7的飞散引起的污染的发生。
＜变形例1-5＞
图18是显示装置1的变形例1-5的俯视图。图19是图18的XIX-XIX线截面图。在图18中为了简单而省略了保护层33的图示，设为由第1配线9往下方的俯视图。在变形例1-5的显示装置1中，在折弯部B中，在沿着Y方向延伸有绝缘层8的裂缝时，在折弯部B内的区域中，在第1配线9的下方的任何位置，开口部12都在俯视时与第1配线9重叠。更具体地说，从图18和图19可知，在X方向上，以横穿折弯部B的方式设置有开口部12。因此，在第1配线9的下方，在整体上存在开口部12，从而，无论在Y方向上延伸的绝缘层8的裂缝产生于折弯部B的哪个位置，裂缝的延伸都会被开口部12阻止。其结果是，能够进一步抑制第1配线9的断线。
＜变形例1-6＞
图20是变形例1-6的俯视图。在图20中为了简单而省略了保护层33的图示，设为由第1配线9往下方的俯视图。变形例1-6的显示装置1在折弯部B中具有多个第1配线9沿着Y方向相互空开间隔排列而成的第1配线群13。在Y方向上，至少1个开口部12在俯视时与第1配线群13重叠。例如，从图20可知，在俯视第1配线群13时，多个开口部12中的至少任意1个开口部12存在于沿着Y方向的假想线上。根据该构成，在Y方向上观看折弯部B时，在第1配线群13的某处存在开口部12。由此，在折弯部B中，无论在Y方向上延伸的裂缝产生于绝缘层8的哪个位置，裂缝的延伸都会被多个开口部12中的至少任意1个开口部12阻止。因此，能够抑制由少量的裂缝引起的第1配线群13的断线。
此外，在上述的变形例1-1～1-6中，例示了孔10设置于树脂层7的情况，但是代替孔10而在树脂层7设置凹陷11的情况也是同样的。在本公开中，凹陷11的宽度是Z方向上的凹陷11的底部处的Y方向的宽度。
＜实施方式2＞
图21是示出本公开的实施方式2的折弯部B的俯视图。在图21中为了简单而省略了保护层33的图示，设为由第1配线9往下方的俯视图。此外，实施方式2与实施方式1的不同点是折弯部B的结构，除此以外对于共同的事项适当省略说明。图22是图21的XXII-XXII线截面图。图23是图21的XXIII-XXIII线截面图。
如图22和图23所示，在实施方式2的显示装置1中，在开口部12的下方且基材6的上表面与树脂层7的下表面之间设置有台阶缓和部14。第1配线9被埋入到开口部12以及与开口部12重叠的凹陷11中的每一者，不与台阶缓和部14接触。在该情况下，埋入在第1配线9的开口部12和凹陷11内的部分变薄。因此，在变薄的部分，第1配线9有可能被切断。在实施方式2中，通过设置台阶缓和部14，降低了第1配线9所接触的凹陷11的台阶的高度，因此得以抑制第1配线9的切断。
＜变形例2-1＞
图24和图25是实施方式2的变形例2-1的显示装置1的截面图。图24与实施方式2的图22对应，图25与实施方式2的图23对应。在变形例2-1中，开口部12、孔10以及台阶缓和部14在俯视时重叠。第1配线9被埋入在开口部12和孔10内，并与台阶缓和部14接触。台阶缓和部14由导电性材料形成。根据该构成，即使在第1配线9在孔10的底部变薄而第1配线9被切断的情况下，也会维持被切断的第1配线9的2个部分均与台阶缓和部14接触的状态。由此，导电性的台阶缓和部14维持被切断的第1配线9的2个部分的电连接。因此，能够进一步抑制第1配线9的断线。
如图24和图25所示，台阶缓和部14设置在树脂层7的下方。因而，在像素21的形成工序中，只要在形成树脂层7之前形成台阶缓和部14即可。
图26是示出本公开的驱动电路PK的一个例子的电路图。在图1的显示区域2，虽然未图示，但是按像素21的每个单位，设置图26所示的发光元件X和驱动电路PK。在包含图1所示的TFT3的未图示的TFT层300，分别形成驱动电路PK和连接到驱动电路PK的配线。
图26的驱动电路PK具备：电容元件Cp；第1初始化晶体管TR1，其栅极端子连接到前一级(n-1级)的扫描信号线GL；以及阈值控制晶体管TR2，其栅极端子连接到本级(n级)的扫描信号线GL。驱动电路PK具备：写入晶体管TR3，其栅极端子连接到本级(n级)的扫描信号线GL；驱动晶体管TR4，其控制发光元件X的电流；以及电源供应晶体管TR5，其栅极端子连接到发光控制线EM。驱动电路PK具备：发光控制晶体管TR6，其栅极端子连接到发光控制线EM；以及第2初始化晶体管TR7，其栅极端子连接到本级(n级)的扫描信号线GL。
驱动晶体管TR4的栅极端子经由电容元件Cp连接到发光元件X的阳极，并且经由第1初始化晶体管TR1连接到高电压侧电源线PL。驱动晶体管TR4的源极端子经由写入晶体管TR3连接到数据信号线DL，并且经由发光控制晶体管TR6连接到发光元件X的阳极。驱动晶体管TR4的漏极端子经由阈值控制晶体管TR2连接到驱动晶体管TR4的栅极端子，并且经由电源供应晶体管TR5连接到高电压侧电源线PL。发光元件X的阳极经由第2初始化晶体管TR7连接到初始化电源线IL。初始化电源线IL和发光元件X的阴极90被供应低电压侧电源。
为了使折弯部B易于折弯，在折弯部B中，底涂膜22、第1层间绝缘膜27、第2层间绝缘膜29以及栅极绝缘膜24全部被除去。即，为了将这些膜除去而进行用于将在组成中包含半导体材料的膜除去的蚀刻处理。因而，优选使台阶缓和部14与扫描信号线GL、发光控制线EM、初始化电源线IL、数据信号线DL、栅极电极25、栅极配线26、源极电极30以及漏极电极31中的任意一个由相同的导电性材料形成。那样，在与半导体材料对应的蚀刻处理中导电体材料不易被蚀刻，因此不用追加光刻工序就能够形成台阶缓和部14。因而，不用追加工序就能够与显示区域2的构成一起形成台阶缓和部14。
能够使第2配线15与台阶缓和部14由相同的材料形成并且形成在相同的层。即，不用追加工序，就能够与第2配线15同时形成台阶缓和部14。
附图标记说明
1 显示装置
2 显示区域
3 薄膜晶体管(TFT)
F 边框区域
T 端子部
B 折弯部
6 基材
7 树脂层
8 绝缘层
9 第1配线
10 孔
11 凹陷
12 开口部
13 第1配线群
14 台阶缓和部
15 第2配线。

Claims (16)

1.一种显示装置，具有：显示区域，其包含薄膜晶体管；端子部；以及折弯部，其设置在上述显示区域与上述端子部之间，
上述显示装置的特征在于，具备：
树脂层，其在上述折弯部中设置在基材的上方；
绝缘层，其设置为覆盖上述树脂层；以及
第1配线，其设置在上述绝缘层的上方，在作为上述显示区域和上述端子部的排布方向的第1方向上延伸，将上述薄膜晶体管与上述端子部电连接，
在上述折弯部中，
上述树脂层具有在俯视时与上述第1配线重叠的至少1个孔或凹陷，
上述绝缘层具有在俯视时与上述至少1个孔或凹陷重叠的至少1个开口部。
2.根据权利要求1所述的显示装置，其中，
在与上述第1方向交叉的方向上，上述至少1个开口部的宽度为在俯视时与上述至少1个开口部重叠的上述第1配线的部分的宽度以上。
3.根据权利要求1或2所述的显示装置，其中，
在与上述第1方向交叉的方向上，上述至少1个开口部的宽度比在俯视时与上述至少1个开口部重叠的上述至少1个孔或凹陷的部分的宽度小。
4.根据权利要求1所述的显示装置，其中，
在与上述第1方向交叉的方向上，上述至少1个开口部的宽度比在俯视时与上述至少1个开口部重叠的上述第1配线的部分的宽度小。
5.根据权利要求4所述的显示装置，其中，
在与上述第1方向交叉的方向上，上述至少1个孔或凹陷的宽度比在俯视时与上述至少1个孔或凹陷重叠的上述至少1个开口部的部分的宽度小。
6.根据权利要求4所述的显示装置，其中，
在与上述第1方向交叉的方向上，上述至少1个孔或凹陷的宽度为在俯视时与上述至少1个孔或凹陷重叠的上述第1配线的部分的宽度以上。
7.根据权利要求4所述的显示装置，其中，
在与上述第1方向交叉的方向上，上述至少1个开口部包含比上述第1配线的宽度窄的部分和比上述第1配线的宽度宽的部分。
8.根据权利要求1至7中的任意一项所述的显示装置，其中，
在上述折弯部中，在上述第1配线的下方的所有位置，上述至少1个开口部在俯视时与上述第1配线重叠。
9.根据权利要求1至8中的任意一项所述的显示装置，其中，
具有在与上述第1方向交叉的方向上多个上述第1配线相互隔开间隔排列而成的第1配线群，
在与上述第1方向交叉的方向上，上述至少1个开口部与上述第1配线群重叠。
10.根据权利要求1至9中的任意一项所述的显示装置，其中，
在上述至少1个开口部的下方且上述基材的上表面与上述树脂层的下表面之间设置有至少1个台阶缓和部。
11.根据权利要求10所述的显示装置，其中，
在上述显示区域中，具备扫描信号线、发光控制线、初始化电源线、数据信号线、电容配线、栅极电极、栅极配线、源极电极、源极配线以及漏极电极，
上述至少1个台阶缓和部是与上述扫描信号线、上述发光控制线、上述初始化电源线、上述数据信号线、上述栅极电极、上述栅极配线、上述源极电极、上述源极配线以及上述漏极电极中的任意1个由相同的导电性材料形成的。
12.根据权利要求11所述的显示装置，其中，
上述至少1个孔或凹陷是至少1个孔，
上述至少1个开口部和上述至少1个孔在俯视时与上述至少1个台阶缓和部重叠，
上述第1配线经过上述至少1个开口部和上述至少1个孔而与上述至少1个台阶缓和部接触。
13.根据权利要求1至12中的任意一项所述的显示装置，其中，
具备将上述薄膜晶体管与上述端子部电连接并沿着上述第1配线延伸的第2配线。
14.根据权利要求10至12中的任意一项所述的显示装置，其中，
具备将上述薄膜晶体管与上述端子部电连接并沿着上述第1配线延伸的第2配线，
上述第2配线与上述至少1个台阶缓和部由相同的材料形成并且形成在相同的层。
15.根据权利要求13所述的显示装置，其中，
上述第2配线设置在上述树脂层的下层。
16.一种显示装置的制造方法，上述显示装置具有：显示区域，其包含薄膜晶体管；端子部；以及折弯部，其设置在上述显示区域与上述端子部之间，
上述显示装置的制造方法的特征在于，具有：
在上述折弯部中，在基材的上方设置树脂层的工序；
在上述树脂层设置至少1个孔或凹陷的工序；
设置覆盖上述树脂层的绝缘层的工序；
在上述绝缘层设置至少1个开口部的工序；以及
在上述绝缘层的上方设置第1配线的工序，上述第1配线在作为上述显示区域和上述端子部的排布方向的第1方向上延伸，将上述薄膜晶体管与上述端子部电连接，
使上述第1配线与上述树脂层的上述至少1个孔或凹陷在俯视时重叠，
使上述绝缘层的上述至少1个开口部与上述树脂层的上述至少1个孔或凹陷在俯视时重叠。
CN202080099717.XA 2020-04-21 2020-04-21 显示装置和显示装置的制造方法 Pending CN115398512A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/017210 WO2021214872A1 (ja) 2020-04-21 2020-04-21 表示装置および表示装置の製造方法

Publications (1)

Publication Number Publication Date
CN115398512A true CN115398512A (zh) 2022-11-25

Family

ID=78270438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080099717.XA Pending CN115398512A (zh) 2020-04-21 2020-04-21 显示装置和显示装置的制造方法

Country Status (3)

Country Link
US (1) US20240206251A1 (zh)
CN (1) CN115398512A (zh)
WO (1) WO2021214872A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013057710A (ja) * 2011-09-07 2013-03-28 Seiko Epson Corp 液晶装置、液晶装置の製造方法、電子機器
JP2013088742A (ja) * 2011-10-21 2013-05-13 Seiko Epson Corp 電気光学装置、及び電子機器
JP2014146039A (ja) * 2014-03-10 2014-08-14 Japan Display Inc 液晶表示パネル
WO2019064414A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置及びその製造方法
JP2019078847A (ja) * 2017-10-23 2019-05-23 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
WO2019163045A1 (ja) * 2018-02-22 2019-08-29 シャープ株式会社 表示装置
WO2019163030A1 (ja) * 2018-02-21 2019-08-29 シャープ株式会社 表示装置及びその製造方法
WO2020053923A1 (ja) * 2018-09-10 2020-03-19 シャープ株式会社 表示装置
WO2020065922A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665596B (zh) * 2017-05-03 2019-07-11 瑞鼎科技股份有限公司 電容式觸控面板
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
US11889728B2 (en) * 2018-08-28 2024-01-30 Sharp Kabushiki Kaisha Display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013057710A (ja) * 2011-09-07 2013-03-28 Seiko Epson Corp 液晶装置、液晶装置の製造方法、電子機器
JP2013088742A (ja) * 2011-10-21 2013-05-13 Seiko Epson Corp 電気光学装置、及び電子機器
JP2014146039A (ja) * 2014-03-10 2014-08-14 Japan Display Inc 液晶表示パネル
WO2019064414A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 表示装置及びその製造方法
JP2019078847A (ja) * 2017-10-23 2019-05-23 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
WO2019163030A1 (ja) * 2018-02-21 2019-08-29 シャープ株式会社 表示装置及びその製造方法
WO2019163045A1 (ja) * 2018-02-22 2019-08-29 シャープ株式会社 表示装置
WO2020053923A1 (ja) * 2018-09-10 2020-03-19 シャープ株式会社 表示装置
WO2020065922A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置及びその製造方法

Also Published As

Publication number Publication date
US20240206251A1 (en) 2024-06-20
WO2021214872A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
US10707429B2 (en) Flexible display panel and flexible display apparatus
CN108538897B (zh) 具有微盖层的显示装置及其制造方法
EP3644372B1 (en) Display device
US9276047B2 (en) Method for manufacturing flexible display device
KR100805981B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
CN107134471B (zh) 显示装置和挠性显示装置
JP4934394B2 (ja) 表示装置
CN111384069A (zh) 显示基板及其制备方法、显示面板
KR20180127587A (ko) 표시 장치
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
US11574982B2 (en) Display device
KR100711889B1 (ko) 유기 발광표시장치 및 그 제조방법
EP3869565B1 (en) Display device
WO2018188656A1 (zh) 阵列基板及显示装置
WO2019167279A1 (ja) 表示装置
CN111668393A (zh) 显示装置及其制造方法
US10304857B2 (en) Semiconductor device, display device and manufacturing method for semiconductor device
CN115398512A (zh) 显示装置和显示装置的制造方法
US10714705B2 (en) Organic light emitting display device
CN114220832A (zh) 一种阵列基板及显示面板
CN112753059B (zh) 显示装置
WO2020202281A1 (ja) 表示装置
US20230112331A1 (en) Curved display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination