KR100805981B1 - 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치 - Google Patents

액티브 매트릭스 기판 및 그 제조 방법과 전자 장치 Download PDF

Info

Publication number
KR100805981B1
KR100805981B1 KR1020050053959A KR20050053959A KR100805981B1 KR 100805981 B1 KR100805981 B1 KR 100805981B1 KR 1020050053959 A KR1020050053959 A KR 1020050053959A KR 20050053959 A KR20050053959 A KR 20050053959A KR 100805981 B1 KR100805981 B1 KR 100805981B1
Authority
KR
South Korea
Prior art keywords
wiring
active matrix
matrix substrate
auxiliary material
conductive auxiliary
Prior art date
Application number
KR1020050053959A
Other languages
English (en)
Other versions
KR20060046501A (ko
Inventor
교꼬 아즈마다
겐지 나까무라
아쯔시 반
다쯔야 후지따
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060046501A publication Critical patent/KR20060046501A/ko
Application granted granted Critical
Publication of KR100805981B1 publication Critical patent/KR100805981B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

글래스 기판 상에 형성된 신호 전달용 배선, 혹은 보조 용량 본선에 대하여, 가이드층 및 보조 금속으로 이루어지는 보조 배선, 가이드층 및 보조 금속으로 이루어지는 보조 배선을 형성한다. 상기 가이드층은, 화소 전극과 동일한 도전층에 의해 형성되며, 보조 금속은, 잉크제트 방식 등의, 금속 미립자를 토출 또는 적하하는 방식에 의해 형성된다.
글래스 기판, 가이드층, 보조 금속, 신호선, 주사선, 보조 용량 본선

Description

액티브 매트릭스 기판 및 그 제조 방법과 전자 장치{ACTIVE MATRIX SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE}
도 1은 본 발명의 실시 형태를 나타내는 것으로, 액티브 매트릭스 기판의 배선 상에 형성되는 보조 금속의 구성을 도시하는 단면도.
도 2는 상기 액티브 매트릭스 기판의 개략 구성을 도시하는 평면도.
도 3a는 상기 액티브 매트릭스 기판에서의 화소 구성을 도시하는 평면도, 도 3b는 상기 액티브 매트릭스 기판에서의 화소 구성을 도시하는 단면도.
도 4는 상기 액티브 매트릭스 기판에서의 패널 주변부 영역의 구성을 도시하는 평면도.
도 5는 상기 액티브 매트릭스 기판의 패널 주변부 영역에서의 보조 용량 본선과 보조 용량 배선의 접속 부분을 도시하는 단면도.
도 6은 상기 액티브 매트릭스 기판의 패널 주변부 영역에서의 구동용 드라이버 소자 주변의 구성을 도시하는 평면도.
도 7a는 구동용 드라이버 소자간을 전기적으로 접속하고 있는 신호 전달용 배선의 개략을 도시하는 평면도, 도 7b는 도 7a의 C-C 단면도.
도 8은 상기 액티브 매트릭스 기판의 제조 공정 순서를 도시하는 플로우차트.
도 9a∼도 9h는 상기 액티브 매트릭스 기판에서의 보조 배선의 형성 방법을 도시하는 단면도.
도 10은 상기 액티브 매트릭스 기판에서 보조 배선의 형성에 이용되는 패턴 형성 장치를 도시하는 사시도.
도 11a는 보조 배선의 형성을 행한 도 7a에서의 신호 전달용 배선의 C-C 단면도, 도 11b는 도 7a에서의 신호 전달용 배선의 E-E 단면도.
도 12는 도 3a에서, 컨택트홀 부분에, 보조 금속의 형성을 행한 경우의 F-F 단면도.
도 13은 도 3a에서, 소스 배선 부분에, 보조 배선의 형성을 행한 경우의 G-G 단면도.
도 14a는 보조 용량 본선 부분에서의 보조 배선에서 보조 금속 형성 공정 후에 화소 전극 형성 공정을 행한 경우의 단면도, 도 14b는 신호 전달용 배선 부분에서의 보조 배선에서 보조 금속 형성 공정 후에 화소 전극 형성 공정을 행한 경우의 단면도, 도 14c는 레인 배선과 화소 전극을 접속하는 컨택트홀 부분에서의 보조 금속에서 보조 금속 형성 공정 후에 화소 전극 형성 공정을 행한 경우의 단면도.
도 15a는 보조 용량 본선 부분에서의 보조 금속 형성 공정 후의 단면도, 도 15b는 신호 전달용 배선 부분에서의 보조 금속 형성 공정 후의 단면도, 도 15c는 드레인 배선과 화소 전극을 접속하는 컨택트홀 부분에서의 보조 금속 형성 공정 후의 단면도, 도 15d는, 소스 배선 부분에서의 보조 금속 형성 공정 후의 단면도.
도 16은 신호 전달용 배선 부분에서의 보조 배선의 형성예를 도시하는 단면 도.
도 17은 도 3에서 보조 금속 형성을 행한 SG 크로스부의 H-H 단면도.
도 18은 상기 SG 크로스부에서의 다른 형성예를 도시하는 단면도.
도 19는 상기 SG 크로스부에서의 다른 형성예를 도시하는 단면도.
도 20은 신호 전달용 배선 부분에서의 보조 배선의 다른 형성예를 도시하는 단면도.
도 21a는 통상 구동의 액정 표시 패널의 개략 구성을 도시하는 평면도, 도 21b는 상하 분할 구동의 액정 표시 패널의 개략 구성을 도시하는 평면도.
도 22a는 액티브 매트릭스 기판에서의 도 3a의 변형예를 도시하는 평면도, 도 22b는 도 22a에서의 I-I 단면도, 도 22c는 도 22a에서의 J-J 단면도.
도 23은 액티브 매트릭스 기판에서의 게이트 배선 부분의 변형예를 도시하는 단면도.
도 24a는 액티브 매트릭스 기판에서 표시부 영역의 배선과 패널 접속용 단자(19)를 연결하는 신호 전달용 배선(18)을 도시하는 평면도, 도 24b는 액티브 매트릭스 기판에서 표시부 영역의 배선과 패널 접속용 단자(19)를 연결하는 신호 전달용 배선(18)을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 액티브 매트릭스 기판
13 : 글래스 기판
14 : 구동용 드라이버 소자
15 : 신호 전달용 배선
16 : 보조 용량 본선
31 : 게이트 배선
33 : 보조 용량 배선
[특허 문헌1] 일본국 공개 특허 공보인 특개평9-152623호 공보(공개일 1997년 6월 10일)
[특허 문헌2] 일본국 공개 특허 공보인 특개2001-215526호 공보(공개일 2001년 8월 10일)
[특허 문헌3] 일본국 공개 특허 공보인 특개평9-120085호 공보(공개일 1997년 5월 6일)
[특허 문헌4] 일본국 공개 특허 공보인 특개평11-97441호 공보(공개일 1999년 4월 9일)
본 발명은, 액정 디스플레이, 유기 EL 디스플레이 등에 널리 이용되고 있는 액티브 매트릭스 기판에 관한 것이다.
종래부터, 액정 디스플레이, 유기 EL 디스플레이 등에 이용되는 액티브 매트릭스 기판에서는, 신호선, 주사선 등의 금속 배선, 및 화소 전극 등이 배치된다. 이들 금속 배선이나 화소 전극은, 금속 타깃을 이용한 스퍼터링법이나 증착법 등으로 금속 박막을 형성한 후, 이 금속 박막 상에 포토리소그래피법에 의해 마스크를 형성하고, 드라이 혹은 웨트 에칭에 의해 원하는 패턴으로 가공 형성하는 방법이 일반적으로 알려져 있다.
금속 배선이나 화소 전극의 기초로 되는 이 금속 박막의 막 두께는, 형성되는 배선 선 폭 등의 패턴과, 거기에 요구되는 저항값으로부터 산출되어, 가장 막 두께가 필요로 되는 영역에 맞춰 전체의 막 두께가 결정된다.
최근, 폴리실리콘 TFT 등의 스위칭 소자 기술이 향상됨으로써, 액티브 매트릭스 기판의 주변부에, 구동용 드라이버 소자, 혹은 그 기능의 일부의 소자를 일체 형성할 수 있도록 되었다. 이 때, 이들 소자에 신호나 전원 등을 공급하기 위한 금속 배선에 요구되는 저항값은, 종래의 신호선, 주사선에 요구되었던 저항값보다 낮은 것으로 된다.
또한, 종래의 TAB(Tape Automated Bonding)나 COG(Chip On Glass) 등의, 외부 부착의 구동용 드라이버 방식의 액티브 매트릭스 기판에서도, TAB간이나 COG 칩간의 신호 전달용의 배선을 액티브 매트릭스 기판 상에 형성하여, 외부 부착의 회로 기판을 간소화하는 것도 행해지도록 되어 있다. 최근, 디스플레이의 대형화에 수반하여, 이러한 배선의 경우라도 마찬가지로, 종래의 신호선, 주사선에 요구되었던 저항값보다 낮은 것이 요구되는 경우가 많다.
상술한 바와 같이 저저항으로 하는 것이 요구되는 배선 및 단자에서는, 이들 상부 혹은 하부에 보조 금속을 형성하는 것이 생각된다. 배선 또는 단자의 전면 혹은 일부에 금속 재료를 보조적으로 사용하는 방법으로서는, 예를 들면 이하와 같은 것을 들 수 있다.
우선은, 도금 배선의 기초 배선으로서 도금막 성장을 촉진시키는 금속이나, 석출시키는 금속과의 밀착성을 향상시키기 위한 금속으로서 Ni막 등을 형성하는 방법이 있다. 또한, 기판 상에 금속을 성막할 때의 밀착성, 이종 금속이나 반도체와의 전기적 컨택트성을 향상시키는 금속으로서의 Ti 등을 설치하는 방법이 있다. 또한, 단자부에 와이어나 전기적 컨택트를 향상시키기 위해 Au 박막이나 땜납 도금을 단자 상면에 배치시키는 것이나, 반도체 프로세스에서의 플라즈마 공정에서, 플라즈마로부터의 손상을 방지할 목적으로, 배선 상면에 Ti나 Pd 등을 형성하는 방법이 있다.
특허 문헌1에서는, 단자부에 형성되는 인출 단자의 저저항화로서, 글래스 기판 상에 금속 차광막을 형성할 때에, 사전에 인출 단자와 거의 동일한 패턴으로 보조 전극용 금속막을 형성하고, 이 보조 전극용 금속막 상에 인출 단자를 형성함으로써 저저항화를 도모하는 방법이 개시되어 있다.
또한, 특허 문헌2에서는, 전극 단자의 표면에 귀금속 콜로이드 용액으로부터 석출 응집시켜 형성한, 귀금속으로 이루어지는 저항값이 작은 금속막을 형성하는 방법이 개시되어 있다.
또한, 특허 문헌3에는, Ta 배선의 하부에 저저항 배선(예를 들면 W)을 글래스 상에 스퍼터법으로 형성하는 기술이 개시되어 있다.
또한, 특허 문헌4에는, 실리콘 기판에 형성된 홈 내부에 Cu 배선을 형성한 후, 그 표면을 연마 처리하여 평탄화하는 것이 개시되어 있다.
상술한 바와 같이, 저저항이 요구되는 주변 배선이 필요로 되는 경우, 종래 기술인 스퍼터나 증착법에 의해 금속층의 막 두께를 두껍게 하는 대응에서는, 금속층은 신호선, 주사선 등의 매트릭스 배선 형성용의 금속층 모두를 겸하고 있기 때문에, 매트릭스 배선 전체의 막 두께가 증가한다.
상기한 바와 같은 액티브 매트릭스 기판에서 요구되는 배선의 저저항화는, 기판 상의 모든 배선에 대하여 반드시 필요한 것은 아니며, 일부의 필요로 되는 배선에 대하여 저저항화를 실시할 수 있으면 되는 경우가 많다. 즉, 예를 들면 상기의 예에 있는 바와 같이 액티브 매트릭스 기판의 주변 배선에 배치되는 구동용 드라이버 소자의 전원 공급선이나, 그라운드 배선만을 저저항화할 수 있으면 되는 경우도 있다.
한편, 저저항화뿐만 아니라, 공정 중에서의 환경, 즉, 에칭 용액, 에칭 플라즈마 분위기, 레지스트 용액, 박리 용액 등의 환경에 노출됨으로써, 배선에 손상이 미치는 경우가 있어, 이들 환경에 대하여 내성이 있는 재료로 배선의 표면에 코트되어 있지만, 이들에 대해서도, 배선 전체가 노출되는 것은 아니며, 일부의 영역에 내성이 있었던 쪽이 좋은 경우가 있다.
그런데, 종래의 스퍼터나 증착에 의한 성막이면, 기판 전면에 배선용의 금속막이 형성되게 된다. 이 때문에, 저저항화가 필요로 되지 않은 신호선과 주사선에 대해서도 막 두께가 증가하게 되어, 신호선과 주사선의 교차부 등, 배선끼리가 중 첩되는 부분에서의 층간 절연층이, 이들 배선의 막 두께 증가에 의해 커버리지 특성이 저하되어 균일하게 다 커버할 수 없게 되어, 상층의 배선과 단락 불량이 증가하게 된다. 또한, 상층의 막 두께도 그 상태 그대로의 막 두께에서는, 스텝부에서 단선을 일으키는 경우도 있다. 따라서 이러한 문제점을 회피하기 위해서는, 더욱 막 두께를 증가시켜 대응해야만 한다.
또한, 스퍼터나 증착법에 의한 금속막의 후막화는, 막 응력에 의한 막의 박리가 발생하기 쉬워, 동일한 공정의 반복이나 많은 재료비가 들기 때문에 코스트의 면에서도 부담이 크다.
또한, 두껍게 성막된 금속막을 패터닝 가공하는 경우에는, 가공 공정에 드라이 에칭을 이용하는 경우, 에칭에 필요한 시간보다 길게 레지스트가 남도록, 레지스트의 막 두께도 두껍게 되도록 형성해야 한다. 또한, 웨트 에칭을 이용하는 경우에는, 레지스트 막 두께의 증가에 의해 에칭액의 순환이 나빠져, 에칭 정밀도의 저하를 발생시키는 경우가 있어, 금속막의 패터닝 가공이 곤란하게 된다.
이와 같이, 일부 배선의 저저항화를 도모하기 위해, 스퍼터나 증착법에 의해 형성되는 금속층의 막 두께를 두껍게 하는 방법에서는, 대응 배선부 전체에서의 성막 공정, 에칭 공정 등의 처리 시간에 영향을 미치기 때문에, 제조 라인에서의 처리 능력의 저하의 원인으로 된다.
한편, 상기 특허 문헌1 및 특허 문헌2에 개시되어 있는 내용에 대해서는, 전극 단자의 저저항화를 도모하기 위해, 배선의 적어도 일부의 영역에, 보조 전극용 금속막을 형성하는 것이 기재되어 있다. 그러나, 상기 특허 문헌1 및 특허 문헌2 의 기술에서도 이하와 같은 문제가 있다.
우선, 특허 문헌1에서는, 보조 금속막을 금속 차광막과 동일 공정에 의해 패턴 형성하기 때문에, 보조 금속막에 의해 저저항화를 도모할 수 있는 배선이 한정된다(모든 배선에 적용할 수 있는 것은 아니다). 또한, 상기 보조 금속막을 스퍼터 등에 의해 성막하면, 광범위하게 막이 형성되게 되며, 또한 패터닝을 위한 포토리소그래피 공정이 증가한다. 이와 같이, 1층분의 배선 작성 프로세스 중에 2번의 포토리소그래피 공정을 이용하는 것은, 코스트적으로 매우 불리하다.
특허 문헌2에서는, 보조 금속막을, 통전에 의한 쥴 열을 이용하여 귀금속 콜로이드 용액으로부터 석출 응집시키고 있지만, 실제로는, 쥴 열에 의한 귀금속의 석출 응집은 불가능하다고 생각된다. 즉, 귀금속을 석출 응집시킬 정도의 고온을 쥴 열에 의해 얻기 위해서는, 매우 큰 전류가 필요하고, 그와 같은 통전을 행하게 되면 배선이 달구어져 끊어지는 등의 우려가 있기 때문이다. 또한, 만약, 단자와 같은 협면적의 보조 금속막은 형성할 수 있어도, 배선이나 화소 전극과 같은 광면적의 보조 금속막의 형성에는 상기 특허 문헌2의 방법은 적용 불가능하다.
또한, 특허 문헌2에서는, 보조 금속막을 형성 가능한 부분이 투명 도전막 상에 한정되게 되는 등의 문제나, 기판 상에의 귀금속 콜로이드 용액의 도포에는 스핀 코팅을 이용하고 있어, 이 성막에서는 기판 전면에 막이 형성되어 귀금속 콜로이드의 재료 코스트가 커지게 되는 등의 문제도 있다.
또한 저저항뿐만 아니라, 배선의 공정 중의 환경 내성에 대해서도, 상기 저저항의 경우와 마찬가지라고 할 수 있다.
본 발명의 목적은, 매트릭스 배선 전체의 막 두께를 증가시키지 않고, 특정한 배선의 막 두께만을 증가시킴으로써, 일부의 배선의 저저항화, 내성 향상 등의 성능 업을 도모할 수 있는 액티브 매트릭스 기판을 제공하는 것에 있다.
본 발명의 액티브 매트릭스 기판은, 상기 목적을 달성하기 위해, 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서, 그 액티브 매트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이다.
또한, 본 발명에 따른 다른 액티브 매트릭스 기판은, 상기의 목적을 달성하기 위해, 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 상기 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서, 그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이다.
상기의 구성에 따르면, 상기의 도전성의 보조재를 이용함으로써, 매트릭스 배선 전체의 막 두께를 증가시키지 않고, 특정한 배선의 막 두께만을 증가시킴으로써, 일부의 배선의 저저항화를 도모하는 것이 가능하게 된다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명에 의해 명백하게 될 것이다.
<실시예>
본 발명의 일 실시예에 대하여 도면에 기초하여 설명하면, 이하와 같다. 이하의 설명에서는, 본 발명을 액티브 매트릭스 기판의 작성에 적용하는 경우를 예시한다. 우선은, 상기 액티브 매트릭스 기판의 구성에 대하여 설명한다.
도 2는 액티브 매트릭스 기판(10)의 개략 구성을 도시하는 평면도이다. 액티브 매트릭스 기판(10)은, 도 2에 도시한 바와 같이, 화상 형성 영역(11)과 패널 주변부 영역(12)으로 나누어진다. 화상 형성 영역(11)에서는, 복수의 게이트 배선과 복수의 소스 배선이 상호 직교하도록 배치되며, 게이트 배선과 소스 배선으로 둘러싸이는 영역에 화소가 형성됨으로써, 화소가 매트릭스 형상으로 배치된다. 화상 형성 영역(11)에서는, 매트릭스 형상으로 배치된 화소의 각각이 동작함으로써, 화상 형성 영역(11) 전체에서 화상을 표시한다.
도 3a, 도 3b는, 화상 형성 영역(11)에서의 각 화소(20)의 개략 구성을 도시하는 도면이다. 하나의 화소(20)에서는, 도 3a에 도시한 바와 같이, 1개의 게이트 배선(31)과 1개의 소스 배선(32)의 교차부 근처에 스위칭 소자인 TFT(Thin Film Transistor)(21)가 설치되어 있다. 또한, 인접하는 게이트 배선(31) 사이에는 보조 용량 배선(33)이 설치되어 있다.
또한, 상기 액티브 매트릭스 기판(10)은, 도 3b에 도시한 바와 같이, 글래스 기판(13) 상에, 게이트 배선(31) 및 보조 용량 배선(33)이 형성되고, 또한 그 위에 게이트 절연층(34)이 형성되어 있다. 게이트 배선(31)으로부터는, 게이트 전극(22)이 분기하여 형성되어 있다. 게이트 전극(22) 상에는, 상기 게이트 절연층(34)을 개재하여, 아몰퍼스 실리콘층(23), n+형 실리콘층(24), 소스 전극(25), 드레인 전극 배선(26)이 형성되어, TFT(21)가 형성된다. 여기서, 소스 전극(25)은 소스 배선(32)으로부터 분기하여 형성되어 있다.
또한, TFT(21)에서의 드레인 전극 배선(26)은, TFT(21)로부터 컨택트홀(35)까지 연장되며, TFT(21)의 드레인 전극으로 되는 역할과, TFT(21)와 화소 전극(36)을 전기적으로 접속하는 역할과, 보조 용량 배선(33) 사이에 전기 용량(보조 용량)을 형성하는 역할을 갖는다. 또한, 화소(20) 위에는, 보호층(37)과, 화소(20)의 평탄화 등을 위한 수지층(38)과, 액정층에 전압을 인가하기 위한 화소 전극(36)이 형성되어 있고, 컨택트홀(35)은 보호층(37) 및 수지층(38)에 형성되어 있다.
한편, 패널 주변부 영역(12)에서는, 도 4에 도시한 바와 같이, 화소(20)를 구동하기 위한 게이트 배선(31) 및 소스 배선(32)이 집약되어, 이들 배선에 신호를 공급하는 구동용 드라이버 소자(게이트 드라이버 및 소스 드라이버)(14)가 접속되어 있다. 또한, 패널 주변부 영역(12)에는, 구동용 드라이버 소자(14)에의 신호 전달용 배선(15)이나, 보조 용량 배선(33)에 접속되는 보조 용량 본선(16) 등이 형성되어 있다. 또한, 도 4는 패널 주변부 영역(12)의 일부를 도시하는 평면도로서, 여기서는, 화소 영역(21)으로부터 신장하는 게이트 배선(31)과 보조 용량 배선이, 구동용 드라이버 소자(게이트 드라이버)와 보조 용량 본선(16)과 접속되어 있다.
보조 용량 본선(16)은 소스 배선(32)과 동일 레이어에 형성되어 있지만, 게이트 배선(31)과 보조 용량 배선(33)은, 모두 소스 배선(32)에 대하여 게이트 절연층(34)을 개재한 하층측에 형성되어 있다. 이 때문에, 게이트 배선(31)은, 보조 용량 본선(16)의 하부를 통하여, 구동용 드라이버 소자(14)와 접속을 위한 단자에 연결되고, 한편, 보조 용량 배선(33)은, 게이트 절연층(34)에 형성된 스루 홀(17)에 의해, 상층에 있는 보조 용량 본선(16)과 접속되어 있다.
또한, 구동용 드라이버 소자(14) 사이에는, 각 드라이버의 입력 단자를 서로 접속하는 신호 전달용 배선(15)이 존재하고 있다.
도 5는 보조 용량 본선(16)과 보조 용량 배선(33)의 접속 부분의 단면도를 도시하는 것으로, 도 4의 B-B 단면에 대응한다. 도 5에 도시한 바와 같이, 보조 용량 본선(16)은 게이트 절연층(34) 상에 형성되어 있다. 한편, 보조 용량 배선(33)은, 글래스 기판(13) 상에 형성되어 있고, 이들 보조 용량 본선(16)과 보조 용량 배선(33) 사이에는, 층간 절연층으로서의 게이트 절연층(34)이 존재한다. 보조 용량 본선(16)과 보조 용량 배선(33)은, 게이트 절연층(34)에 형성된 스루 홀(17)을 통하여 접속되어 있다.
도 6은 구동용 드라이버 소자(14)의 주변부에 형성된 신호 전달용 배선(15), 및 구동용 드라이버 소자(14)에서의 출력 단자(141), 입력 단자(142)의 개략도를 도시하고 있다.
도 6에서, 화소 형성 영역(21)으로부터 신장하는 각 게이트 배선(31)은, 출 력 단자(141)를 향하여 집약되어 있고, 그 출력 단자(141)를 통하여 구동용 드라이버 소자(14)와 접속되어 있다. 또한, 입력 단자(142)는 구동용 드라이버 소자(14)를 통하여 순차적으로 신호가 전달되도록 형성되어 있고, 인접하는 구동용 드라이버 소자(14)끼리는 신호 전달용 배선(15)에 의해 접속되어 있다. 여기서, 출력 단자(141)로부터 출력되는 신호 및 입력 단자(142)에 입력되는 신호는, 드라이버 입력 신호로서는 동일한 신호이고, 즉, 구동용 드라이버 소자(14)를 통하여, 순차적으로, 다음 구동용 드라이버 소자(14)의 입력 신호로 되어 있다.
도 7a는 구동용 드라이버 소자(14)간을 전기적으로 접속하고 있는 신호 전달용 배선(15)의 개략을 도시하는 평면도이고, 도 7b는 도 7a의 C-C 단면도를 도시하고 있다. 신호 전달용 배선(15)은, 글래스 기판(13) 상에 형성되어 있어, 게이트 배선(31)과 동일한 층에 형성되어 있다. 따라서, 신호 전달용 배선(15)은, 앞의 보조 용량 배선(33)과는 동일한 층에 있지만, 보조 용량 본선(16)과는 다른 층에 형성되어 있다.
이에 의해, 본 발명의 특징적 구성에 대하여 설명한다. 본 실시 형태에 따른 액티브 매트릭스 기판(10)은, 기판의 일부분에 도 1에 도시한 바와 같은 구조를 가진 배선을 갖고 있다. 도 1은, 패널 주변부 영역(12)에서, 보조 용량 본선(16)과 구동용 드라이버 소자(14) 사이의 신호 전달용 배선(15) 부분을 나타내고 있어, 도 4의 D-D 단면을 도시하는 도면에 대응한다.
도 1에서의 구성에서는, 글래스 기판(13) 상에, 신호 전달용 배선(15), 게이트 절연층(34), 보조 용량 본선(16)이 형성되고, 그 위에 보호층(37)과 수지층(38) 이 순서대로 적층 형성되어 있다. 또한, 신호 전달용 배선(15) 및 보조 용량 본선(16) 위에는, 이들과 접하도록 형성된 보조 배선(51, 52)이 각각 설치되어 있다.
보조 배선(51, 52)의 각각은, 가이드층(511, 521)과, 보조 금속(512, 522)으로 형성되어 있다. 가이드층(511, 521)은, 보호층(37), 수지층(38), 또는 게이트 절연층(34)이 형성된 후에, 화소 전극(36)으로 되는 ITO막을 성막하고, 이 ITO막에 의해 화소 전극(36)과 동일 층에 형성된다. 이 때문에, 보호층(37), 수지층(38), 및 게이트 절연층(34)에는, 가이드층(511, 521)과 신호 전달용 배선(15) 및 보조 용량 본선(16)과 접속하기 위한 스루 홀이(TFT(21)의 드레인 전극과 화소 전극(36)을 접속함) 컨택트홀(35)과 동일 공정 시에 형성된다. 또한, 보조 금속(512, 522)의 각각은, 가이드층(511, 521) 내의 공간을 매립하도록 형성된다.
상기 도 1에 도시한 바와 같이, 본 실시 형태에 따른 예에서는, 보조 용량 본선(16)과 신호 전달용 배선(15)은, 그 상부에 보조 배선(51, 52)이 형성된 2층 구조로 되어 있다. 이와 같이, 종래부터 형성되어 있는 배선 상에, 새롭게 보조용으로서의 보조 배선을 형성함으로써, 배선의 저저항화를 도모하는 것이 가능하게 되어 있다.
특히, 대형의 패널에서는, 배선의 길이가 길어지기 때문에 필연적으로 배선의 저항값이 증가하여, 패널의 주변부에 갖는 구동용 드라이버 소자(14)와의 접속 부분의 배선이, 종래의 패널에 이용되었던 수보다 많이 필요로 된다. 이에 의해 패널의 협프레임화가 곤란하게 되지만, 상기한 바와 같이 배선을 저저항화함으로써 구동용 드라이버 소자(14)의 접속 배선을 줄일 수 있어, 패널의 협프레임화가 가능 하게 된다. 또한, 패널의 외부 부착 회로 기판을 간소화하기 위해, 구동용 드라이버 소자(14)간의 신호 전달용 배선(15)을 기판 상에 형성하기 위해서는, 좁은 스페이스에 선 폭이 가는 배선을 형성할 필요가 있으며, 현상의 배선의 저항값을 유지하기 위해서는 종래보다 낮은 저항값의 배선이 요구된다. 이 요구를 만족시키기 위해서도, 본 발명은 유효하다.
본 실시 형태에서 그 배선 구조의 형성 방법으로서는, 보조 금속(512, 522)의 형성에, 잉크제트 방식과 같은, 재료를 토출 혹은 적하하는 패턴 형성 장치를 이용하는 것이 바람직하다. 이러한 방법에서는, 새로운 포토리소그래피 공정을 증가시키지 않고, 전체의 막 두께를 증가시키지 않고, 부분적인 배선의 막 두께를 증가시킬 수 있다.
본 실시 형태에서, 보조 금속(512, 522)으로 되는 재료는, 반드시 기초로 되어 있는 배선(보조 용량 본선(16)과 신호 전달용 배선(15))의 금속 재료와 동일한 재료일 필요는 없으며, 배선의 저저항화라는 것에 대하여 면 저항이 보다 작은 것으로서, 적어도 Ag, Au, Cu, Al을 포함하는 재료를 이용할 수 있다. 여기서는 Ag를 이용하였다.
여기서, 본 실시 형태에 따른 액티브 매트릭스 기판(10)에서, 상기 보조 배선의 형성 공정의 일례를 설명한다.
최초로, 액정 표시 패널의 주변부에 갖는 1개의 보조 용량 본선(16) 부분에, 배선(보조 용량 본선(16))의 형성을 행하였다. 이 배선의 재료로서는 TiN/Al/Ti를 이용하여, 스퍼터에 의해 배선을 형성하였다. 32인치의 액정 표시 패널에서의 배 선 형성 영역은, 길이가 약 40㎝, 폭이 약 800㎛이고, 스퍼터에 의해 대략 4000Å의 막 두께의 배선을 형성할 수 있었다. 또한, 이 때의 배선으로 되는 TiN/Al/Ti 전체의 비저항은 약 4μΩ·㎝이었다.
이에 의해, 32인치의 액정 표시 패널에서, TiN/Al/Ti의 스퍼터로 형성된 배선의 저항값은 대략 50Ω이었다.
또한, 동일하게 45인치의 액정 표시 패널의 주변부에 갖는 1개의 보조 용량 본선(16) 부분에, 배선의 형성을 행하였다. 이 배선 형성 영역은 길이가 약 56㎝, 폭이 32인치인 액정 표시 패널의 2배 이상인 1700㎛로 되어 있고, 이 때의 저항값은 약 33Ω이었다. 이와 같이 45인치의 액정 표시 패널로 되면, 32인치에 비해 배 이상의 배선 폭이 필요로 되어, 동일한 800㎛의 배선 폭을 TiN/Al/Ti의 스퍼터막으로 형성하기 위해서는, 대략 8500Å의 막 두께가 필요로 된다.
여기서, TiN/Al/Ti의 스퍼터막으로 더욱 막 두께를 증가시켜, 배선의 저저항화를 도모하는 것도 가능하지만, 이 방법에서는, 그것에 수반하여 패널 전체의 막 두께가 증가하고, 또한 새로운 포토리소그래피 공정이 증가하는 등의 문제가 있다. 따라서, 본 실시 형태에서는, 필요로 되는 부분에서만 배선의 막 두께를 증가시키는 방법으로서, 보조 배선 재료를 토출 혹은 적하하는 잉크제트 방식을 이용하여, 보조 배선의 형성을 행하였다.
상술한 바와 같은 잉크제트 방식에 의해 보조 배선을 형성하기 위해서는, Ag나 Au의 나노 입자를 용매 중에 분산시킨 유동성의 금속 함유 재료(잉크)를 이용한다. 이들은, 기판 상의 소정의 장소에 적하된 후, 소성 등의 처리를 거쳐, 포함되 어 있었던 금속이 나타나, 배선 등을 형성한다. 이와 같이 유동성의 금속 함유 재료로 가공 가능한 금속으로서는, Ag나 Au 이외에 Pd, Pt 등을 들 수 있다. 또한, 원재료 가격을 생각하면, 이 중에서는 Ag의 사용이 현실적이다.
또한, 내열성이나, 글래스 기판(13)에의 부착력, 플라즈마 내성 등이 가공 프로세스 중에 필요로 되는 경우, 상기의 구성의 Ag 합금 재료를 이용함으로써, 프로세스 내성이 높은 배선 또는 전극을 형성할 수 있다.
액정 패널에 사용되는 배선은, 통상적으로, 저저항 재료인 Al을 사용하고 있다. 배선은, 공정에서의 내성이나 밀착성 등으로부터, Ti, TiN과의 적층 구조를 취하는 경우도 많지만, Al보다 저항이 높기 때문에, 배선의 저항은 대략 Al로 결정된다. Al의 비저항은, 약 4μΩ·㎝, 막 두께는 2000Å 정도이다. 지금부터, 면 저항은 0.2Ω/□ 정도이다.
따라서, 저저항화를 목적으로 하여 배선 상에 보조 금속을 형성한 경우, 보조 금속 형성 후의 배선의 면 저항이 형성 전의 배선의 면 저항보다 높으면 의미가 없기 때문에, 이 면 저항값보다 낮게 되는 것이 필요하다.
또한, 보조 금속으로 형성된 부분의 면 저항은, 도포 전의 배선의 면 저항보다 낮은 것이 바람직하다. 보조 금속으로 형성된 부분의 면 저항이, 도포 전의 배선의 면 저항보다 높아도, 보조 금속을 형성한 후에 막 두께가 두껍게 되기 때문에, 면 저항은 내릴 수는 있지만, 막 두께의 증가를 고려하면, 낮은 것이 바람직하다.
여기서는, Ag의 나노 입자 잉크를 이용하였다. 이 잉크 재료에는, 금속 미 립자끼리가 붙지 않도록 하기 위한 보호 수지, 및 용매로 되는 유기분이 포함되어 있고, 잉크 재료 중의 Ag 함유량은 대략 50wt%이다.
상기의 Ag 나노 입자 잉크를 이용하여 잉크제트 방식으로 보조 배선의 형성을 행할 때에, 재료의 도포 후, 잉크 재료 중의 보호 수지를 분해하기 위해, 또한 200℃ 이상의 소성을 행하였다. 이에 의해, 약4∼6μΩ·㎝의 비저항을 갖는 Ag 배선이 형성되었다. 이 값은 Ag 증착막의 비저항보다 약간 높은 값이지만, 이것은 잉크 재료 중에 포함되는 유기분의 영향이다.
이상의 방법에 의해, 실제로 32인치의 액정 표시 패널의 보조 용량 본선(16) 부분에 배선의 형성을 행하였다. 이 배선은, 상기와 마찬가지로, 길이가 약 40㎝, 폭이 약 800㎛이고, 1회의 도포 및 소성에 의해 3000Å의 막 두께를 가진 배선이 형성되며, 이 때 약 67Ω 저항값이 얻어졌다.
다음으로, 상기와 동일한 저항값을 갖는 배선을, 배선 형성 영역의 길이가 약 56㎝인 45인치의 액정 표시 패널 내에 형성하는 경우, 동일한 Ag 나노 입자 잉크에 의한 형성에 의해 4200Å 정도 막 두께를 갖는 배선을 형성함으로써, 32인치의 액정 표시 패널의 보조 용량 본선(16) 부분에서의 배선 저항값을 동등한 저항값을 갖는 배선을 얻을 수 있었다.
이러한 방식을 이용함으로써, 액정 표시 패널의 제작에서, 새로운 포토리소그래피 공정의 증가, 및 패널 전체의 막 두께를 증가시키지 않고, 원하는 배선 상만의 막 두께 증가에 의해 그 배선의 저항값을 내릴 수 있으며, 그에 의해 배선의 폭을 더욱 좁게 할 수 있었다.
또한, 그에 수반하여, 구동용 드라이버 소자(14)와의 접속 개소의 저감, 혹은, 종래의 저항값을 유지한 상태 그대로 배선 폭을 좁게 함으로써, 액정 표시 패널의 협프레임화, 및 외부 부착의 회로 기판의 간소화가 가능하게 되었다.
이와 같이, 배선 폭을 좁게 할 수 있는 것에 수반하여, 액정 표시 패널의 협프레임화, 또는 주변부에 새롭게 생긴 스페이스에의 새로운 패턴의 제작, 다른 배선 폭의 확대에 의한 저저항화가 가능하게 되었다.
다음으로, 본 실시 형태의 액정 표시 장치에서의 액티브 매트릭스 기판(10)의 제조 방법에 대하여 설명한다.
본 실시 형태에서, 액티브 매트릭스 기판(10)은, 도 8에 도시한 바와 같이, 게이트 배선 형성 공정 S1, 게이트 배선 가공 공정 S2, 게이트 절연층 성막 공정 S3, 소스·드레인 배선 형성 공정 S4, 소스·드레인 배선 가공 공정 S5, 보호막·수지층 성막 공정 S6, 보호막 가공 공정 S7, 화소 전극 형성 공정 S8 및 보조 금속 형성 공정 S9에 의해 제조된다.
또한, 이하의 설명에서는, 실제로 보조 용량 본선(16) 부분에서의, 보조 배선(51)의 형성 방법에 대하여 설명하는 것으로 한다. 또한, 이하의 설명에서 이용하는 도 9는, 모두 도 4에서의 보조 용량 본선(16) 부분의 B'-B' 단면을 도시하고 있다.
〔게이트 배선 형성 공정〕
우선, 게이트 배선 형성 공정 S1에 대하여 설명하면 이하와 같다. 게이트 배선 형성 공정 S1에서는, 우선 스퍼터에 의해 글래스 기판(13) 상에 게이트 배선 (31)으로 되는 금속막이 형성된다.
〔게이트 배선 가공 공정〕
게이트 배선 가공 공정 S2에 대하여 설명하면 이하와 같다. 게이트 배선 가공 공정 S2에서는, 포토리소그래피를 이용하여, 상기 게이트 배선 형성 공정 S1에서 형성된 금속막을 패터닝함으로써 게이트 배선(31)이 형성된다. 이 때, 게이트 배선(31)은, 예를 들면 드라이 에칭법에 의해, CF4와 O2 가스를 도입하여 에칭을 함으로써, 패터닝이 행해진다.
〔게이트 절연층 성막 공정〕
게이트 절연층 성막 공정 S3에 대하여 설명하면 이하와 같다. 게이트 절연층 성막 공정 S3에서는, 게이트 배선 가공 공정 S2가 완료된 상태의 글래스 기판(13)에 게이트 절연층(34)이 성막된다. 도 9a는, 상기 게이트 절연층 성막 공정 S2가 완료된 상태의 글래스 기판(13)을 도시하는 도면이다.
이 게이트 절연층 성막 공정 S3에서, 도 9a는 도 4의 B'-B' 단면도이기 때문에, 게이트 배선 재료는 에칭에 의해 제거되어 있어, 게이트 배선(31)은 기재되어 있지 않다.
또한, 게이트 배선 형성 공정 S1 및 게이트 배선 가공 공정 S2를 거친 글래스 기판(13) 상에는, 게이트 절연층(34)이 형성된 후, 아몰퍼스 실리콘층(23)으로 되는 아몰퍼스 실리콘막, 및 n+형 실리콘층(24)으로 되는 n+형 실리콘막을 연속 성막한다. 여기서, 게이트 절연층(34)은 질화실리콘으로 이루어지는 막이다. 이들 막은, 모두 CVD법에 의해 성막할 수 있다. 여기서, 아몰퍼스 실리콘층(23) 및 n+형 실리콘층(24)은, 포토리소그래피 공정에 의해 레지스트를 패턴화한 후, 드라이 에칭에 의해 가공되지만, 이들 층도 도 9a의 도면에서는, 에칭에 의해 제거되어 있기 때문에 기재가 생략되어 있다.
〔소스·드레인 배선 형성 공정〕
소스·드레인 배선 형성 공정 S4에 대하여 설명하면 이하와 같다. 소스·드레인 배선 형성 공정 S4에서는, 게이트 절연층(34) 위에, 소스 배선 및 드레인 배선을 형성하기 위한 금속막이 스퍼터에 의해 형성된다. 도 9b는, 소스·드레인 배선 형성 공정 S4를 완료한 상태의 단면도를 도시한다.
〔소스·드레인 배선 가공 공정〕
소스·드레인 배선 가공 공정 S5에 대하여 설명하면 이하와 같다. 소스·드레인 배선 가공 공정 S5에서는, 포토리소그래피를 이용하여, 상기 소스·드레인 배선 형성 공정 S4에서 형성된 금속막을 패터닝함으로써 소스 배선 및 드레인 배선이 형성된다. 또한, 이 때, 도 9c에 도시한 보조 용량 본선(16) 부분에서는, 상기 금속막의 패터닝에 의해, 보조 용량 본선(16)이 소스 배선 및 드레인 배선과 동시에 형성된다. 이 때, 소스 배선, 드레인 배선 및 보조 용량 본선(16)은, 예를 들면 드라이 에칭법에 의해, CF4와 O2 가스를 도입하여 에칭을 함으로써, 패터닝이 행해진다.
〔보호막·수지막 성막 공정〕
보호막·수지막 성막 공정 S6에 대하여 설명하면 이하와 같다. 보호막·수지막 성막 공정 S6에서는, 우선, 전 공정을 거친 글래스 기판(13) 상에, CVD법에 의해 보호막(37)으로 되는 질화실리콘막을 성막하고, 다시 그 위에, 감광성 아크릴 수지 재료를 도포한다(도 9d에 도시한 상태). 그리고, 상기 감광성 아크릴 수지에 대하여, 마스크를 이용한 노광, 현상, 소성을 행함으로써, 도 9e에 도시한 바와 같은 소정의 패턴을 갖는 수지층(38)을 형성한다.
〔보호막 가공 공정〕
보호막 가공 공정 S7에 대하여 설명하면 이하와 같다. 보호막 가공 공정 S7에서는, 보호막·층간 절연층 성막 공정 S6에서 형성된 질화실리콘막(37)을, 수지층(38)의 패턴으로 에칭 가공한다. 이 때의 에칭은, 드라이 에칭법에 의해, CF4 가스, O2 가스의 혼합 가스를 도입하여 행하였다. 도 9f는, 보호막 가공 공정 S7을 완료한 상태의 단면도를 도시한다.
〔화소 전극 형성 공정〕
화소 전극 형성 공정 S8에 대하여 설명하면 이하와 같다. 화소 전극 형성 공정 S8에서는, 후에 화소 전극(36)으로 되는 ITO(인듐 주석 산화물)막을 스퍼터법에 의해 성막한다. 계속해서, 포토리소그래피를 이용하여 이 ITO막을 패터닝하여 화소 전극(36)이 형성된다. 또한, 이 때, 도 9g에 도시한 보조 용량 본선(16) 부분에서는, 상기 ITO막의 패터닝에 의해, 보조 배선(52)의 가이드층(521)이 화소 전극(36)과 동시에 형성된다.
〔보조 금속 형성 공정〕
보조 금속 형성 공정 S9에 대하여 설명하면 이하와 같다. 보조 금속 형성 공정 S9에서는, 보조 용량 본선(16) 상의 보호층(37)과 수지층(38)의 패턴 가공을 행한 개소에 형성된 뱅크 형상의 부분에서, 가이드층(521) 상에 보조 금속(522) 재료의 도포를 행한다. 이 보조 금속(522) 재료의 도포는, 예를 들면 잉크제트 장치를 이용하여 행해진다. 그 후, 재료 중의 유기분인 보호 콜로이드를 날리기 위해 소성을 행함으로써, 금속부를 석출시켜, 보조 금속(522)을 형성한다.
본 실시 형태에서, 보조 배선의 형성 방법으로서, 잉크제트 방식과 같은, 형성할 층의 재료를 토출 혹은 적하하는 패턴 형성 장치가 사용된다. 이 패턴 형성 장치는, 도 10에 도시한 바와 같이, 기판(61)(상기 글래스 기판(13)에 상당)을 재치하는 재치대(62)를 구비하고, 잉크제트 헤드(63)와, 잉크제트 헤드(63)를 X 방향으로 이동시키는 X 방향 구동부(64), 및 Y 방향으로 이동시키는 Y 방향 구동부(65)가 설치되어 있다. 잉크제트 헤드(63)는, 재치대(62) 상의 기판(61) 상에 대하여, 예를 들면 배선 재료를 포함하는 유동성의 액적을 토출한다.
또한, 상기 패턴 형성 장치에는, 잉크제트 헤드(63)에 유동성의 배선 재료(잉크)를 공급하는 잉크 공급 시스템(66)과, 잉크제트 헤드(63)의 토출 제어, X 방향 구동부(64) 및 Y 방향 구동부(65)의 구동 제어 등의 각종 제어를 행하는 컨트롤 유닛(67)이 설치되어 있다. 컨트롤 유닛(67)으로부터는, X 및 Y 방향 구동부(64, 65)에 대하여 도포 위치 정보가 출력되어, 잉크제트 헤드(63)의 헤드 드라이버(도시 생략)에 대하여 토출 정보가 출력된다. 이에 의해, X 및 Y 방향 구동부(64, 65)에 연동하여 잉크제트 헤드(63)가 동작하여, 기판(61) 상의 목적 위치에 목적량의 액적이 공급된다.
상기의 잉크제트 헤드(63)는, 피에조 액튜에이터를 사용하는 피에조 방식의 것, 헤드 내에 히터를 갖는 버블 방식의 것, 혹은 그 밖의 방식이 것이어도 된다. 잉크제트 헤드(63)로부터의 잉크 토출량의 제어는, 인가 전압의 제어에 의해 가능하다. 또한, 액적 토출 수단은, 잉크제트 헤드(63) 대신에, 단순히 액적을 적하시키는 방식의 것 등, 액적을 공급 가능한 것이면 방식은 상관없다. 혹은 기판 상에 사전에 형성해 둔 배선 형성 재료에 대한 친수 영역과 발수 영역을 이용하여, 소정의 패턴을 얻는 도포 혹은 침지와 같은 방식이어도 된다.
본 실시 형태에서는, 화소 전극(36) 및 가이드층(511, 521)으로 되는 ITO를 먼저 성막, 가공한 후에, 보조 금속(512, 522)을 형성하였다. 특히 이 경우에는, 가이드층(511, 521) 상에 보조 금속(512, 522)을 형성함으로써, 기초로 되는 배선 재료와 보조 금속 재료의 밀착성이 나쁜 경우에, 배선 재료와 보조 금속 재료 사이에 가이드층(511, 521)을 형성함으로써 양방의 재료의 밀착성을 취할 수 있다. 또한, ITO로 이루어지는 가이드층(511, 521)은 친수성이기 때문에, 보조 금속(512, 522) 재료의 도포가 용이하게 된다.
잉크제트 방식에 의한 보조 금속(512, 522) 재료의 도포에서는, 한 방울의 토출량 5pl의 헤드를 이용하여, 가이드층(511, 521)의 바닥부, 즉 가이드층(511, 521)과 보조 용량 본선(16)이 접하는 위치를 목표로 액적을 도포하였다. 도포한 액적은, 상술한 Ag의 나노 입자의 주위에 유기물을 붙여, 용매 중에 콜로이드 형상 으로 분산한 액적을 이용하였다.
여기서, 게이트 절연층(34)의 막 두께는 3000Å, 보호막(37)의 두께는 3000Å, 보호막(37) 상에 형성한 수지막(38)은 3㎛의 두께를 갖고 있다. 따라서, 보조 금속(512, 522)이 도포되는 위치는, 보조 용량 본선(16)을 따라 3.6㎛의 가이드가 존재하게 된다.
도포액 중의 금속 함유량은, 50wt%로 하였지만, 이것은 체적비로 환산하면, 금속분은 대략 9%에 상당한다. 도포 시에는, 보호막(37), 수지막(38)으로 이루어지는 홈으로부터 넘치지 않도록 도포하였기 때문에, 도포액은 거의 홈부를 매립한 상태로 되었다. 이 후, 200℃의 공기 분위기 오븐에서 용매와 나노 입자의 주위의 유기물을 날려, 금속화를 도모하였다. 이에 의해, 상기 도포액은, 유기분이 제거되어 대략 3000Å의 막으로 되었다. 이 때의 도포에 의해 생긴 보조 금속(512, 522)의 체적 저항값은 4∼6μΩ·㎝이었다.
또한, 막 두께를 더 필요로 하는 경우에는, 한번 소성 혹은 용제를 건조시킨 후에 다시 도포액을 적하하고, 이것을 금속화함으로써 막 두께를 증가시킬 수 있다. 상기한 바와 같이 소성까지를 행하여, 3000Å의 막을 형성한 후에, 마찬가지로 재차 도포, 소성을 반복하여, 합계 6000Å의 막을 형성할 수도 있다.
한편, 보조 금속(512, 522)을 보호하기 위해, 마찬가지로 잉크제트 방식을 이용하여, 보호로 되는 수지 예를 들면 자외선 경화 수지를 보조 금속(512, 522) 상에 도포해도 된다.
또한, 본 실시 형태에 따른 보조 배선의 형성은, 구동용 드라이버 소자(14) 끼리를 접속하는 신호 전달용 배선(15)에서도 적용할 수 있다.
신호 전달용 배선(15)에서의 보조 배선(51)의 형성에 대하여, 도 11a, 도 11b를 참조하면서 이하에 설명한다. 도 11a는, 보조 배선(51)의 형성을 행한 도 7a에서의 신호 전달용 배선(15)의 C-C 단면을 도시하고 있다.
도 11에 도시한 바와 같이, 신호 전달용 배선(15)은, 글래스 기판(13) 상에 형성되어 있고, 또한 그 위에 게이트 절연층(34), 보호층(37), 수지층(38)이 형성되어 있다. 신호 전달용 배선(15) 상의 게이트 절연층(34), 보호층(37), 수지층(38)에는, 뱅크 형상이 형성되어 있고, 이 뱅크 내에, 가이드층(511) 및 보조 금속(512)으로 이루어지는 보조 배선(51)이 형성되어 있다.
또한, 도 11b는, 도 7a에서의 신호 전달용 배선(15)의 E-E 단면을 도시하고 있다. 보조 배선(51)은 신호 전달용 배선(15) 상의 전면에 형성하는 경우도 있지만, 도 11b에 도시한 바와 같이, 단자부 이외의 신호 전달용 배선(15) 상에만 보조 배선(51)을 형성하는 경우도 있다.
이와 같이 보조 배선(51)을 이용한 신호 전달용 배선(15)의 막 두께 증가에 수반하는 저저항화에 의해, 종래의 저항값을 유지한 상태 그대로 배선 폭을 좁게 할 수 있기 때문에, 패널의 협프레임화가 가능하게 되며, 또한 외부 부착의 구동용 드라이버 방식인 액티브 매트릭스 기판(10)에서, 신호 전달용 배선(15)을 액티브 매트릭스 기판(10) 상에 형성함으로써 외부 부착의 회로 기판을 간소화할 수 있다.
다음으로, 액티브 매트릭스 기판(10)의 화상 형성 영역(11)에서, 드레인 배선과 화소 전극을 접속하는 컨택트홀 부분에 형성하는 보조 금속에 대하여, 도 12 를 참조하면서 이하에 설명한다. 도 12는, 도 3a에서, 컨택트홀(35) 부분에, 보조 금속(53)의 형성을 행한 경우의 F-F 단면을 도시하는 것이다.
도 12에 도시하는 컨택트홀 부분에서는, 글래스 기판(13) 상에 보조 용량 배선(33)이 형성되며, 그 보조 용량 배선(33) 상에 게이트 절연층(34)을 개재하여 드레인 전극 배선(26)이 형성되어 있다. 또한, 드레인 전극 배선(26) 상에는, 보호층(37), 수지층(38)이 형성되어 있다. 드레인 전극 배선(26) 상의 보호층(37), 수지층(38)에는, 컨택트홀(35)이 형성되어 있고, 이 컨택트홀(35)을 통하여 드레인 전극 배선(26)과 화소 전극(36)이 접속됨과 함께, 컨택트홀(35) 내에 보조 금속(53)이 형성되어 있다.
이와 같이 컨택트홀(35) 내에 보조 금속(53)을 형성함으로써, 화소 전극(35)과 드레인 전극 배선(26)의 저항이, 배선의 막 두께 증가에 수반하여 저저항으로 된다.
다음으로, 액티브 매트릭스 기판(10)의 화상 형성 영역(11)에서, 소스 배선(32) 부분의 보조 금속의 형성에 대하여, 도 13을 참조하면서 이하에 설명한다. 도 13은, 도 3a에서, 소스 배선(32) 부분에, 보조 배선(54)의 형성을 행한 경우의 G-G 단면을 도시하는 것이다.
도 13에 도시한 바와 같이, 소스 배선(32)은, 글래스 기판(13) 상에 게이트 절연층(34)을 개재하여 형성되어 있고, 또한 그 위에 보호층(37), 수지층(38)이 형성되어 있다. 소스 배선(32) 상의 보호층(37), 수지층(38)에는, 뱅크 형상이 형성되어 있고, 이 뱅크 내에, 화소 전극(36)과 동시에 형성되는 ITO막(541), 및 보조 금속(542)으로 이루어지는 보조 배선(54)이 형성되어 있다. 또한, 상기 보조 금속(542) 형성 후에, 다시 그 위에 절연막(543)을 형성하여, 보조 금속(542)을 보호해도 된다. 보조 금속(542)을 형성할 때에는, 좁은 소스 배선(32)부에 용이하게 보조 금속(542) 재료를 도포할 수 있도록, 드라이 에칭 처리 등으로 발수 처리를 함으로써, 감광성 수지층의 발수화를 행하면 된다. 또한, 도 13의 예에서는, 보조 금속(542)의 하층에 화소 전극(36)과 동시에 형성되는 ITO막(541)을 갖고 있지만, 상기 절연막(543) 대신에 ITO막(541)을 보조 금속(542)의 상층에 형성하여, 보조 금속(542)을 보호해도 된다.
상기까지의 보조 금속 형성법은, 종래의 배선과 보조 금속의 밀착성의 향상을 보충하고, 또한 보조 금속 재료의 도포를 용이하게 행하기 위해, 화소 전극(35)과 동시에 형성되는 ITO막(가이드층 등) 상에 보조 금속을 형성하고 있다. 그러나, 보조 금속 재료에 내성이 없는 경우 등에는, 화소 전극으로 되는 ITO막을 보조 금속의 보호막으로서 이용하기 때문에, 보조 금속 형성 후에, 화소 전극 형성 공정을 행해도 된다.
도 14a∼도 14c는, 보조 용량 본선(16) 부분에서의 보조 배선(52), 신호 전달용 배선(15) 부분에서의 보조 배선(51), 및 드레인 배선과 화소 전극을 접속하는 컨택트홀 부분에서의 보조 금속(53)의 각각에서, 보조 금속 형성 공정 후에 화소 전극 형성 공정을 행한 경우의 단면도를 도시한다.
또한, 본 실시 형태에서는, 잉크제트 방식과 같은 패턴 형성 장치에 의해, 보호층(37)과 수지층(38)으로 형성된 뱅크 형상 내에 보조 금속 재료의 형성을 행 하였지만, 본 발명에서는 반드시 이 방식을 이용하여 보조 금속의 형성을 행할 필요는 없으며, 보조 금속 재료만을 분리 도포할 수 있는 방법이면 다른 방식을 이용할 수도 있다. 예를 들면, 기판 상에 친수 영역과 발수 영역을 형성함으로써, 그 친수 영역에만 보조 금속 재료의 도포를 행하여, 보조 금속의 형성을 행할 수도 있다.
기판 상에 친수 영역과 발수 영역을 형성하고, 친수 영역에만 보조 금속 재료의 도포를 행하는 보조 금속 형성 공정에 의해, 보조 금속을 형성한 경우의 구성을, 도 15a∼도 15d에 도시한다. 도 15a∼도 15d는, 보조 용량 본선(16) 부분에서의 보조 배선(52), 신호 전달용 배선(15) 부분에서의 보조 배선(51), 및 드레인 배선과 화소 전극을 접속하는 컨택트홀 부분에서의 보조 금속(53), 소스 배선(32) 부분의 보조 배선(54)의 각각에서, 보조 금속 형성 공정 후의 단면도를 도시한다.
상기 보조 금속 형성 공정에서는, 친수성인 게이트 배선(31), 혹은 소스 배선(32) 상에 잉크제트 방식과 같은 패턴 형성 장치에 의해 그 친수 영역 부분에 보조 금속 재료를 도포하고, 그 위에 상기의 방법에 의해 보호층(37), 수지층(38), 화소 전극(36)의 형성을 행함으로써, 보조 금속의 형성을 행하였다.
또한, 신호 전달용 배선(15) 부분에서의 보조 배선의 형성을 행하는 다른 방법을, 도 16에 도시한다.
도 16에 도시한 바와 같이, 신호 전달용 배선(15)을 형성하는 부분의 글래스 기판(13)을 어느 정도의 깊이까지 에칭하여 홈을 형성한다. 이 홈 내에 보조 금속 재료를 도포하여, 신호 전달용 배선(15)을 형성할 수도 있다. 이 방법에서는, 신 호 전달용 배선(15) 자체를 후막으로 형성할 수 있어, 신호 전달용 배선(15)이 보조 배선의 역할도 겸비하고 있다. 이 경우, 기판 상에 미리 레지스트로 패턴을 형성한 후에, CF4+O2에 의한 드라이 에칭이나, 웨트 에칭에 의해 글래스 기판(13) 상에 홈을 형성할 수 있다.
또한, 글래스 기판(13)을 드라이 에칭 처리한 후에, 레지스트를 남긴 상태 그대로 기판을 희박불산에 통과시켜, 글래스 홈부를 친수 가공하여 보조 금속 재료를 도포해도 된다. 이 경우, 레지스트에는 CF4에 의해 표면이 불소 처리된 효과가 있기 때문에, 레지스트부는 도포액을 밀어내어, 형성한 글래스 홈부에 보조 금속을 도포하기 쉬운 상황을 만드는 것이 가능하다.
이 후, 보조 금속을 소성 혹은 건조시킨 후, 레지스트를 박리한다. 그 상부에 보호막(37)과 수지막(38), 화소 전극(36)(으로 되는 ITO막)의 형성을 행한다.
또한, 도 20에 도시한 바와 같이, 상기 글래스 기판(13) 상에 홈을 형성하고, 이 홈 내에 보조 금속 재료(51)를 형성한 후에, 스퍼터, 혹은 증착으로 신호 전달용 배선(15)의 배선 패턴을 형성해도 된다. 이 경우, 지금까지의 실시 형태에서는, 보조 금속(51)이, 배선 패턴 상에 있는 경우에 대해 설명하였지만, 이 예에서는, 보조 금속(51) 상에 뒤로부터 배선 패턴(15)을 형성하는 것도 가능하다.
이렇게 함으로써, 최초로 저저항의 도포 보조 금속을 홈 내에 유입시킴으로써 저저항의 배선을 형성하고, 예를 들면, Ti와 같은 공정 도상의 내성이 높은 금속으로, 보조 금속을 피복하도록 형성하여, 배선의 신뢰성을 향상시킬 수 있으며, 한편, 스퍼터 혹은 증착에서, 1회의 성막 막 두께를 얇게 함으로써, 공정 시간의 단축, 재료비의 저감을 도모하는 것도 가능하다.
또한, 글래스 기판(13)에 홈부를 형성하고, 이 홈부에 저저항 배선을 형성하는 방법은, 글래스 기판(13) 상에 직접 형성되는 배선에 대해서이면, 신호 전달용 배선(15) 이외의 배선 형성, 예를 들면 게이트 배선이나 보조 용량 배선의 형성 등에도 적용 가능하다. 글래스 기판(13)의 홈부에 저저항 배선을 형성하는 방법을 게이트 배선 및 보조 용량 배선의 형성에 적용한 예를 도 22a∼도 22c를 참조하여 설명한다.
도 22a∼도 22c에 도시한 구성에서는, 글래스 기판(13)에서의 게이트 배선(31) 및 보조 용량 배선(33)의 형성 위치 상에 홈을 형성하고, 그 홈 내부에 금속 미립자(보조 금속)를 도포 혹은 토출하고, 이 금속 미립자를 소성하여 메탈화하여 보조 배선(56, 57)으로 한 후에, 그 상부에 도전성의 스퍼터막을 성막함으로써 게이트 배선(31) 및 보조 용량 배선(33)을 형성한다. 도 22a에서는, 게이트 배선(31)에 대한 보조 배선을 보조 배선(56), 보조 용량 배선(33)에 대한 보조 배선을 보조 배선(57)으로 하고 있다.
글래스 기판(13)에 대해서는 드라이 에칭 처리에 의해 상기 홈이 형성된다. 이 드라이 에칭 처리 후에는, 드라이 에칭 처리를 위한 레지스트를 남긴 상태 그대로 글래스 기판(13)을 희박불산에 통과시켜, 홈부를 친수 가공하고 나서 보조 금속 재료를 도포해도 된다. 이 경우, 상기 레지스트는 드라이 에칭 처리 중의 CF4에 의 해, 표면이 불소 처리된 효과(발수 효과)가 있기 때문에, 상기 레지스트부는 보조 금속 재료를 밀어내어, 홈부 내에 보조 금속 재료를 도포하기 쉬운 상황으로 되어 있다.
게이트 배선(31) 및 보조 용량 배선(33)이 형성된 후에는, 게이트 절연층(34), 보호층(37), 수지층(38), 화소 전극(36) 등이 소정의 순서 및 패턴으로 형성된다. 또한, 도 22b는, 게이트 전극을 포함한 게이트 배선 부분의 단면도를 도시하는 것으로, 도 22a의 I-I 단면에 대응한다. 도 22c는, 게이트 전극을 포함하지 않는 게이트 배선 부분의 단면도를 도시하는 것으로, 도 22a의 J-J 단면에 대응한다.
상술한 도 22a∼도 22c의 예에서는, 글래스 기판(13)에 홈을 형성하고, 그 내부에 보조 금속을 도포하고, 소성하는 보조 배선(56, 57)을 형성하고 있다. 이 경우, 상기 홈을 깊게 함으로써 홈 폭을 좁게 하면서 보조 배선(56, 57)의 저저항화를 도모할 수 있어, 액티브 매트릭스 기판의 개구율을 내리지 않고 게이트 배선(31) 및 보조 용량 배선(33)으로서의 저저항 배선을 형성할 수 있다.
또한, 글래스 기판(13)에 형성된 홈의 내부에 보조 배선(56, 57)이 형성되어 있기 때문에, 이에 의해 저저항이 실현된 게이트 배선(31) 및 보조 용량 배선(33)에서, 글래스 기판(13)의 면 상에서의 막 두께가 증가하는 경우도 없다. 즉, 게이트 배선(31) 및 보조 용량 배선(33)의 막 두께의 증가에 의해, 그 상층의 배선(신호선이나 주사선 등)과의 교차부에서 단차가 발생하고, 이 단차에 의해 상층측 배선에 단 절단이 발생하는 등의 문제점을 방지할 수 있다.
보조 배선(56, 57)의 형성 후, 그 상부에 형성되는 도전성의 스퍼터막, 즉 게이트 배선(31) 및 보조 용량 배선(33)은, 보조 배선(56, 57)의 캡 메탈로서의 역할을 한다. 이에 의해, 보조 배선(56, 57)이, 그 후의 공정에서 직접 에칭 가스나 박리액 등에 노출되는 것을 방지하기 때문에, 프로세스 내성의 향상이 기대된다.
상기 구조의 게이트 배선부에서는, 게이트 배선(31)으로부터 분기하는 좁고 미세한 배선 부분, 예를 들면 게이트 전극부에서는, 글래스 기판(13)에 홈을 형성하기 위한 에칭 시에 생기는 테이퍼를 고려하면, 가공 곤란하다. 또한, 금속 미립자를 소성하여 이루어지는 보조 배선(56)은, 스퍼터막에 의해 형성되는 게이트 배선(31)에 비해 부드러워 상처가 나기 쉬우며, 또한 홈에 보조 금속을 매립해도, 홈의 단부에는 아무리 해도 엣지가 생긴다. 이 때문에, 그 상부에 매우 얇은 막을 적층하여 이루어지는 TFT를 형성하면, 막 절단 등을 유발하여 TFT 특성에 악영향을 미치는 경우가 있다. 따라서, 이러한 게이트 전극 부분에는 굳이 보조 배선(56)을 형성하지 않고, 표면의 평탄성이 양호한 스퍼터막만으로 게이트 전극을 형성하는 것이 바람직하다.
또한, 상기의 구조에서는, 게이트 배선(31)에서의 미세한 분기 배선이나 전극은 스퍼터막으로 형성되기 때문에, 게이트 전극 부분에 보조 배선(56)을 형성하지 않은 것이면, 보조 배선(56)의 형성 부분으로 되는 홈의 형상은 단순한 직선에 가깝게 된다. 따라서 홈의 형성 및 보조 금속 재료의 도포는, 분기하는 배선 부분에까지 보조 배선(56)을 형성하는 경우보다 용이하게 형성 가능하게 된다. 이 방법은, 상술한 바와 같은 홈 구조의 경우뿐만 아니라, 도 23에 도시한 바와 같이, 게이트 배선(31) 상부에 보조 배선(56)을 형성하는 경우에도, 마찬가지의 이유로, 게이트 전극 부분에는 보조 배선(56)을 형성하지 않아도 된다.
또한, 도 24a, 도 24b는, 액티브 매트릭스 기판에서 표시부 영역의 배선과 패널 접속용 단자(19)를 연결하는 신호 전달용 배선(18)에서, 글래스 기판(13)의 홈부에 저저항 배선(58)을 형성하는 구성을 적용한 예이다.
이 경우, 게이트 배선(31)에 대하여 보조 배선(56)을 형성하는 경우와 마찬가지로, 단자부(19)가 형성되는 부분의 홈의 가공성이 곤란하고, 또한, 보조 배선(58)은 비교적 부드러운 보조 금속 재료로 형성되어 있기 때문에, 만약 단자부(19)에 보조 배선(58)을 형성한 경우, 단자부(19)가 연결되어도 박리되게 되는 것이 생각되어, 신뢰성에 불안이 발생하기 때문에, 단자부(19)는 스퍼터막만으로 형성하고, 단자부(19) 이외의 개소에는 보조 배선(58)을 형성할 수 있다.
또한, 이러한 홈 구조를 가진 보조 배선(58)은, 액정 패널의 TFT 기판에서 적용되는 경우, 그 TFT 기판과 대향 기판을 접합하고 있는 시일재(60)의 형성 영역보다 내측에 형성하는 것이 바람직하다. 이것은, 상기 양 기판을 접합할 때에 사용하는 시일재(60)가 보조 배선(58)의 형성 부분과 중첩되면, 보조 배선(58)과 시일재(60) 사이에 여분의 응력이 걸려, 패널의 접합 시에 보조 배선(58)의 박리나 시일 불량을 일으킬 가능성이 있기 때문이다. 이에 의해서도 시일부의 밖에 형성되는 단자부(19)는, 스퍼터막만으로 형성하는 것이 바람직하다.
또한, 본 발명은, TFT에서의 SG 크로스부(소스 배선(32)과 게이트 배선의 크로스부)의 용량 저감을 위해, SG 크로스부에 보조 금속을 형성하기 위해 이용해도 된다. SG 크로스부에서의 보조 금속의 형성에 대하여, 도 17을 참조하면서 이하에 설명한다. 도 17은 도 3에서 보조 금속 형성을 행한 SG 크로스부의 H-H 단면을 도시하고 있다.
도 17에 도시한 바와 같이, 상기 SG 크로스부에서는, 글래스 기판(13)측으로부터, 게이트 배선(31), 게이트 절연층(34), 보호층(37), 수지층(38)이 형성되며, 수지층(38)에 형성된 뱅크 형상 내에 화소 전극(36)과 동시에 형성되는 ITO막(551)과, ITO막(551) 상에 잉크제트 방식을 이용하여 형성된 보조 금속(552)이 형성되어 있다. 또한, TFT(21)에서의 소스 전극은, 게이트 절연층(34)의 상층, 또한, 보호층(37) 및 수지층(38)의 하층에 형성되는데, 이 소스 전극의 형성 시에는, TFT 부분에서의 소스 전극만을 형성하도록 패터닝을 행한다(이 시점에서 소스 배선(32) 전체는 형성되지 않는다). 즉, 도 17의 예에서는, 상기 보조 금속(552)에 의해 형성되는 배선이, 소스 배선(32)에 역할을 갖는다. 보조 금속(552)에 의해 형성되는 소스 배선(32)과, 먼저 형성되어 있는 TFT(21)에서의 소스 전극은, 게이트 절연층(34), 보호층(37) 및 수지층(38)에 형성되는 컨택트홀(도시 생략)에 의해 접속된다.
또한, 수지층(38)은 포토리소그래피에 의한 패터닝 시에, 소스 배선(32)과의 컨택트 부분을 제외하고 하프 노광에 의해 수지층(38)을 남겨 둔다. 또한 보조 금속(552)을 형성할 때에, 좁은 영역에 용이하게 보조 금속(552) 재료를 도포할 수 있도록, 드라이 에칭 처리 등으로 발수 처리를 함으로써, 감광성 수지층의 발수화, 및 화소 전극의 침수화를 행한다.
이와 같이 수지층(38)의 하프 노광을 이용하여, 게이트 배선(31)과 소스 배선(32)으로 되는 보조 금속(552)과의 크로스부에, 저저항 재료의 수지층(38)을 남김으로써, SG 크로스부의 용량을 저하시키는 것이 가능하게 되어 패널의 신호 지연을 저감시킬 수 있다.
또한, 보조 금속(552)을 형성할 때에, 반드시 ITO막(551)을 기초로 이용할 필요는 없고, 도 18, 도 19에 도시한 바와 같이, 하프 노광에 의해 수지층(38)으로 형성된 뱅크 내에 잉크제트 방식으로 보조 금속(552)을 형성한 후, 보조 금속(552)을 보호하기 위해 ITO막(551), 혹은 보호막으로 되는 절연막(553)을 형성하는 것이어도 된다.
소스 배선에 보조 금속을 사용함으로써, 소스 배선의 저저항화가 가능한데, 이 구조에 의한 장점을 여기서 부연한다.
액정 표시 장치의 패널에서는, 소스 신호를 기판의 한쪽의 측에 탑재한 소스 드라이버로 구동하는 구동과, 소스 드라이버를 기판의 양단에 탑재하여, 표시 영역을 상하로 분할하여 상측의 소스 드라이버가 화면 상측의 영역을 구동하고, 하측의 소스 드라이버가, 화면 하측을 구동하는 상하 분할 구동이 있다.
전자의 구동 방법이면, 소스 배선이 단선된 경우를 상정하여, 도 21a에 도시한 바와 같이, 단선이 발생해도 표시 영역의 외측에 설치된 배선을 이용하여 단선된 개소로부터 구동할 수 없는 영역의 구동을 처리하도록 형성되어 있는 경우가 있다. 한편, 상하 분할 구동에서는, 상하로 소스 드라이버가 있기 때문에, 이러한 구조를 만드는 것이 곤란하다.
그러나, 본 발명의 상기 보조 금속에 의한 후막화의 구조이면, 도 21b에 도시한 바와 같이, 가령 일부분이 단선되어 있어도, 보조 금속으로 단선부를 실질적으로 접속하게 되기 때문에, 상하 분할 구동에서, 소스 배선 단선이 발생해도 패널을 수복하는 것이 가능하다. 따라서, 수율이 향상되고, 패널도 헛되이 되지 않기 때문에 코스트 저감으로도 이어지게 된다.
이와 같이 본 발명은, 주변 배선뿐만 아니라, 패널 내 배선에서도, 적절하게 도전성의 보조 재료를 이용함으로써, 저저항뿐만 아니라, 공정 내의 분위기에 대한 내성을 갖게 하는 것이 가능하고, 특히 도포성의 재료에 의해, 필요 개소에만 보조적으로 형성함으로써, 재료의 필요량을 최소한으로 하여 실현하는 것이 가능하다.
또한, 본 실시 형태에 따른 Ag 외에 바람직한 보조 금속의 재료로서, Ag를 주체로 한 AgIn, AgInAl과 같은 Ag 합금 재료를 이용할 수도 있다. Ag에 소량의 In(1∼3% 정도)을 첨가하면, 체적 저항을 올리지 않고, 글래스 기판(13)과의 밀착성이 개선된다. 또한, Ag 단체에서는, 소성 온도에 따라서는, 입자 성장이 심하게 되어 표면이 거칠어지는 특성이 있기 때문에, 보조 금속 상에 배선을 형성하는 경우, 보조 금속의 표면의 거칠기에 따라, 상부에 형성되는 절연층의 누설 등의 영향도 발생한다. 따라서 내열성이 우수한 그 AgIn 합금을 이용함으로써, 표면성을 손상하지 않고 형성할 수 있다.
또한, In양을 5∼10%까지 증량하면, 내플라즈마 성능도 향상되기 때문에, 보조 금속(1)의 최외측 표면에 In 함유량이 많은 막을 형성하고, TFT 기판 형성에서의 프로세스로부터의 손상을 억제하는 것도 가능하다.
AgInAl 합금에서는, 증량하는 In 대신에 Al을 함유시킴으로써, 내플라즈마성의 향상이라는 효과가 얻어져, 액티브 매트릭스 기판(10)의 제조 프로세스에 적합한 재료로서 사용할 수 있다. 도 15의 예에서는, 보조 금속(1)층이 최하부에 오기 때문에, 표면이 평활한 것이 중요하기 때문에, Ag 단체인 것보다는, AgIn과 같은, 글래스와의 밀착이 우수하여 표면이 평활하게 되는 합금으로 만드는 것이 바람직하다. 물론, 보조 금속 재료는 AgIn에 한정되는 것은 아니다.
또 다른 예로서, 예를 들면, 도 15b의 도전성의 보조 재료(51)를, 예를 들면 투명 도전막(ITO)을 이용하여 형성하는 것도 가능하다. 이 경우에는, 배선(15)의 저저항화가 목적이 아니라, ITO를 형성함으로써, 공정 중의 플라즈마 에칭 분위기에 대한 내성을 향상시키는 것이 가능하다. 배선(15)을 Ag의 스퍼터나 증착으로 형성한 경우, 플라즈마 에칭에 대한 내성을 ITO를 상면에 도포함으로써 확보하는 것이 가능하다.
또한, 본 실시 형태에 따른 액티브 매트릭스 기판을 이용한 전자 장치로서는, 액정 디스플레이, 유기 EL 디스플레이 등의 표시 장치를 대표적인 것으로서 들 수 있다. 단, 상기 액티브 매트릭스 기판을 이용한 전자 장치는, 상술한 바와 같은 표시 장치에 한정되는 것은 아니다.
이상과 같이, 본 발명에 따른 액티브 매트릭스 기판은, 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판에서, 그 액티브 매 트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이다.
또한, 본 발명에 따른 다른 액티브 매트릭스 기판은, 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 상기 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판에서, 그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이다.
상기의 구성에 따르면, 상기의 도전성의 보조재를 이용함으로써, 매트릭스 배선 전체의 막 두께를 증가시키지 않고, 특정한 배선의 막 두께만을 증가시킴으로써, 일부의 배선의 저저항화를 도모하는 것이 가능하게 된다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가, 도포에 의해 형성되는 재료인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가, 배선 상에 형성되어 있는 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가, 배선의 하부에 형성되어 있는 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가, 배선의 단자와 단자를 연결하는 영역에 형성되어, 단자부를 포함하지 않는 것인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가 형성된 배선이 주변 배선이고, 그 주변 배선이, 적어도 그 신호선 혹은 그 주사선에 신호를 공급하기 위해 단자부에 접속된 복수개의 구동용 드라이버간을 전기적으로 접속하고 있는 배선인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가 형성된 배선이 주변 배선이고, 그 주변 배선이, 적어도 그 신호선 혹은 그 주사선에 신호를 공급하기 위한 기판 주변에 형성된 구동용 드라이버 소자에, 신호 전압을 인가하기 위한 배선인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가 형성된 배선이, 화소 전극과 용량을 형성하기 위한 화소 용량용 배선에 전기적으로 접속된 배선의 일부인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가 형성된 배선의 면 저항이, 그 신호선, 그 주사선 및 그 화소 전극에 사용하고 있는 금속의 면 저항보다 작은 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가 형성된 배선의 면 저항이, 0.2Ω/□ 이하인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가, 적어도 Ag, Au, Cu, Al 중 어느 하나를 포함하는 금속 재료인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가, 산화물 도전체인 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재의 두께가, 배선의 두께와 동일하거나, 배선의 두께보다 두껍게 형성되어 있는 구성으로 할 수 있다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 금속을 이용한 도전성의 보조재의 적어도 일부가, 산화물 도전 재료를 기초 재료로 형성되어 있는 구성으로 할 수 있다.
상기의 구성에 따르면, 통상 배선의 금속 재료와의 컨택트성이 나쁜 경우, 혹은, 보조재로 되는 금속의 형성에 잉크제트 방식을 이용할 때에, 친수성인 산화물 도전 재료를 기초 재료로 이용함으로써, 보조재 금속의 도포를 용이하게 행하는 것이 가능하게 된다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재가 형성되어 있는 영역의 주변의 적어도 일부가 수지 재료로 둘러싸여 있는 구성으로 할 수 있다.
상기의 구성에 따르면, 종래의 제조 공정으로부터 이용되고 있는 수지 재료에 의해, 예를 들면, 잉크제트 방식으로 형성되는 보조재 금속의 도포 시의 유출을 방지하는 것이 가능하게 된다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 도전성의 보조재의 표면의 적어도 일부가, 절연성 재료로 피복되어 있는 구성으로 할 수 있다.
상기의 구성에 따르면, 종래의 제조 공정으로부터 이용되고 있는 절연성 재료에 의해, 예를 들면, 잉크제트 방식으로 형성되는 보조재 금속의 도포 시의 유출 을 방지하는 것이 가능하게 된다.
또한, 상기 액티브 매트릭스 기판에서는, 상기 금속을 이용한 도전성의 보조재의 표면의 적어도 일부가, 산화물 도전 재료로 피복되어 있는 구성으로 할 수 있다.
상기의 구성에 따르면, 예를 들면, 잉크제트 방식으로 도포된 보조재 금속에 내성이 없는 경우, 그 내성을 보충할 수 있다.
또한, 본 발명에 따른 액티브 매트릭스 기판의 제조 방법은, 상기에 기재된 어느 하나의 액티브 매트릭스 기판의 제조 방법으로서, 상기 도전성의 보조재는, 원하는 개소에 금속 미립자를 포함하는 도포 재료를 토출 혹은 적하함으로써 형성된다.
상기의 구성에 따르면, 상기 액티브 매트릭스 기판에서 이점 외에, 도전성의 보조재를 형성할 때에 새로운 마스크를 필요로 하지 않기 때문에, 금속 배선의 성막 공정, 에칭 공정을 삭감할 수 있기 때문에, 포토리소그래피 공정을 위한 설비비의 삭감이 가능한 것 외에, 폐기되는 재료의 양이 감소된다. 이에 의해, 제조 시간의 단축 및 비용 절감이 가능하게 된다.
또한, 본 발명에 따른 액티브 매트릭스 기판의 제조 방법에서는, 상기 도전성의 보조재는, 상기 도포 재료를 도포한 후, 이것을 과열함으로써 형성되는 구성으로 할 수 있다.
또한, 본 발명에 따른 액티브 매트릭스 기판의 제조 방법에서는, 상기 도전성의 보조재는, 금속 착체를 포함하는 용액으로 이루어지는 상기 도포 재료를 도포 한 후, 그 금속 착체를 환원시켜 금속을 석출시킴으로써 형성되는 구성으로 할 수 있다.
또한, 본 발명에 따른 액티브 매트릭스 기판의 제조 방법에서는, 상기 도포 재료는, 잉크제트법에 의한 토출에 의해 도포되는 구성으로 할 수 있다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시 양태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명백하게 하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어서는 안되며, 본 발명의 정신과 다음에 기재하는 특허 청구 사항과의 범위 내에서, 다양하게 변경하여 실시할 수 있는 것이다.
본 발명에 따르면, 매트릭스 배선 전체의 막 두께를 증가시키지 않고, 특정한 배선의 막 두께만을 증가시킴으로써, 일부의 배선의 저저항화, 내성 향상 등의 성능 업을 도모할 수 있는 액티브 매트릭스 기판을 제공할 수 있다.

Claims (55)

  1. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 1 내지 3% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판.
  2. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 상기 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 1 내지 3% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가, 도포에 의해 형성되는 재료인 액티브 매트릭스 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가, 배선 상에 형성되어 있는 액티브 매트릭스 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가, 배선의 하부에 형성되어 있는 액티브 매트릭스 기판.
  6. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가, 배선의 단자와 단자를 연결하는 영역에 형성되고, 단자부를 포함하지 않는 것인 액티브 매트릭스 기판.
  7. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가 형성된 배선이 주변 배선이고, 그 주변 배선이, 적어도 그 신호선 혹은 그 주사선에 신호를 공급하기 위해 단자부에 접속된 복수개의 구동용 드라이버간을 전기적으로 접속하고 있는 배선인 액티브 매트릭스 기판.
  8. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가 형성된 배선이 주변 배선이고, 그 주변 배선이, 적어도 그 신호선 혹은 그 주사선에 신호를 공급하기 위한 기판 주변에 형성된 구동용 드라이버 소자에, 신호 전압을 인가하기 위한 배선인 액티브 매트릭스 기판.
  9. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가 형성된 배선이, 화소 전극과 용량을 형성하기 위한 화소 용량용 배선에 전기적으로 접속된 배선의 일부인 액티브 매트릭스 기판.
  10. 제2항에 있어서,
    상기 도전성의 보조재가 형성된 배선의 면 저항이, 그 신호선, 그 주사선 및 상기 화소 전극에 사용하고 있는 금속의 면 저항보다 작은 액티브 매트릭스 기판.
  11. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가 형성된 배선의 면 저항이, 0.2Ω/□ 이하인 액티브 매트릭스 기판.
  12. 삭제
  13. 삭제
  14. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재의 두께가, 배선의 두께와 동일하거나, 배선의 두께보다 두껍게 형성되어 있는 액티브 매트릭스 기판.
  15. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재의 적어도 일부가, 산화물 도전 재료를 기초 재료로 형성되어 있는 액티브 매트릭스 기판.
  16. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재가 형성되어 있는 영역의 주변의 적어도 일부가 수지 재료로 둘러싸여 있는 액티브 매트릭스 기판.
  17. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재의 표면의 적어도 일부가, 절연성 재료로 피복되어 있는 액티브 매트릭스 기판.
  18. 제1항 또는 제2항에 있어서,
    상기 도전성의 보조재의 표면의 적어도 일부가, 산화물 도전 재료로 피복되어 있는 액티브 매트릭스 기판.
  19. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판의 제조 방법으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이며,
    상기 도전성의 보조재는, 원하는 개소에 금속 미립자를 포함하는 도포 재료를 토출 혹은 적하함으로써 형성되며,
    상기 도전성의 보조재가, In을 1 내지 3% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판의 제조 방법.
  20. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 그 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판의 제조 방법으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이며,
    상기 도전성의 보조재는, 원하는 개소에 금속 미립자를 포함하는 도포 재료를 토출 혹은 적하함으로써 형성되며,
    상기 도전성의 보조재가, In을 1 내지 3% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판의 제조 방법.
  21. 제19항 또는 제20항에 있어서,
    상기 도전성의 보조재는, 상기 도포 재료를 도포한 후, 이것을 과열함으로써 형성되는 액티브 매트릭스 기판의 제조 방법.
  22. 제19항 또는 제20항에 있어서,
    상기 도전성의 보조재는, 금속 착체를 포함하는 용액으로 이루어지는 상기 도포 재료를 도포한 후, 그 금속 착체를 환원시켜 금속을 석출시킴으로써 형성되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  23. 제19항 또는 제20항에 있어서,
    상기 도포 재료는, 잉크제트법에 의한 토출에 의해 도포되는 액티브 매트릭스 기판의 제조 방법.
  24. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판을 이용하고 있는 전자 장치로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 1 내지 3% 함유한 AgIn 또는 AgInAl인 전자 장치.
  25. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 그 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판을 이용하고 있는 전자 장치로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 1 내지 3% 함유한 AgIn 또는 AgInAl인 전자 장치.
  26. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서,
    그 액티브 매트릭스 기판을 구성하는 스퍼터막으로 이루어지는 상기 배선의 적어도 일부의 영역에, 도포에 의해 형성되는 재료로 이루어지는 도전성의 보조재가 형성된 구조인 액티브 매트릭스 기판.
  27. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 상기 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서,
    그 액티브 매트릭스 기판을 구성하는 스퍼터막으로 이루어지는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도포에 의해 형성되는 재료로 이루어지는 도전성의 보조재가 형성된 구조인 액티브 매트릭스 기판.
  28. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가, 배선 상에 형성되어 있는 액티브 매트릭스 기판.
  29. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가, 배선의 하부에 형성되어 있는 액티브 매트릭스 기판.
  30. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가, 배선의 단자와 단자를 연결하는 영역에 형성되고, 단자부를 포함하지 않는 것인 액티브 매트릭스 기판.
  31. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가 형성된 배선이 주변 배선이고, 그 주변 배선이, 적어도 그 신호선 혹은 그 주사선에 신호를 공급하기 위해 단자부에 접속된 복수개의 구동용 드라이버간을 전기적으로 접속하고 있는 배선인 액티브 매트릭스 기판.
  32. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가 형성된 배선이 주변 배선이고, 그 주변 배선이, 적어도 그 신호선 혹은 그 주사선에 신호를 공급하기 위한 기판 주변에 형성된 구동용 드라이버 소자에, 신호 전압을 인가하기 위한 배선인 액티브 매트릭스 기판.
  33. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가 형성된 배선이, 화소 전극과 용량을 형성하기 위한 화소 용량용 배선에 전기적으로 접속된 배선의 일부인 액티브 매트릭스 기판.
  34. 제27항에 있어서,
    상기 도전성의 보조재가 형성된 배선의 면 저항이, 그 신호선, 그 주사선 및 상기 화소 전극에 사용하고 있는 금속의 면 저항보다 작은 액티브 매트릭스 기판.
  35. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가 형성된 배선의 면 저항이, 0.2Ω/□ 이하인 액티브 매트릭스 기판.
  36. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가, 적어도 Ag, Au, Cu, Al 중 어느 하나를 포함하는 금속 재료인 액티브 매트릭스 기판.
  37. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가 산화물 도전체인 액티브 매트릭스 기판.
  38. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재의 두께가, 배선의 두께와 동일하거나, 배선의 두께보다 두껍게 형성되어 있는 액티브 매트릭스 기판.
  39. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재의 적어도 일부가, 산화물 도전 재료를 기초 재료로 형성되어 있는 액티브 매트릭스 기판.
  40. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재가 형성되어 있는 영역의 주변의 적어도 일부가 수지 재료로 둘러싸여 있는 액티브 매트릭스 기판.
  41. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재의 표면의 적어도 일부가, 절연성 재료로 피복되어 있는 액티브 매트릭스 기판.
  42. 제26항 또는 제27항에 있어서,
    상기 도전성의 보조재의 표면의 적어도 일부가, 산화물 도전 재료로 피복되어 있는 액티브 매트릭스 기판.
  43. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판의 제조 방법으로서,
    그 액티브 매트릭스 기판을 구성하는 스퍼터막으로 이루어지는 상기 배선의 적어도 일부의 영역에, 도포에 의해 형성되는 재료로 이루어지는 도전성의 보조재가 형성된 구조이며,
    상기 도전성의 보조재는, 원하는 개소에 금속 미립자를 포함하는 도포 재료를 토출 혹은 적하함으로써 형성되는 액티브 매트릭스 기판의 제조 방법.
  44. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 그 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판의 제조 방법으로서,
    그 액티브 매트릭스 기판을 구성하는 스퍼터막으로 이루어지는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도포에 의해 형성되는 재료로 이루어지는 도전성의 보조재가 형성된 구조이며,
    상기 도전성의 보조재는, 원하는 개소에 금속 미립자를 포함하는 도포 재료를 토출 혹은 적하함으로써 형성되는 액티브 매트릭스 기판의 제조 방법.
  45. 제43항 또는 제44항에 있어서,
    상기 도전성의 보조재는, 상기 도포 재료를 도포한 후, 이것을 과열함으로써 형성되는 액티브 매트릭스 기판의 제조 방법.
  46. 제43항 또는 제44항에 있어서,
    상기 도전성의 보조재는, 금속 착체를 포함하는 용액으로 이루어지는 상기 도포 재료를 도포한 후, 그 금속 착체를 환원시켜 금속을 석출시킴으로써 형성되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  47. 제43항 또는 제44항에 있어서,
    상기 도포 재료는, 잉크제트법에 의한 토출에 의해 도포되는 액티브 매트릭스 기판의 제조 방법.
  48. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판을 이용하고 있는 전자 장치로서,
    그 액티브 매트릭스 기판을 구성하는 스퍼터막으로 이루어지는 상기 배선의 적어도 일부의 영역에, 도포에 의해 형성되는 재료로 이루어지는 도전성의 보조재가 형성된 구조인 전자 장치.
  49. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 그 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판을 이용하고 있는 전자 장치로서,
    그 액티브 매트릭스 기판을 구성하는 스퍼터막으로 이루어지는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도포에 의해 형성되는 재료로 이루어지는 도전성의 보조재가 형성된 구조인 전자 장치.
  50. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 5 내지 10% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판.
  51. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 상기 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 5 내지 10% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판.
  52. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판의 제조 방법으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이며,
    상기 도전성의 보조재는, 원하는 개소에 금속 미립자를 포함하는 도포 재료를 토출 혹은 적하함으로써 형성되며,
    상기 도전성의 보조재가, In을 5 내지 10% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판의 제조 방법.
  53. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 그 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판의 제조 방법으로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성된 구조이며,
    상기 도전성의 보조재는, 원하는 개소에 금속 미립자를 포함하는 도포 재료를 토출 혹은 적하함으로써 형성되며,
    상기 도전성의 보조재가, In을 5 내지 10% 함유한 AgIn 또는 AgInAl인 액티브 매트릭스 기판의 제조 방법.
  54. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 신호선 및 그 주사선에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판을 이용하고 있는 전자 장치로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 5 내지 10% 함유한 AgIn 또는 AgInAl인 전자 장치.
  55. 기판 상에, 복수의 신호선과, 그것에 교차하는 복수의 주사선과, 그 신호선과 그 주사선의 교차부 근방에 배치된 스위칭 소자와, 그 스위칭 소자에 접속된 화소 전극과, 그 화소 전극에 신호를 인가하기 위한 적어도 일부의 기능을 갖는 주변 배선을 갖는 액티브 매트릭스 기판을 이용하고 있는 전자 장치로서,
    그 액티브 매트릭스 기판을 구성하는 상기 배선 또는 화소 전극의 적어도 일부의 영역에, 도전성의 보조재가 형성되며,
    상기 도전성의 보조재가, In을 5 내지 10% 함유한 AgIn 또는 AgInAl인 전자 장치.
KR1020050053959A 2004-06-23 2005-06-22 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치 KR100805981B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004185191 2004-06-23
JPJP-P-2004-00185191 2004-06-23
JP2005124254A JP4275644B2 (ja) 2004-06-23 2005-04-21 アクティブマトリクス基板およびその製造方法、並びに電子装置
JPJP-P-2005-00124254 2005-04-21

Publications (2)

Publication Number Publication Date
KR20060046501A KR20060046501A (ko) 2006-05-17
KR100805981B1 true KR100805981B1 (ko) 2008-02-25

Family

ID=35505265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053959A KR100805981B1 (ko) 2004-06-23 2005-06-22 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치

Country Status (5)

Country Link
US (1) US7547918B2 (ko)
JP (1) JP4275644B2 (ko)
KR (1) KR100805981B1 (ko)
CN (1) CN100381928C (ko)
TW (1) TWI279635B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101226444B1 (ko) * 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
TWI299573B (en) * 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
JP2007334297A (ja) * 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) * 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4252595B2 (ja) * 2006-11-21 2009-04-08 株式会社 日立ディスプレイズ 液晶表示装置とその製造方法
JP4285533B2 (ja) * 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR100846711B1 (ko) * 2007-03-13 2008-07-16 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2008256854A (ja) * 2007-04-03 2008-10-23 Sharp Corp 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置
WO2009031342A1 (ja) * 2007-09-05 2009-03-12 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法
US8183763B2 (en) * 2008-07-08 2012-05-22 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same
JP5140518B2 (ja) * 2008-08-18 2013-02-06 株式会社アルバック 表示装置用パネル、液晶表示装置、配線形成方法
JP2011018885A (ja) * 2009-06-12 2011-01-27 Seiko Epson Corp パターン膜形成部材の製造方法、パターン膜形成部材、電気光学装置、電子機器
WO2011074336A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 アクティブマトリクス基板、及び製造方法
JP5437895B2 (ja) 2010-04-20 2014-03-12 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US8804061B2 (en) * 2012-04-11 2014-08-12 Apple Inc. Devices and methods for reducing the size of display panel routings
KR101997571B1 (ko) * 2012-10-08 2019-07-09 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조 방법
JP5840598B2 (ja) * 2012-12-17 2016-01-06 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、電子機器及びタッチ検出機能付き表示装置の製造方法
CN104020593A (zh) 2014-05-30 2014-09-03 深圳市华星光电技术有限公司 阵列基板、制作方法及液晶显示面板
JP6487173B2 (ja) * 2014-10-08 2019-03-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6657181B2 (ja) * 2015-03-25 2020-03-04 パイオニア株式会社 発光装置
CN106125418A (zh) * 2016-08-11 2016-11-16 深圳市华星光电技术有限公司 显示装置及其显示面板
CN106531119A (zh) * 2017-01-10 2017-03-22 深圳市华星光电技术有限公司 一种驱动电路及显示装置
CN109037239B (zh) * 2018-07-26 2020-11-17 上海天马微电子有限公司 一种阵列基板及其制备方法、显示面板
JP7377412B2 (ja) * 2019-12-05 2023-11-10 Ｔｏｐｐａｎホールディングス株式会社 調光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222896B1 (ko) * 1996-01-11 1999-10-01 김영환 액정 표시 장치의 전극 배선 형성방법
KR20030084608A (ko) * 2002-04-22 2003-11-01 세이코 엡슨 가부시키가이샤 도전막 배선의 형성 방법, 막구조체, 전기 광학 장치, 및전자 기기

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPS6429819A (en) * 1987-07-24 1989-01-31 Nippon Telegraph & Telephone Active matrix cell and its production
JPS6429819U (ko) 1987-08-13 1989-02-22
JPH0580352A (ja) * 1991-06-24 1993-04-02 Hitachi Ltd アクテイブマトリクス基板及びその製造方法
FR2708170B1 (fr) * 1993-07-19 1995-09-08 Innovation Dev Cie Gle Circuits électroniques à très haute conductibilité et de grande finesse, leurs procédés de fabrication, et dispositifs les comprenant.
US5703382A (en) * 1995-11-20 1997-12-30 Xerox Corporation Array having multiple channel structures with continuously doped interchannel regions
JPH09152623A (ja) 1995-11-30 1997-06-10 Optrex Corp 液晶表示素子およびその製造方法
JP2838792B2 (ja) 1996-10-18 1998-12-16 セイコープレシジョン株式会社 液晶表示器の製造方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
JP3429440B2 (ja) * 1997-10-24 2003-07-22 シャープ株式会社 半導体装置およびその製造方法
JPH11142875A (ja) * 1997-11-13 1999-05-28 Matsushita Electric Ind Co Ltd 液晶表示素子及びその製造方法
JP2000105548A (ja) * 1998-07-31 2000-04-11 Denso Corp 表示パネル用電極基板及びその製造方法
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP4013401B2 (ja) * 1999-04-20 2007-11-28 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
WO2001018596A1 (fr) * 1999-09-08 2001-03-15 Matsushita Electric Industrial Co., Ltd. Dispositif d'affichage et son procede de fabrication
JP2001215526A (ja) 2000-01-31 2001-08-10 Optrex Corp 液晶表示パネルの電極端子構造およびその形成方法
JP2001242476A (ja) * 2000-02-29 2001-09-07 Seiko Epson Corp 液晶装置及びその製造方法、並びに電子機器
JP3597769B2 (ja) * 2000-09-18 2004-12-08 シャープ株式会社 電子部品の製造方法
JP4954365B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002229061A (ja) * 2001-02-01 2002-08-14 Sony Corp 薄膜半導体装置及び反射型表示装置
JP2002250936A (ja) * 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
JP4800526B2 (ja) * 2001-09-26 2011-10-26 三菱マテリアル株式会社 プラズマディスプレイパネルの製造方法
JP2003255383A (ja) * 2002-02-28 2003-09-10 Optrex Corp 液晶表示素子
JP2003309265A (ja) * 2002-04-15 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP2003323131A (ja) * 2002-05-08 2003-11-14 Sharp Corp 表示用電極基板および表示装置
KR100878237B1 (ko) * 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판
JP4278034B2 (ja) * 2003-03-10 2009-06-10 シャープ株式会社 表示装置用基板及びその製造方法及びそれを備えた表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222896B1 (ko) * 1996-01-11 1999-10-01 김영환 액정 표시 장치의 전극 배선 형성방법
KR20030084608A (ko) * 2002-04-22 2003-11-01 세이코 엡슨 가부시키가이샤 도전막 배선의 형성 방법, 막구조체, 전기 광학 장치, 및전자 기기

Also Published As

Publication number Publication date
TW200617551A (en) 2006-06-01
TWI279635B (en) 2007-04-21
US20050285987A1 (en) 2005-12-29
US7547918B2 (en) 2009-06-16
KR20060046501A (ko) 2006-05-17
CN1713058A (zh) 2005-12-28
JP4275644B2 (ja) 2009-06-10
JP2006039509A (ja) 2006-02-09
CN100381928C (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
KR100805981B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치
EP3026724B1 (en) Organic light-emitting display device and method of manufacturing the same
JP4777500B2 (ja) アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
CN104733495B (zh) 有机发光二极管显示设备及其制造方法
CN101465368B (zh) 显示装置及其制造方法
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
CN107134471B (zh) 显示装置和挠性显示装置
US10714507B2 (en) Array substrate and display device
CN112366220B (zh) 一种显示基板及其制备方法、显示装置
US7705454B2 (en) Semiconductor device
US20150287799A1 (en) Semiconductor device, display panel, and semiconductor device manufacturing method
TWI597837B (zh) Display device and method of manufacturing the same
CN108011049B (zh) 具有修复区的有机发光显示装置
KR101100625B1 (ko) 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
CN107104106B (zh) Tft基板的制作方法及tft基板
CN114341965B (zh) 显示基板及其制备方法、显示装置
WO2018188656A1 (zh) 阵列基板及显示装置
KR100695642B1 (ko) 표시장치 및 표시장치의 제조방법
US20220399433A1 (en) Display Substrate and Display Apparatus
KR20130008315A (ko) 평판 표시장치용 박막 트랜지스터 기판
EP4024466A1 (en) Electronic device substrate and method for manufacture and electronic device thereof
US20220271064A1 (en) Driving Backplane, Preparation Method for Same, and Display Device
CN115398512A (zh) 显示装置和显示装置的制造方法
KR100796751B1 (ko) 광소자용 절연막 및 그 제조 방법, 이를 이용한 액정 표시장치 및 그 제조 방법
CN115735429A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee