KR100222896B1 - 액정 표시 장치의 전극 배선 형성방법 - Google Patents

액정 표시 장치의 전극 배선 형성방법 Download PDF

Info

Publication number
KR100222896B1
KR100222896B1 KR1019960000445A KR19960000445A KR100222896B1 KR 100222896 B1 KR100222896 B1 KR 100222896B1 KR 1019960000445 A KR1019960000445 A KR 1019960000445A KR 19960000445 A KR19960000445 A KR 19960000445A KR 100222896 B1 KR100222896 B1 KR 100222896B1
Authority
KR
South Korea
Prior art keywords
electrode wiring
forming
gate electrode
contact hole
wiring
Prior art date
Application number
KR1019960000445A
Other languages
English (en)
Other versions
KR970059789A (ko
Inventor
박대일
유창욱
황정태
최대영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960000445A priority Critical patent/KR100222896B1/ko
Publication of KR970059789A publication Critical patent/KR970059789A/ko
Application granted granted Critical
Publication of KR100222896B1 publication Critical patent/KR100222896B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전극 배선의 단선을 방지할 수 있는 액정 표시 장치의 전극 배선 형성방법을 개시한다. 본 발명은 액정 표시 장치의 전극 배선, 즉, 게이트 전극 배선 및 데이타 전극 배선을 각각 형성할 때, 절연막을 개재하고, 상기 절연막에 콘택홀을 형성한 다음, 상기 절연막 상에 상기 콘택홀을 통하여 연결되는 더미 전극 배선을 더 형성하여 이중 구조의 전극 배선을 형성함으로써, 전극 배선의 전기적 단선 또는 배선상의 이상시에 더미 전극 배선을 통하여 전기적 흐름이 진행되도록 하기 때문에, 전극 배선상의 문제로 야기되는 선 결함을 방지할 수 있으며, 아울러, 이중 구조의 전극 배선을 구성하는 것에 의해 배선 저항을 감소시킬 수 있게 되어, 액정 표시 장치의 특성을 개선시킬 수 있다.

Description

액정 표시 장치의 전극 배선 형성방법
제1(a)도는 종래의 방법에 따른 액정 표시 장치의 게이트 전극 배선 및 데이타 전극 배선을 보여주는 평면도이고,
제1(b)도는 (a)의 A-A'로 절단하여 나타낸 단면도.
제2(a)도 내지 제2(c)도는 본 발명의 실시예 1에 따른 액정 표시 장치의 게이트 전극 배선 형성방법을 설명하기 위한 공정별 단면도이고,
제2(d)도는 본 발명의 실시예 1에 따른 액정 표시 장치의 게이트 전극 배선을 보여주는 평면도.
제3(a)도는 본 발명의 실시예 2에 따른 액정 표시 장치의 게이트 전극 배선을 보여주는 단면도이고,
제3(b)도는 본 발명의 실시예 2에 따른 액정 표시 장치의 게이트 전극 배선을 보여주는 평면도.
제4(a)도는 본 발명의 실시예 3에 따른 액정 표시 장치의 데이타 전극 배선을 보여주는 단면도이고,
제4(b)도는 본 발명의 실시예 3에 따른 액정 표시 장치의 데이타 전극 배선을 보여주는 평면도.
제5도는 본 발명에 따른 액정 표시 장치의 전극 배선을 보여주는 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 절연기판 12A : 하층 게이트 전극 배선
12B : 상층 게이트 전극 배선 13 : 게이트 절연막
16 : 데이타 전극 배선 16A : 하층 데이타 전극 배선
16B : 상층 데이타 전극 배선 17 : 화소 전극
20A : 산화막 20B : 절연막
21 : 제2전도막 22 : 콘택
23 : 하부층 24 : 보호막
31 : 마스크 패턴
본 발명은 액정 표시 장치의 전극 배선 형성방법에 관한 것으로, 보다 구체적으로는, 게이트 전극 배선 및 데이타 전극 배선을 이중 구조로 구성함으로써, 전극 배선인 단선을 방지할 수 있는 액정 표시 장치의 전극 배선방법에 관한 것이다.
일반적으로, 액정 표시 장치는 더욱 정밀한 영상 품질을 얻기 위하여 대용량을 구비하며, 무한한 전극 배선을 갖는다.
종래의 방법에 따른 액정 표시 장치의 전극 배선 형성방법을 제1(a)도 및 제1(b)도에 의거하여 설명하기로 한다.
제1(a)도에 도시되어 있는 바와 같이, 게이트 전극 배선(1)과 데이타 전극 배선(2)은 게이트 절연막(미도시)을 사이에 두고 수직으로 교차되어져 있으며, 상기 게이트 전극 배선(1)과 데이타 전극 배선(2)이 교차되어져 있는 부분에는 스위칭 소자인 박막 트랜지스터(3)가 구비되어져 있다. 여기서, 상기 게이트 전극 배선(1)과 데이타 전극 배선(2)은 단일의 전도막으로 구성된다. 그리고, 자세히 도시하지는 않았으나, 상기 게이트 전극 배선(1)과 데이타 전극 배선(2)에 의해 한정되어진 공간내에는 화소 전극(4)이 배치되어 있다.
제1(b)도는 상기 제1(a)도의 A-A'선을 따라 절단하여 나타낸 단면도로서, 이를 통하여 보다 자세히 설명하면, 우선, 절연기판(11)상에 통상의 금속 증착 방식으로 게이트 전극 배선(12)을 형성하고, 상기 게이트 전극 배선(12)과 그 상부에 형성될 금속 배선과의 전기적 절연을 도모하기 위하여, 절연기판(11)의 전면 상에 게이트 절연막(13)을 형성한다. 그후, 상기 게이트 절연막(13) 상부에 비정질로 이루어진 반도체층(14)을 형성하고, 그 중심부 상에 에칭 스톱퍼(30)를 형성한다. 이어서, 전체 상부에 오믹 콘택층(15)과 데이타 전극 배선을 형성하기 위한 전도층을 차례로 적층한 다음, 상기 전도층 및 오믹 콘택층(15)을 소정의 형태로 패터닝하여 소오스(16C) 및 드레인(16D)을 포함한 데이타 전극 배선을 형성하고, 상기 드레인(16D)의 일측단과 콘택되게 ITO 물질로 이루어진 화소 전극(17)을 형성한다.
그러나, 상기한 바와 같이, 액정 표시 장치의 게이트 전극 배선 및 데이타 전극 배선은 단일 금속막으로 이루어지기 때문에, 박막 트랜지스터 영역의 일부분에서 전기적 단선 및 그외의 배선 부분에 전기적 이상이 발견되었을 때, 그 배선은 전체적으로 전기적 단선이 일어나게 되고, 이로 인하여, 화면상에 선 결함을 유발하는 문제점이 발생하였다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 게이트 전극 배선 및 데이타 전극 배선의 전기적 단선으로 인한 화면상의 결함을 최소화 할 수 있는 액정 표시 장치의 전극 배선 형성방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 전극 배선 형성방법은, 게이트 전극 배선을 이중 구조로 형성하기 위한 방법으로서, 투명성 절연기판 상에 제1전도막을 형성하는 단계; 상기 제1전도막을 패터닝하여 하층 게이트 전극 배선을 형성하는 단계; 상기 하층 게이트 전극 배선을 포함한 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 소정 부분을 사진 식각하여 상기 하층 게이트 전극 배선의 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내부 및 게이트 절연막 상에 제2전도막을 형성하는 단계; 및 상기 제2전도막을 패터닝하여 상기 콘택홀을 통하여 상기 하층 게이트 전극 배선과 연결되는 상층 게이트 전극 배선을 형성하는 단계를 포함한다.
또한, 본 발명의 액정 표시 장치의 전극 배선 형성방법은, 데이타 전극 배선을 이중 구조로 형성하기 위한 방법으로서, 게이트 전극 배선, 게이트 절연막, 반도체층, 에치 스톱퍼, 및 오믹 콘택층이 형성되어 있는 하부층상에 제1전도막을 형성하는 단계; 상기 제1전도막을 패터닝하여 하층 데이타 전극 배선을 형성하는 단계; 상기 단계까지의 구조물 상에 보호막을 형성하는 단계; 상기 보호막의 소정 부분을 사진 식각하여 상기 하층 데이타 전극 배선의 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내부 및 보호막 상에 제2전도막을 형성하는 단계; 및 상기 제2전도막을 패터닝하여 상기 콘택홀을 통하여 상기 하층 데이타 전극 배선과 콘택되는 상층 데이타 전극 배선을 형성하는 단계를 포함한다.
게다가, 본 발명에 따른 액정 표시 장치의 전극 배선 방법은, 투명성 절연기판 상에 하층 겡트 전극 배선을 형성하는 단계; 상기 하층 게이트 전극 배선을 포함한 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 소정 부분을 사진 식각하여 상기 하층 게이트 전극 배선의 일부분을 노출시키는 제1콘택홀을 형성하는 단계; 상기 게이트 절연막의 일측 상에 반도체층, 에칭 스톱퍼 및 오믹 콘택층을 순차적으로 형성하는 단계; 상기 단계까지의 구조물 상에 상기 제1콘택홀을 매립시키는 금속막을 형성하는 단계; 상기 금속막을 패터닝하여 상기 제1콘택홀을 통하여 상기 하층 게이트 전극 배선과 연결되는 상층 게이트 전극 배선을 형성함과 동시에, 하층 데이타 전극 배선을 형성하는 단계; 상기 단계까지의 구조물 상에 보호막을 형성하는 단계; 상기 보호막의 소정 부분을 사진 식각하여 하층 데이타 전극 배선의 일부분을 노출시키는 제2콘택홀을 형성하는 단계; 상기 단계까지의 구조물 상에 상기 제2콘택홀을 매립시키는 화소 전극용 물질을 형성하는 단계; 및 상기 화소 전극용 물질을 패터닝하여 화소 전극과 상기 제2콘택홀을 통하여 상기 하층 데이타 전극 배선과 콘택되는 상층 데이타 전극 배선을 형성하는 단계를 포함하여 이루어진다.
이하, 본 발명의 실시예를 첨부한 도면에 의거하여 자세히 설명하기로 한다.
[실시예 1]
첨부한 도면 제2(a)도 내지 제2(c)도는 본 발명의 실시예 1에 따른 액정 표시 장치의 게이트 전극 배선 형성방법을 설명하기 위한 공정별 단면도이고, 제2(d)도는 본 실시예 1에 따라 구성한 액정 표시 장치의 게이트 전극 배선을 평면상으로 보인 도면이다.
먼저, 제2(a)도에 도시된 바와 같이, 절연기판(11)의 일면에 게이트 전극 배선을 형성하기 위한 게이트 전극 형성용 제1전도막, 예를들어, 크롬(Cr), 알루미늄(Al), 탄탈륨(Ta)과 같은 금속막을 약 800 내지 1000Å의 두께로 형성한다. 그런다음, 상기 게이트 전극 형성용 제1전도막 상에 감광막으로된 마스크 패턴(31)를 형성한 후, 노출된 부위를 양극 산화공정으로 산화시켜, 이 부분에 산화막(20A)을 형성함과 더불어, 산화되지 않은 마스크 패턴(31)의 하부에는 하층 게이트 전극 배선(12A)을 형성한다. 여기서, 하층 게이트 전극 배선(12A)을 형성하기 위한 방법으로서, 식각 공정을 이용하는 대신에 양극 산화 공정을 이용하는 것은, 이후의 공정에서 하부층의 단차에 기인된, 배선들간의 단선 또는 단락을 방지하기 위함이다.
계속해서, 제2(b)도에 도시된 바와 같이, 마스크 패턴(31)를 제거한 다음, 전체 상부에 절연막(20B)을 형성하고, 상기 절연막(20B)에 대한 사진 식각 공정을 통해, 상기 절연막(20B)에 하층 게이트 전극 배선(12A)의 일부분을 노출시키는 콘택홀을 형성한다. 이어서, 상기 콘택홀의 내부 및 절연막(20B) 상에 게이트 전극 형성용 제2전도막(21)을 형성한다. 여기서, 게이트 전극 형성용 제2전도막(21)은 통상의 게이트 전극 배선의 두께인 약 2500 내지 3500Å 정도로 형성함이 바람직하다.
다음으로, 제2(c)도에 나타낸 바와 같이, 공지된 식각 공정으로 상기 게이트 전극 형성용 제2전도막(21)을 식각하여 상층 게이트 전극 배선(12B)를 형성함으로써, 이중의 게이트 전극 배선을 형성한다.
상기와 같이 구성한 게이트 전극 배선의 평면도가 제2(d)도에 도시되어 있다. 제2(d)도에 도시된 바와 같이, 하층 게이트 전극 배선(12A)과 상층 게이트 전극 배선(12B)은 콘택(22)에 의해 연결된다. 따라서, 하층 또는 상층 게이트 전극 배선들(12A, 12B)중, 어느 한 층의 배선에 이상이 발생한 경우에, 이상이 발생되지 않은 나머지 배선층을 통하여 전기적 흐름이 진행될 수 있기 때문에, 액정 표시 장치의 선결함 등의 문제를 해결할 수 있게 된다.
[실시예 2]
본 실시예 2는 상기 실시예 1과 같이, 이중의 게이트 전극 배선을 형성하는 방법으로서, 본 실시예 2의 첨부 도면 제3(a)도는 게이트 전극 배선의 일부 단면(첨부 도면 제3(b)도의 B-B'로 절단한 부분)만을 제시한다.
먼저, 제3(a)도에 도시된 바와 같이, 절연기판(11) 상에 하층 게이트 전극 배선(12A)을 형성한 다음, 상기 하층 게이트 전극 배선(12A)을 포함한 절연기판(11)의 전면 상에 게이트 절연막(13)을 형성한다. 그후, 게이트 절연막(13)에 대한 사진 식각 공정을 수행하여, 상기 게이트 절연막(13)에 하층 게이트 전극 배선(12A)의 소정 부분을 노출시키는 콘택홀을 형성한다.
이어서, 액정 표시 장치의 박막 트랜지스터를 구성하는 반도체층(도시되지 않음), 에칭 스톱퍼(도시되지 않음) 및 오믹 콘택층(도시되지 않음)을 형성한 다음, 데이타 전극 배선을 형성하기 위한 금속막을 증착하고, 상기 금속막에 대한 식각 공정을 수행하여, 데이타 전극 배선(도시되지 않음)을 형성함과 더불어, 하층 게이트 전극 배선(12A) 상부의 게이트 절연막(13)상에 상기 하층 게이트 전극 배선(12A)과 콘택홀을 통하여 연결되는 상층 게이트 전극 배선(12B)을 형성함으로써, 이중의 게이트 전극 배선을 형성한다.
상기와 같은 실시예 2는 실시예 1과 비교해서, 상층 게이트 전극 배선(12B)을 데이타 전극 배선을 형성하기 위한 공정시에 동시에 형성하기 때문에, 이중의 게이트 전극을 구성하기 위한 별도의 공정을 배제할 수 있다.
첨부도면 제3(b)도는 상기의 실시예2에 따라 형성된 이중의 게이트 전극 배선을 구비한 액정 표시 장치의 평면도로서, 도시된 바와 같이, 하층 게이트 전극 배선(12A)과 상층 게이트 전극 배선(12B)은 콘택(22)에 의해 연결되어, 이중의 게이트 전극 배선을 구성한다. 여기서, 상층 게이트 전극 배선(12B)은 데이타 전극 배선(16)과 동시에 형성된 것이며, 아울러, 데이타 전극 배선(16)과 동일 선상에 위치한다.
[실시예 3]
본 실시예 3은 액정 표시 장치의 데이타 전극 배선 형성방법에 관한 것으로, 본 실시예 3의 첨부 도면 제4(a)도는 데이타 전극 배선의 일부 단면(첨부 도면 제4(b)도의 C-C'로 절단한 부분)만을 제시한다.
먼저, 제4(a)도에 도시된 바와 같이, 게이트 전극 배선과 반도체층, 에치 스톱퍼, 및 오믹 콘택층 등을 일측에 포함하고, 그 밖의 영역은 게이트 절연막이 형성되어 있는 하부층(23) 상에 금속막을 증착하고, 상기 금속막에 대한 식각 공정을 수행하여 하층 데이타 전극 배선(16A)을 형성함과 더불어, 박막 트랜지스터(도시되지 않음)를 형성한다. 그런다음, 박막 트랜지스터가 형성되어 있는 하부층(23) 부분 상에 상기 박막 트랜지스터를 보호하기 위한 보호막(24: passivation layer)을 소정 두께로 형성하고, 사진 식각 공정을 통해, 상기 보호막(24)에 하층 데이타 전극 배선(16A)의 일부분을 노출시키는 콘택홀을 형성한다. 이때, 상기 콘택홀을 형성하기 위한 공정은 액티브 매트릭스 기판의 측단 부분에 배치되는 데이타 전극 배선의 패드 부분을 노출시키기 위한 공정과 동시에 수행함이 바람직하다.
다음으로, 전체 구조 상에 화소 전극을 형성하기 위한 ITO(induim tin oxide)층을 형성한다. 이때, ITO층은 보호막(24)에 구비시킨 콘택홀을 통하여 하층 데이타 전극 배선(16A)과 콘택을 이룬다. 이어서, 상기 ITO층(25)을 화소 영역과 데이타 전극 배선(16)의 상부에만 잔류되도록 식각하여, 화소 전극(도시되지 않음)을 형성함과 더불어, 상층 데이타 전극 배선(16B)를 형성함으로써, 하층 및 상층 데이타 전극 배선(16A, 16B)으로 구성되는 이중의 데이타 전극 배선을 형성한다.
제4(b)도는 본 실시예 3에 따라 형성된 이중의 데이타 전극 배선을 구비한 액정 표시 장치의 평면도로서, 도시된 바와 같이, 하층 데이타 전극 배선(16A)과 상층 데이타 전극 배선(16B)은 콘택(22)에 의해 연결되어, 이중의 데이타 전극 배선을 구성한다. 여기서, 하층 및 상층 데이타 전극밴서(16A, 16B)간의 연결을 위한 콘택(22)의 형성은 데이타 전극 배선의 패드 부분을 오픈시키기 위한 공정과 동시에 수행되므로, 별도의 공정은 배제되며, 아울러, 상층의 데이타 전극 배선(16B)은 화소 전극(17)의 형성시에 함께 형성되므로, 이 또한 별도의 공정이 배제된다.
한편, 전술한 실시예 1, 2, 및 3에서는 게이트 전극 배선과 데이타 전극 배선을 각각 이중층으로 구성한 것에 대해서 설명하였지만, 이들을 적절히 조합하면, 액정 표시 장치의 게이트 전극 배선과 데이타 전극 배선 모두를 이중으로 구성한 액정 표시 장치를 제작할 수 있으며, 이를 제5도에 도시하였다.
첨부 도면 제5도에서, 도면부호 12A는 하층 게이트 전극 배선이고, 12B는 상층 게이트 전극 배선이며, 16A는 하층 데이타 전극 배선이고, 16B는 상층 데이타 전극 배선이며, 22는 하층과 상층의 게이트 전극 배선들 및 데이타 전극 배선들을 연결하는 콘택이고, 17은 화소 전극이다.
여기서, 상층의 게이트 전극 배선(12B)은 데이타 전극 배선과 동시에 형성되며, 아울러, 상층 데이타 전극 배선(16B)은 화소 전극과 동시에 형성된다.
이상에서 자세히 설명한 바와 같이, 본 발명은 액정 표시 장치의 전극 배선, 즉, 게이트 전극 배선 및 데이타 전극 배선의 형성시, 기존의 전극 배선 상에 절연막을 형성하고, 이러한 절연막에 콘택홀을 형성한 다음, 상기 절연막 상에 콘택홀을 통하여 기존의 전극 배선과 연결되는 더미 전극 배선을 더 형성하는 것에 의해 이중의 전극 배선을 형성함으로써, 어느 한 층의 전극 배선에서 전기적 단선 또는 배선상의 이상이 발생된 경우에도, 나머지 한 층의 전극 배선을 통하여 전기적 흐름이 진행되도록 할 수 있는 것에 기인하여, 전극 배선의 문제로 야기되는 선 결함을 방지할 수 있으며, 아울러, 이중의 전극 배선을 구성시키는 것에 의해 배선 저항을 감소시킬 수 있게 됨으로써, 결과적으로는, 액정 표시 장치의 특성을 개선시킬 수 있다.

Claims (6)

  1. 액정 표시 장치의 게이트 전극 배선을 이중 구조로 형성하기 위한 방법으로서, 투명성 절연기판 상에 제1전도막을 형성하는 단계; 상기 제1전도막을 패터닝하여 하층 게이트 전극 배선을 형성하는 단계; 상기 하층 게이트 전극 배선을 포함한 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 소정 부분을 사진 식각하여 상기 하층 게이트 전극 배선의 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내부 및 게이트 절연막 상에 제2전도막을 형성하는 단계; 및 상기 제2전도막을 패터닝하여 상기 콘택홀을 통하여 상기 하층 게이트 전극 배선과 연결되는 상층 게이트 전극 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 전극 배선 형성방법.
  2. 제1항에 있어서, 상기 하층 게이트 전극 배선을 형성하는 단계는, 제1전도막 상에 마스크 패턴을 형성하는 단계; 노출된 제1전도막 부분을 양극 산화법으로 산화시켜서, 이 부분에 산화막을 형성하고, 노출되지 않은 마스크 패턴의 하부 부분에는 하층 게이트 전극 배선을 형성하는 단계; 및 상기 마스크 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 전극 배선 형성방법.
  3. 액정 표시 장치의 데이타 전극 배선을 이중 구조로 형성하기 위한 방법으로서, 게이트 전극 배선, 게이트 절연막, 반도체층, 에치 스톱퍼, 및 오믹 콘택층이 형성되어 있는 하부층 상에 제1전도막을 형성하는 단계; 상기 제1전도막을 패터닝하여 하층 데이타 전극 배선을 형성하는 단계; 상기 단계까지의 구조물 상에 보호막을 형성하는 단계; 상기 보호막의 소정 부분을 사진 식각하여 상기 하층 데이타 전극 배선의 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내부 및 보호막 상에 제2전도막을 형성하는 단계; 및 상기 제2전도막을 패터닝하여 상기 콘택홀을 통하여 상기 하층 데이타 전극 배선과 콘택되는 상층 데이타 전극 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 전극 배선 형성방법.
  4. 제3항에 있어서, 상기 하층 데이타 전극 배선의 일부분을 노출시키는 콘택홀을 형성하는 단계는, 상기 데이타 전극 배선의 패드 부분을 오픈시키기 위한 식각 공정과 동시에 수행하는 것을 특징으로 하는 액정표시 장치의 전극 배선 형성방법.
  5. 제3항에 있어서, 상기 상층 데이타 전극 배선은, 화소 전극과 동시에 형성하며, 화소 전극 형성용 물질과 동일 물질로 이루어지는 것을 특징으로 하는 액정 표시 장치의 전극 배선 형성방법.
  6. 액정 표시 장치의 전극 배선을 이중 구조로 형성하기 위한 방법으로서, 투명성 절연기판 상에 하층 게이트 전극 배선을 형성하는 단계; 상기 하층 게이트 전극 배선을 포함한 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 소정 부분을 사진 식각하여 상기 하층 게이트 전극 배선의 일부분을 노출시키는 제1콘택홀을 형성하는 단계; 상기 게이트 절연막의 일측 상에 반도체층, 에칭 스톱퍼 및 오믹 콘택층을 순차적으로 형성하는 단계; 상기 단계까지의 구조물 상에 상기 제1콘택홀을 매립시키는 금속막을 형성하는 단계; 상기 금속막을 패터닝하여 상기 제1콘택홀을 통하여 상기 하층 게이트 전극 배선과 연결되는 상층 게이트 전극 배선을 형성함과 동시에, 하층 데이타 전극 배선을 형성하는 단계; 상기 단계까지의 구조물 상에 보호막을 형성하는 단계; 상기 보호막의 소정 부분을 사진 식각하여 하층 데이타 전극 배선의 일부분을 노출시키는 제2콘택홀을 형성하는 단계; 상기 단계까지의 구조물 상에 상기 제2콘택홀을 매립시키는 화소 전극용 물질을 형성하는 단계; 및 상기 화소 전극용 물질을 패터닝하여 화소 전극과 상기 제2콘택홀을 통하여 상기 하층 데이타 전극 배선과 콘택되는 상층 데이타 전극 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시장치의 전극 배선 형성방법.
KR1019960000445A 1996-01-11 1996-01-11 액정 표시 장치의 전극 배선 형성방법 KR100222896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000445A KR100222896B1 (ko) 1996-01-11 1996-01-11 액정 표시 장치의 전극 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000445A KR100222896B1 (ko) 1996-01-11 1996-01-11 액정 표시 장치의 전극 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970059789A KR970059789A (ko) 1997-08-12
KR100222896B1 true KR100222896B1 (ko) 1999-10-01

Family

ID=19449281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000445A KR100222896B1 (ko) 1996-01-11 1996-01-11 액정 표시 장치의 전극 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100222896B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092061B2 (en) 2002-08-16 2006-08-15 Lg.Philips Lcd Co., Ltd Flat display device
KR100805981B1 (ko) * 2004-06-23 2008-02-25 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치
US9490308B2 (en) 2014-10-21 2016-11-08 Samsung Display Co., Ltd. Organic light-emitting diode display

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483379B1 (ko) * 1997-01-28 2005-08-01 삼성전자주식회사 데이터선의오픈을줄이는액정패널
KR100488926B1 (ko) * 1997-12-08 2005-08-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의제조방법
JP4156115B2 (ja) * 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
KR100603840B1 (ko) * 1999-12-27 2006-07-24 엘지.필립스 엘시디 주식회사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092061B2 (en) 2002-08-16 2006-08-15 Lg.Philips Lcd Co., Ltd Flat display device
KR100805981B1 (ko) * 2004-06-23 2008-02-25 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치
CN100381928C (zh) * 2004-06-23 2008-04-16 夏普株式会社 有源矩阵基板及其制造方法和电子设备
US7547918B2 (en) 2004-06-23 2009-06-16 Sharp Kabushiki Kaisha Active matrix substrate and electronic device
US9490308B2 (en) 2014-10-21 2016-11-08 Samsung Display Co., Ltd. Organic light-emitting diode display
US9698205B2 (en) 2014-10-21 2017-07-04 Samsung Dipslay Co., Ltd. Organic light-emitting diode display
US10050093B2 (en) 2014-10-21 2018-08-14 Samsung Display Co., Ltd. Organic light-emitting diode display with interconnect lines connected to four corners of the unit pixel
USRE48895E1 (en) 2014-10-21 2022-01-18 Samsung Display Co., Ltd. Organic light-emitting diode display apparatus
USRE49958E1 (en) 2014-10-21 2024-04-30 Samsung Display Co., Ltd. Organic light-emitting diode display

Also Published As

Publication number Publication date
KR970059789A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
JP3734891B2 (ja) 液晶表示装置および液晶表示装置の製造方法
KR100417214B1 (ko) 액정 표시 장치 및 그의 제조 방법
US7537977B2 (en) Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
KR100371290B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100248124B1 (ko) 박막트랜지스터액정표시장치및그제조방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100225097B1 (ko) 액정표시장치 및 그 제조방법
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
JP4131297B2 (ja) 液晶表示装置の製造方法
KR100222896B1 (ko) 액정 표시 장치의 전극 배선 형성방법
KR20020096613A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP3600112B2 (ja) 液晶表示装置の製造方法
JP3761756B2 (ja) 液晶表示装置およびその製造方法
KR20010028042A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR19980075975A (ko) 박막 트랜지스터 기판의 제조 방법
KR100529513B1 (ko) 액정표시장치의 제조방법 및 그 구조
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000047142A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100543034B1 (ko) 액정 표시 장치 및 그 제조 방법
JP3982730B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2000035592A (ja) 液晶表示装置
JPH08236777A (ja) 半導体装置
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100629686B1 (ko) 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 17

EXPY Expiration of term