KR20020096613A - 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20020096613A
KR20020096613A KR1020010035303A KR20010035303A KR20020096613A KR 20020096613 A KR20020096613 A KR 20020096613A KR 1020010035303 A KR1020010035303 A KR 1020010035303A KR 20010035303 A KR20010035303 A KR 20010035303A KR 20020096613 A KR20020096613 A KR 20020096613A
Authority
KR
South Korea
Prior art keywords
gate
line
pad
data
electrode
Prior art date
Application number
KR1020010035303A
Other languages
English (en)
Other versions
KR100720099B1 (ko
Inventor
변재성
이건종
임현수
차종환
정배현
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010035303A priority Critical patent/KR100720099B1/ko
Priority to JP2003507898A priority patent/JP2004531086A/ja
Priority to US10/481,236 priority patent/US7312470B2/en
Priority to PCT/KR2002/001174 priority patent/WO2003001606A1/en
Priority to CNB02812362XA priority patent/CN1270388C/zh
Priority to TW091113700A priority patent/TW541588B/zh
Publication of KR20020096613A publication Critical patent/KR20020096613A/ko
Application granted granted Critical
Publication of KR100720099B1 publication Critical patent/KR100720099B1/ko
Priority to US11/964,500 priority patent/US7473573B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로, 제조 공정을 단순화하기 위하여, 게이트 절연막 및 보호막을 유기 절연막 프린트 기법을 이용하여 형성한다. 본 발명에 따른 박막 트랜지스터 기판에는 절연 기판; 절연 기판 위에 제1 방향으로 연장되는 게이트선 및 게이트선의 일단에 형성되는 게이트 패드를 포함하여 형성되는 게이트 배선; 절연 기판 위에 게이트 패드 및 게이트 패드에 인접한 게이트선 부분을 드러내도록 형성되는 게이트 절연막; 게이트 절연막 위에 형성되는 반도체 패턴; 게이트 절연막 위에 형성되는 게이트선에 교차하여 제2 방향으로 연장되는 데이터선, 데이터선에 연결되어 반도체 패턴에 접촉하는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 접촉하는 드레인 전극 및 데이터선의 일단에 형성되는 데이터 패드를 포함하는 데이터 배선; 게이트 절연막 위에 데이터 패드 및 데이터 패드에 인접한 데이터선 부분을 드러내도록 형성되는 보호막을 포함한다.

Description

박막 트랜지스터 기판 및 그의 제조 방법{THIN FILM TRANSISTOR PLATE AND FABRICATING METHOD THEREOF}
본 발명은 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것으로, 특히 액정 표시 장치에 사용되는 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.
액정 표시 장치 중의 하나로서, 시야각을 개선하기 위하여 고안된 것으로서 두 기판 중 하나의 기판에 서로 평행한 선형의 전극이 형성되어 있고, 전극에 인가되는 전압을 스위칭하여 두 기판의 평면에 평행하게 배열되어 있는 액정 분자를 재배열시키기 위한 박막 트랜지스터를 가지고 있는 액정 표시 장치가 있으며, 박막 트랜지스터는 두 전극이 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있으나, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정을 단순화하는 박막 트랜지스터 기판 및 그의 제조 방법을 제공하고자 한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 보인 절단선 Ⅱ-Ⅱ'을 따라 나타낸 단면도이고,
도 3a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 첫 번째 제조 단계에서의 기판의 배치도이고,
도 3b는 도 3a에 보인 절단선 Ⅲb-Ⅲb'을 따라 나타낸 단면도이고,
도 4a는 도 3a의 다음 단계에서의 기판의 배치도이고,
도 4b는 도 4a에 보인 절단선 Ⅳb-Ⅳb'을 따라 나타낸 단면도이고,
도 5a는 도 4a의 다음 단계에서의 기판의 배치도이고,
도 5b는 도 5a에 보인 절단선 Ⅴb-Ⅴb'을 따라 나타낸 단면도이고,
도 6부터 도 9는 도 4b에 보인 단면 구조를 가진 기판을 도 5b에 보인 단면 구조를 가진 기판으로 제조하기까지의 중단 단계를 순차적으로 나타낸 것이고,
도 9는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 단계를 통하여 제조되는 게이트 절연막 패턴을 도시한 것이고,
도 10은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 단계를 통하여 제조되는 보호막 패턴을 도시한 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 게이트 절연막 및 보호막을 유기 절연막 프린트 기법을 이용하여 형성한다.
상세하게, 본 발명에 따른 박막 트랜지스터 기판에는 절연 기판; 절연 기판 위에 제1 방향으로 연장되는 게이트선 및 게이트선의 일단에 형성되는 게이트 패드를 포함하여 형성되는 게이트 배선; 절연 기판 위에 게이트 패드 및 게이트 패드에 인접한 게이트선 부분을 드러내도록 형성되는 게이트 절연막; 게이트 절연막 위에 형성되는 반도체 패턴; 게이트 절연막 위에 형성되는 게이트선에 교차하여 제2 방향으로 연장되는 데이터선, 데이터선에 연결되어 반도체 패턴에 접촉하는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 접촉하는 드레인 전극 및 데이터선의 일단에 형성되는 데이터 패드를 포함하는 데이터 배선; 게이트 절연막 위에 데이터 패드 및 데이터 패드에 인접한 데이터선 부분을 드러내도록 형성되는 보호막을 포함한다.
여기서, 절연 기판 위에 게이트선에 평행하게 배열되는 공통 전극선, 공통 전극선에 연결되는 다수의 공통 전극 및 공통 전극선의 일단에 연결되는 공통 전극용 패드를 포함하는 공통 전극용 배선을 포함하고; 게이트 절연막은 공통 전극용 패드 및 공통 전극용 패드에 인접한 공통 전극선 부분을 함께 드러내도록 형성될 수 있다. 이 때, 게이트 절연막 또는 보호막은 유기 절연 물질로 형성될 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 위에제1 방향으로 연장되는 게이트선 및 게이트선의 일단에 형성되는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계; 절연 기판 위에 게이트 패드 및 게이트 패드에 인접한 게이트선 부분을 드러나는 게이트 절연막을 유기 절연 물질로 프린트하여 형성하는 단계; 게이트 절연막 위에 반도체 패턴을 형성하는 단계; 게이트 절연막 위에 게이트선에 교차하여 제2 방향으로 연장되는 데이터선, 데이터선에 연결되어 반도체 패턴에 접촉하는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 접촉하는 드레인 전극 및 데이터선의 일단에 형성되는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계; 게이트 절연막 위에 데이터 패드 및 데이터 패드에 인접한 데이터선 부분을 드러내는 보호막을 유기 절연 물질로 프린트하여 형성하는 단계를 포함한다.
여기서, 게이트 절연막을 형성한 후, 게이트 절연막의 표면을 평탄화하는 단계를 더 포함할 수 있다.
그러면, 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명한다.
이하에서는, 광시야각 모드를 구현하기 위하여 수평 전계를 이용하여 액정을 구동하도록 하는 액정 표시 장치용 박막 트랜지스터 기판을 실시예로하여 본 발명을 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 절단선 Ⅱ-Ⅱ'을 따라 나타낸 단면도이다.
절연 기판(10) 위에 가로 방향으로 길게 뻗어 있는 게이트선(22), 게이트선(22)의 일단에 형성되어 게이트선(22)에 주사 신호를 전달하는 게이트 패드(24) 및 게이트선(22)으로부터 돌출되어 있는 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26) 및 게이트선(22)과 평행하게 위치하며, 외부로부터 공통신호가 전달되는 공통 전극선(27) 및 공통 전극선(27)에 연결되어 세로 방향으로 뻗어 있는 다수개의 공통 전극(28)을 포함하는 공통 배선(27, 28)이 형성되어 있다.
이 때, 게이트 배선(22, 24, 26)과 공통 배선(27, 28)은 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 게이트 배선(22, 24, 26)과 공통 배선(27, 28)은 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성되고, 다른 한 층은 타물질층과의 접촉 저항이 우수한 금속 물질로 형성되는 것이 바람직하다.
절연 기판(10) 위에는 유기 절연 물질로 이루어진 게이트 절연막(30)이 게이트 패드(24)를 제외한 기판의 전면 즉, 게이트선(22), 게이트 전극(26) 및 공통 배선(27, 28)을 덮고 있다. 따라서, 게이트 패드(24)는 게이트 절연막(30)에 덮혀 있지 않고 드러나 있다.
도 1에서 도면 부호 31이 가리키는 점선은 게이트 절연막(30)의 가장자리의 경계선을 가리킨다. 이 때, 게이트 절연막(30)은 BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene) 등과 같이 낮은 유전율 특성을 가지고 평탄화되어 있는 것이 바람직하다.
게이트 절연막(30) 위에는 반도체 물질 예를 들어, 비정질 규소로 이루어진 반도체 패턴(42)이 형성되어 있고, 반도체 패턴(42) 위에는 불순물이 도핑되어 있는 반도체 물질 예를 들어, 불순물이 도핑되어 있는 비정질 규소로 이루어진 저항성 접촉층 패턴(55, 56)이 형성되어 있다. 저항성 접촉층 패턴(55, 56) 위에는 반도체와의 접촉 특성이 우수하고 저저항 특성을 가지는 금속 물질로 이루어진 데이터 배선 및 데이터 배선에 연결되는 화소 배선이 형성되어 있다.
데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)의 끝에 연결되어 있어 외부로부터의 데이터 신호를 인가 받아 데이터선(62)으로 전달하는 데이터 패드(64), 데이터선(62)에서 돌출되는 소스 전극(65) 및 소스 전극(65)에 대응되는 드레인 전극(66)을 포함하고 있으며, 화소 배선은 드레인 전극(66)에 연결되어 게이트선(22)에 평행하게 뻗어 있는 화소 전극선(67)과 화소 전극선(67)에 연결되어 세로 방향으로 뻗어 있되, 공통 전극(28)과 교대로 배열되어 있는 화소 전극(68)을 포함하고 있다.
여기서, 공통 배선(27, 28)과 화소 배선(67, 68)은 절연 기판(10) 위에 서로 평행하게 위치하고 있어서, 두 배선에 서로 다른 전압이 인가되는 경우 두 배선 사이에 수평 전계가 발생하는데, 이러한 수평 전계를 이용하여 액정을 구동하도록 함으로써, 광시야각 모드를 구현한다.
데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)은 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 데이터 배선(62, 64, 65, 66)도 게이트 배선(22,24, 26)과 동일하게 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성되고, 다른 한 층은 타물질층과의 접촉 저항이 우수한 금속 물질로 형성되는 것이 바람직하다.
여기서, 게이트 전극(26), 소스 전극(65), 드레인 전극(66) 및 소스 전극(65)고 드레인 전극(66) 사이의 반도체 패턴(42) 부분은 박막 트랜지스터(TFT)를 구성한다.
반도체 패턴(42)은 소스 전극(65)과 드레인 전극(66) 사이의 영역 즉, 박막 트랜지스터의 채널 영역을 제외하면, 데이터 배선(62, 64, 65, 66)과 화소 배선(67, 68) 모두의 패턴과 동일한 패턴을 가지고 있다. 즉, 반도체 패턴(42)은 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66), 화소 전극선(67) 및 화소 전극(68)으로 이루어지는 패턴과 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터(TFT)의 채널로 정의되는 영역을 더 포함하고 있다.
저항성 접촉층 패턴(55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)와의 접촉 저항을 낮추어 주는 역할을 하는데, 데이터 배선(62, 64, 65, 66)과 화소 배선(67, 68)으로 이루어지는 패턴과 동일한 가진다. 이 때, 하나의 저항성 접촉층 패턴(55)은 일체를 이루는 데이터선(62), 데이터 패드(64) 및 소소 전극(65)에 접촉되어 있고, 다른 저항성 접촉층 패턴(56)은 일체를 이루는 드레인 전극(66), 화소 전극선(67) 및 화소 전극(68)에 접촉되어 있다.
게이트 절연막(30) 위에는 유기 절연 물질로 이루어진 보호막(70)이 게이트 패드(24) 부분 및 데이터 패드(64) 부분을 제외한 기판의 전면 즉, 데이터선(62), 소스 전극(65), 드레인 전극(66), 화소 전극선(67) 및 화소 전극(68)을 덮고 있다. 따라서, 게이트 패드(24) 및 데이터 패드(64)는 보호막(70)으로 덮혀 있지 않고 드러나 있다.
도 1에서 도면 부호 71이 가리키는 점선은 보호막(70)의 가장자리의 경계선을 가리킨다. 이때, 보호막(70)은 BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene) 등과 같이 낮은 유전율 특성을 가지고 평탄화 특성이 우수한 물질로 형성되는 것이 바람직하다.
상술한 바와 같은 본 발명에 따른 박막 트랜지스터 기판에서는 데이터선과 게이트선 사이에 두꺼운 유기 절연막이 형성되어 있어서, 두 선 사이에 야기되는 기생 캐패시턴스를 줄일 수 있다. 그리고, 본 발명의 실시예에서와 같이, 공통 전극과 화소 전극 사이에서 발생하는 수평 전계를 이용하여 액정을 구동할 경우에는 광시야각을 구현할 수 있다는 장점이 있다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 10b와 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 절연 기판(10) 위에 크롬 또는크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)과 공통 전극선(27), 공통 전극(28)을 포함하는 공통 배선(27, 28)을 형성한다.
다음, 도 4a 및 4b에 도시한 바와 같이. BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene) 등과 같이 낮은 유전율 특성을 가지는 유기 절연 물질을 프린트 기법에 의하여 게이트 배선(22, 24, 26)과 공통 배선(27, 28)이 형성된 결과의 기판 위에 프린트하여 게이트 절연막(30)을 형성한다. 이후, 후속 공정을 통하여 형성되는 막들의 증착 및 접촉 특성을 향상시키기 위하여 게이트 절연막(30)을 그라인딩(grinding)하여 평탄화할 수 있다.
이 때, 게이트 절연막(30)이 게이트 패드(24) 위에 형성되지 않도록 하기 위하여, 유기 절연 물질을 기판 위에 프린트할 때, 게이트 절연막(30)이 게이트 패드(24)를 덮지 않도록 프린트 작업 모드를 설정한다.
도면 부호 31이 가리키는 점선은 게이트 절연막(30)의 가장자리의 경계선을 가리킨다.
다음, 다시, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(30) 위에 반도체층, 불순물이 도핑된 반도체층 및 금속층을 연속적으로 증착하고, 이 다중층을 사진 식각 공정으로 패터닝하여 반도체 패턴(42), 저항성 접촉층 패턴(55, 56) 및 데이터 배선(62, 64, 65, 66)과 화소 배선(67, 68)로 이루어지는 금속 패턴을형성한다.
데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68) 하단에는 그와 동일한 패턴을 가지는 저항성 접촉층 패턴(55, 56)이 접촉되어 있고, 저항성 접촉층 패턴(55, 56) 하단에는 반도체 패턴(42)이 접촉되어 있다. 반도체 패턴(42)은 데이터배선(62, 64, 65, 66)와는 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함한다.
이러한 데이터 배선(62, 64, 65, 66), 저항성 접촉층(55, 56) 및 반도체 패턴(42)은 하나의 마스크만을 사용하여 형성할 수 있는데, 이를 도 6부터 도 9를 함께 참조하여 설명한다.
우선, 도 6에 도시한 바와 같이, 게이트 절연막(30) 위에 반도체층(40), 불순물이 도핑된 반도체층(50)을 화학 기상 증착법을 이용하여 연속 증착한다. 그리고, 계속해서, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금 등으로 이루어진 금속층(60)을 스퍼터링 따위의 방법으로 증착한다. .
다음, 금속층(60) 위에 감광막을 도포한 다음, 마스크(도면 미표시)를 통하여 감광막에 빛을 조사한 후, 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114)은 데이터 배선 및 화소 배선 부분(A)에 위치한 감광막의 제1 부분(112)이 박막 트랜지스터의 채널부(B), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 감광막의 제2 부분(114)보다 두껍게 되도록 형성하며, 기타 부분(C)은 잔류하지 않도록 형성된다. 감광막의 제2 부분(114)의 감광막의 제1부분(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(114)의 두께를 제 1 부분(112) 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴은 부분적으로 다른 투과율을 가지는 하나의 마스크를 사용하여 형성한다. 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분(C)에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막에 대응되는 부분(B)에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분(A)에서는 고분자가 거의 분해되지 않는다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이와 같이 선택 노광된 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남는다.
다음, 도 7에 도시한 바와 같이, 감광막 패턴(112, 114)을 마스크로하여 기타 부분(C)의 노출되어 있는 금속층(60)을 식각하고, 그 하부의 불순물이 도핑된반도체층(50)을 노출시킨다. 이렇게 하면, 채널부(B) 및 데이터 배선 및 화소 배선 부분(A)에 있는 금속 패턴(61)만이 남고, 기타 부분(C)의 금속층은 제거되어 그 하부에 위치하는 불순물이 도핑된 반도체층(50)이 드러난다. 금속 패턴(61)은 소스 전극(65)과 드레인 전극(66)이 아직 분리되지 않아, 데이터 배선과 화소 배선이 일체로 연결되어 있다.
다음, 도 8에 도시한 바와 같이, 기타 부분(C)의 노출된 불순물이 도핑된 반도체층(50) 및 그 하부의 반도체층(40)을 감광막의 제 2 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 불순물이 도핑된 반도체층(50) 및 반도체층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행한다. 이 때, 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다.
감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우, 감광막의 제 2 부분(114)의 두께는 반도체층(40)과 불순물이 도핑된 반도체층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(B)에 위치한 감광막의 제 2 부분(114)이 제거되어 채널부(B)의 도전체 패턴(61)이 드러나고, 기타 부분(C)의 불순물이 도핑된 반도체층(50) 및 반도체층(40)은 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선 및 화소 배선 부분(A)의 감광막의 제1 부분(112) 역시 식각되므로 두께가 얇아진다.
이 단계에서 반도체 패턴(42)이 완성된다. 그리고, 반도체 패턴(42) 위에는 저항성 접촉층용 패턴(52)이 반도체 패턴(42)과 동일한 패턴으로 형성된다.
이어, 에싱(ashing)을 통하여 채널부(B)의 금속 패턴(61) 표면에 남아 있는 감광막의 제 2 부분의 잔류물을 제거하여 한다.
다음, 도 9에 도시한 바와 같이, 남아 있는 감광막 패턴의 제 1 부분(112)을 마스크로하여 채널부(B)에 위치하는 금속 패턴(61) 및 그 하부의 저항성 접촉 패턴(52) 부분을 식각한다.
이때, 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(112)도 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 감광막 패턴의 제1 부분(112)이 식각되어 그 하부의 금속 패턴이 드러나는 일이 없도록 감광막 패턴을 두껍게 하는 것이 바람직하다.
이렇게 하면, 금속 패턴(61)에서 소스 전극(65)과 드레인 전극(66)이 분리되게 되는데, 이로서, 데이터선(62), 데이터 패드(64), 소스 전극(65)이 일체로 연결된 상태로 형성되고, 드레인 전극(66), 화소 전극선(67), 화소 전극(68)이 일체로 연결된 상태로 형성된다. 그리고, 그 하부의 저항성 접촉층 패턴(55, 56)이 완성된다.
이어, 잔류되어 있는 감광막 패턴의 제1 부분(112)을 제거하면, 도 5b에 보인 바와 같은 단면 구조를 가지는 기판을 얻을 수 있다.
다음, 다시, 도 1 및 도 2에 도시한 바와 같이. BCB 또는 PFCB 등과 같이 낮은 유전율 특성을 가지는 유기 절연 물질을 프린트 기법에 의하여 데이터 배선 및 화소 배선이 형성된 결과의 기판 위에 프린트하여 보호막(70)을 형성한다. 이 때, 보호막(70)이 게이트 패드(24) 및 데이터 패드(64) 위에 형성되지 않도록 하기 위하여, 유기 절연 물질을 기판 위에 프린트할 때, 보호막(70)이 게이트 패드(24) 및 데이터 패드(64)를 덮지 않도록 프린트 작업 모드를 설정한다.
이와 같이, 본 발명의 제조 방법에 의하여 제조된 박막 트랜지스터 기판은 게이트 패드(24) 및 데이터 패드(64)가 전면적으로 드러나기 때문에, 게이트 패드(24) 및 데이터 패드(64)가 외부 구동 IC에 접촉하는 것을 보강하기 위한 보조 게이트 패드 및 보조 데이터 패드를 형성할 필요가 없는 특징을 가지고 있다.
상술한 본 발명에 따른 박막 트랜지스터 기판은 다수의 공통 전극선을 전기적으로 연결하는 공통 신호선 및 이와 연결되어 있는 공통 신호용 패드를 포함할 수 있으며, 이에 대하여 도 10과 도 11을 참조하여 구체적으로 설명하기로 한다.
본 발명에 따른 박막 트랜지스터 기판에는, 게이트선(22) 및 게이트선(22)의 일단에 형성되는 게이트 패드(24)를 가지는 게이트 배선이 다수개 배열되어 있고, 다수개의 공통 전극선(27)이 게이트선(22) 각각의 사이에 개재되도록 배열되어 있다. 이 때, 공통 전극선(27) 각각은 이들을 전기적으로 연결하는 세로 방향으로 뻗은 공통선(38)을 통하여 연결되어 있으며, 공통 신호선의 일단에는 외부로부터 공통 신호를 전달 받아 공통 신호선으로 전달하는 공통 전극용 패드(39)가 형성되어 있다.
이러한 기판(100) 위에 게이트 절연막(30)을 프린트할 때, 도 10에 보인 바와 같이, 게이트 패드(24) 및 공통 전극용 패드(39)를 드러내도록 프린트한다.
그리고, 후속 공정에 의하여, 게이트선(22)에 교차하는 데이터선(62) 및 데이터선(62)의 일단에 형성되는 데이터 패드(24)를 가지는 데이터 배선이 추가로 형성된 기판(200) 위에 보호막(70)을 프린트할 때, 도 11에 보인 바와 같이, 이미 드러난 게이트 패드(24) 및 공통 전극용 패드(39)와 후속 공정에서 형성된 데이터 패드(64)를 모두 드러내도록 프린트한다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는 게이트 절연막과 보호막으로 패드 부분을 덮는 대신에, 프린트 기술을 사용하여 이들 패드 부분을 드러나게 함으로써, 게이트 절연막 혹은 보호막에 패드들을 드러내기 위하여 진행되는 접촉 구멍 형성 공정을 생략할 수 있는 특징이 있다.
본 발명은 유기 절연 물질로 게이트 절연막과 보호막을 형성하되, 이 게이트 절연막과 보호막을 게이트 패드 및 데이터 패드가 드러나도록 프린트하여 형성함으로써, 마스크의 사용 횟수를 줄이는 등 박막 트랜지스터 기판의 제조 공정을 단순화할 수 있다.

Claims (5)

  1. 절연 기판,
    상기 절연 기판 위에 제1 방향으로 연장되는 게이트선 및 상기 게이트선의 일단에 형성되는 게이트 패드를 포함하여 형성되는 게이트 배선;
    상기 절연 기판 위에 상기 게이트 패드 및 상기 게이트 패드에 인접한 게이트선 부분을 드러내도록 형성되는 게이트 절연막;
    상기 게이트 절연막 위에 형성되는 반도체 패턴;
    상기 게이트 절연막 위에 형성되는 상기 게이트선에 교차하여 제2 방향으로 연장되는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 접촉하는 소스 전극, 상기 소스 전극에 대응하여 상기 반도체 패턴에 접촉하는 드레인 전극 및 상기 데이터선의 일단에 형성되는 데이터 패드를 포함하는 데이터 배선;
    상기 게이트 절연막 위에 상기 데이터 패드 및 상기 데이터 패드에 인접한 데이터선 부분을 드러내도록 형성되는 보호막
    을 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 절연 기판 위에 상기 게이트선에 평행하게 배열되는 공통 전극선, 상기 공통 전극선에 연결되는 다수의 공통 전극 및 상기 공통 전극선의 일단에 연결되는 공통 전극용 패드를 포함하는 공통 전극용 배선을 포함하고,
    상기 게이트 절연막은 상기 공통 전극용 패드 및 상기 공통 전극용 패드에 인접한 상기 공통 전극선 부분을 함께 드러내도록 형성되어 있는 박막 트랜지스터 기판.
  3. 제1항 또는, 제2항에서,
    상기 게이트 절연막 또는 상기 보호막은 유기 절연 물질로 형성되는 박막 트랜지스터 기판.
  4. 절연 기판 위에 제1 방향으로 연장되는 게이트선 및 상기 게이트선의 일단에 형성되는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;
    상기 절연 기판 위에 상기 게이트 패드 및 상기 게이트 패드에 인접한 게이트선 부분을 드러나는 게이트 절연막을 유기 절연 물질로 프린트하여 형성하는 단계;
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계;
    상기 게이트 절연막 위에 상기 게이트선에 교차하여 제2 방향으로 연장되는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 접촉하는 소스 전극, 상기 소스 전극에 대응하여 상기 반도체 패턴에 접촉하는 드레인 전극 및 상기 데이터선의 일단에 형성되는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;
    상기 게이트 절연막 위에 상기 데이터 패드 및 상기 데이터 패드에 인접한 데이터선 부분을 드러내는 보호막을 유기 절연 물질로 프린트하여 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 게이트 절연막을 형성한 후, 상기 게이트 절연막의 표면을 평탄화하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020010035303A 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 제조 방법 KR100720099B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020010035303A KR100720099B1 (ko) 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 제조 방법
JP2003507898A JP2004531086A (ja) 2001-06-21 2002-06-20 薄膜トランジスタ基板及びその製造方法
US10/481,236 US7312470B2 (en) 2001-06-21 2002-06-20 Thin film transistor array panel and method for fabricating the same
PCT/KR2002/001174 WO2003001606A1 (en) 2001-06-21 2002-06-20 Thin film transistor array panel and method for fabricating the same
CNB02812362XA CN1270388C (zh) 2001-06-21 2002-06-20 薄膜晶体管阵列面板及其制造方法
TW091113700A TW541588B (en) 2001-06-21 2002-06-21 Thin film transistor array panel and method for fabricating the same
US11/964,500 US7473573B2 (en) 2001-06-21 2007-12-26 Thin film transistor array panel and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010035303A KR100720099B1 (ko) 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020096613A true KR20020096613A (ko) 2002-12-31
KR100720099B1 KR100720099B1 (ko) 2007-05-18

Family

ID=19711160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035303A KR100720099B1 (ko) 2001-06-21 2001-06-21 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (6)

Country Link
US (2) US7312470B2 (ko)
JP (1) JP2004531086A (ko)
KR (1) KR100720099B1 (ko)
CN (1) CN1270388C (ko)
TW (1) TW541588B (ko)
WO (1) WO2003001606A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
CN100371813C (zh) * 2003-10-14 2008-02-27 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN1744293B (zh) * 2004-09-03 2011-06-08 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制作方法
JP2006303449A (ja) 2005-04-21 2006-11-02 Samsung Sdi Co Ltd アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置
US20070262312A1 (en) * 2006-05-11 2007-11-15 Au Optronics Corp. Thin film transistor array substrate structures and fabrication method thereof
US7688419B2 (en) 2006-05-11 2010-03-30 Au Optronics Corp. Thin film transistor array substrate structures and fabrication method thereof
US20080079880A1 (en) * 2006-10-02 2008-04-03 Nano Loa, Inc. Method of manufacturing liquid crystal display device
KR101423671B1 (ko) 2008-02-04 2014-07-25 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
KR101980765B1 (ko) * 2012-12-26 2019-08-28 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN106206746B (zh) * 2016-09-28 2020-07-24 京东方科技集团股份有限公司 薄膜晶体管、goa电路、显示基板和显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691277A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Liquiddcrystal display panel
JPH03102324A (ja) * 1989-09-18 1991-04-26 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH0823101A (ja) 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
JPH07134314A (ja) * 1993-11-09 1995-05-23 Hitachi Ltd 液晶表示装置およびその製造方法
JP3632934B2 (ja) 1995-10-04 2005-03-30 株式会社 日立ディスプレイズ アクティブマトリクス型液晶表示装置
JPH09312334A (ja) 1996-05-22 1997-12-02 Sony Corp 層間絶縁膜の形成方法
FR2751131B1 (fr) * 1996-07-09 2001-11-09 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
JPH11242241A (ja) * 1997-05-26 1999-09-07 Mitsubishi Electric Corp 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法
JPH1145543A (ja) 1997-07-25 1999-02-16 Mitsumi Electric Co Ltd フレキシブルディスク
EP0919850B1 (en) 1997-11-25 2008-08-27 NEC LCD Technologies, Ltd. Active matrix liquid-crystal display device and method for making the same
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
KR100453176B1 (ko) 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
JP4472064B2 (ja) * 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001075126A (ja) * 1999-07-06 2001-03-23 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
KR100623981B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100646780B1 (ko) * 1999-08-12 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100351874B1 (ko) * 1999-09-14 2002-09-12 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시소자
KR100620846B1 (ko) * 1999-10-15 2006-09-06 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100326881B1 (ko) * 1999-10-15 2002-03-13 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
JP3394483B2 (ja) * 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
KR100623987B1 (ko) * 2000-06-09 2006-09-13 삼성전자주식회사 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법
KR100870000B1 (ko) * 2001-05-18 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 액정 표시 장치

Also Published As

Publication number Publication date
US20050012150A1 (en) 2005-01-20
JP2004531086A (ja) 2004-10-07
US20080108187A1 (en) 2008-05-08
CN1270388C (zh) 2006-08-16
KR100720099B1 (ko) 2007-05-18
WO2003001606A1 (en) 2003-01-03
US7312470B2 (en) 2007-12-25
TW541588B (en) 2003-07-11
US7473573B2 (en) 2009-01-06
CN1518774A (zh) 2004-08-04

Similar Documents

Publication Publication Date Title
US7473573B2 (en) Thin film transistor array panel and method for fabricating the same
KR100729763B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
WO2004036303A1 (en) A thin film translator array panel and a method for manufacturing the panel
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100601177B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100720089B1 (ko) 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100656914B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030042080A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20020032212A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13