KR100656914B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100656914B1 KR100656914B1 KR1020000059556A KR20000059556A KR100656914B1 KR 100656914 B1 KR100656914 B1 KR 100656914B1 KR 1020000059556 A KR1020000059556 A KR 1020000059556A KR 20000059556 A KR20000059556 A KR 20000059556A KR 100656914 B1 KR100656914 B1 KR 100656914B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- pad
- data line
- data
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 39
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 123
- 239000010408 film Substances 0.000 claims description 63
- 239000004020 conductor Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000206 photolithography Methods 0.000 claims description 11
- 238000002834 transmittance Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 23
- 238000005530 etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막이 형성되어 있다. 게이트 절연막 위에 반도체층이 형성되어 있고, 반도체층 위에 에치 스톱퍼막이 형성되어 있다. 에치 스톱퍼막과 동일한 층으로 화소 영역에는 다수의 돌기 패턴이 형성되어 있다. 반도체층 위에 저항성 접촉층이 형성되어 있고, 그 위에 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 위에는 보호막이 형성되어 있고, 보호막에 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍이 형성되어 있다. 이때, 화소 영역의 보호막과 게이트 절연막이 제거되어 돌기 패턴이 드러날 수도 있다. 화소 영역에는 드레인 전극 및 돌기 패턴과 접촉하고 있는 화소 전극이 형성되어 있고, 게이트 패드 및 데이터 패드 위에는 이들과 연결되는 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 돌기 패턴이 다중 영역을 형성하여 광시야각을 확보할 수 있으며, 이러한 돌기 패턴을 마스크를 따로 사용하지 않고 에치 스톱퍼막과 함께 한 번의 사진 공정으로 형성하여 공정을 단순화할 수 있다.
에치 스톱퍼막, 돌기 패턴, 마스크, 사진 공정
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb 선을 따라 잘라 도시한 단면도이고,
도 5는 도 4b 다음 단계에서의 단면도이고,
도 6 내지 도 8은 도 5 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,
도 9a는 도 8 다음 단계에서의 배치도이고,
도 9b는 도 9a에서 Ⅸb-Ⅸb 선을 따라 잘라 도시한 단면도이고,
도 10a는 도 9a 다음 단계에서의 배치도이고,
도 10b는 도 10a에서 Ⅹb-Ⅹb 선을 따라 잘라 도시한 단면도이고,
도 11은 본 발명의 제1 실시예에 따른 화소 전극과 돌기 패턴을 함께 도시한 배치도이고,
도 12는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 대응하는 색 필터 기판에 형성되어 있는 돌기 패턴을 도시한 배치도이고,
도 13은 도 11 및 도 12에 도시한 화소 전극과 돌기 패턴을 함께 도시한 배치도이고,
도 14는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 15는 도 14에서 XⅤ-XⅤ 선을 따라 잘라 도시한 단면도이고,
도 16a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 보호막을 형성하는 공정을 도시한 배치도이고,
도 16b는 도 16a에서 XVIa-XVIa 선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이 루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다. 박막 트랜지스터가 형성되는 기판에는 다수의 배선, 즉 다수의 게이트선 및 데이터선이 각각 행과 열 방향으로 형성되어 있으며, 박막 트랜지스터는 게이트선의 일부인 게이트 전극, 데이터선의 일부인 소스 전극, 소스 전극과 분리되어 대향하고 있는 드레인 전극 및 게이트 전극 상부에 형성되어 있는 반도체층으로 이루어져 있다. 게이트선과 데이터선의 교차에 의하여 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호의 화소 전극에의 공급을 제어한다.
액정 표시 장치의 다른 한 기판에는 색 필터가 형성되어 있고, 색 필터 사이에 블랙 매트릭스가 형성되어 있으며, 박막 트랜지스터 기판의 화소 전극과 함께 전기장을 형성하는 공통 전극도 형성되어 있다.
여기서, 박막 트랜지스터를 제조하는 방법에 대하여 간략히 설명한다. 먼저, 기판 위에 게이트 전극을 포함하는 게이트 배선을 형성하고 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한다. 그 위에 소스 및 드레인 전극을 포함하는 데이터 배선을 형성하고 그 위에 보호막과 화소 전극을 차례로 형성한다. 한편, 반도체층을 형성한 후 그 위에 에치 스톱퍼(etch stopper)막을 형성하여 이후 소스 및 드레인 전극을 형성하고 저항성 접촉층을 분리할 때 반도체층이 과도 식각되는 것을 방지할 수도 있다. 여기서, 전자의 방법으로 형성된 박막 트랜지스터를 에치백(etch back)형이라고 하고 후자의 방법으로 형성된 박막 트랜지스터를 에치 스톱퍼형이라고 한다. 에치백형의 경우에는 공정이 단순하지만, 저항성 접촉층을 분리할 때 과도 식각을 고려하여 반도체층의 두께를 두껍게 형성해야 하고, 과도 식각 시 식각율을 조절하기가 어렵고 식각의 균일도가 떨어져 박막 트랜지스터 특성이 균일하지 않을 수 있으며, 누설 전류로 인해 플리커가 발생하여 화질이 떨어질 수 있다. 에치 스톱퍼형의 경우에는 에치백형의 문제를 어느 정도 해결할 수 있으나 공정이 복잡한 문제점이 있다.
한편, 액정 표시 장치에서 광시야각을 확보하기 위해 화소 전극이나 공통 전극에 개구 패턴 또는 돌기 패턴을 형성하는 방법이 제시되고 있으나, 이러한 방법 또한 공정이 복잡한 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 공정을 단순화하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 에치 스톱퍼막과 돌기 패턴을 동시에 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선은 게이트 절연막으로 덮여 있다. 게이트 절연막 위에 반도체층이 형성되어 있고, 반도체층 위에 에치 스톱퍼막이 형성되어 있다. 소스 전극, 드레인 전극 및 게이트선과 교차하여 화소 영역을 정의하는 데 이터선을 포함하는 데이터 배선이 형성되어 있다. 에치 스톱퍼막과 동일한 층으로 다수의 돌기 패턴이 형성되어 있다. 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막이 형성되어 있고, 제1 접촉 구멍을 통해 드레인 전극과 연결되는 화소 전극이 형성되어 있다.
여기서, 데이터 배선과 반도체층 사이에 저항성 접촉층이 더 형성되어 있고, 데이터 배선과 저항성 접촉층은 동일한 평면적 모양을 가지며, 에치 스톱퍼막과 돌기 패턴이 형성되어 있는 부분을 제외하고 데이터 배선과 반도체층은 동일한 평면적 모양을 갖는다.
화소 영역의 보호막과 게이트 절연막이 제거되어 기판과 화소 전극이 접촉하고 있을 수도 있다.
한편, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하며, 보호막 및 게이트 절연막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며, 제2 및 제3 접촉 구멍을 통해 게이트 패드 및 데이터 패드와 각각 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드가 더 형성되어 있을 수 있다.
화소 전극은 ITO 또는 IZO와 같은 투명 도전 물질로 이루어질 수 있다.
이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한다. 그 위에 게이트 절연막과 반도체층을 차례로 형성하고, 에치 스톱퍼막과 에 치 스톱퍼막과 동일한 층으로 다수의 돌기 패턴을 형성한다. 다음, 소스 전극, 드레인 전극 및 게이트선과 교차하여 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선을 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하고, 제1 접촉 구멍을 통해 드레인 전극과 연결되는 화소 전극을 형성한다.
이때, 데이터 배선과 반도체층 사이에 저항성 접촉층을 더 형성하며, 데이터 배선, 저항성 접촉층 및 반도체층은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수도 있다.
감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하며, 사진 식각 공정에서 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하는 것이 바람직하다.
여기서, 사진 식각 공정에서 제1 부분은 소스 전극과 드레인 전극 사이, 제2 부분은 데이터 배선 상부에 위치하도록 형성하는 것이 바람직하다.
제1 내지 제3 영역의 투과율을 다르게 조절하기 위하여 광마스크는 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴을 가질 수 있다.
한편, 제1 접촉 구멍을 형성할 때, 화소 영역의 보호막과 게이트 절연막을 제거하여 돌기 패턴을 드러낼 수도 있으며, 이때 화소 전극은 드레인 전극, 기판 및 돌기 패턴과 접촉하고 있다.
게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하고, 보호막을 형성할 때 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 더 형성하며, 화소 전극을 형성할 때 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다.
화소 전극은 ITO 또는 IZO와 같은 투명 도전 물질로 형성할 수 있다.
이러한 본 발명에서는 돌기 패턴이 다중 영역을 형성하여 광시야각을 확보할 수 있으며, 돌기 패턴을 마스크를 따로 사용하지 않고 에치 스톱퍼막과 함께 한 번의 사진 공정으로 형성하여 공정을 단순화할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 내지 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 크롬, 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 및 탄탈륨(Ta) 등으로 이루어진 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선이 형 성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)에 연결되어 있는 게이트 전극(22) 및 게이트선(21)의 끝에 연결되어 외부로부터의 게이트 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
여기서, 게이트 배선(21, 22, 23)은 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
게이트 배선(21, 22, 23) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 질화규소 따위로 이루어진 에치 스톱퍼막(91)이 형성되어 있다. 또한, 반도체층(42, 44) 위에는 에치 스톱퍼막(91)과 동일한 층으로 돌기 패턴(92, 93, 94)이 형성되어 있는데, 이에 대하여는 이후에 자세히 설명하기로 한다. 반도체층(41) 위에는 인과 같은 n형 불순물이 도핑되어 있는 비정질규소 따위로 이루어진 저항성 접촉층(52, 53)이 형성되어 있다.
저항성 접촉층(52, 53) 위에는 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 알루미늄 또는 알루미늄 합금, 탄탈륨 따위의 도전 물질로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있으며 게이트선(21)과 교차하여 화소 영역을 정의하는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
여기서, 데이터 배선(61, 62, 63, 64)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하며, 그 예로 크롬/알루미늄(또는 알루미늄 합금)의 이중층 또는 알루미늄/몰리브덴의 이중층을 들 수 있다.
이때, 저항성 접촉층(52, 53)은 그 하부의 반도체층(41)과 그 상부의 데이터 배선(61, 62, 63, 64)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64)과 완전히 동일한 형태를 가진다. 한편, 반도체층(41)은 에치 스톱퍼막(91)이 형성되어 있는 부분을 제외하면 데이터 배선(61, 62, 63, 64) 및 그 하부의 저항성 접촉층(52, 53)과 동일한 형태를 가지며, 화소 영역에 형성되어 있는 돌기 패턴(92, 93, 94)은 그 하부의 반도체층(42, 44)과 동일한 모양을 갖는다.
데이터 배선(61, 62, 63, 64) 위에는 질화규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)에는 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)이 형성되어 있고, 데이터 패드(64)를 드러내는 접촉 구멍(74)이 형성되어 있다. 한편, 화소 영역에는 보호막(70)과 게이트 절연막(30)이 제거되어 접촉 구멍(72)이 형성되어 있는데, 이때 화소 영역에는 돌기 패턴(92, 93, 94)과 그 하부의 반도체층(42, 44) 및 게이트 절연막(30)이 남아 있고 나머지 부분에서는 기판(10)이 드러나 있다.
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어져 있으며, 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다. 또한, 화소 영역에는 보조 패드(83, 84)와 동일한 물질로 이루어져 있으며, 접촉 구멍(72)을 통해 드레인 전극(63)과 전기적으로 연결되고 돌기 패턴(92, 93, 94)을 덮는 화소 전극이 형성되어 있다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 10b와 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 기판(10) 위에 게이트 배선용 도전체층을 스퍼터링 따위의 방법으로 증착하고 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 질화규소로 이루어진 게이트 절연막(30), 비정질규소층(40), 질화규소층을 화학 기상 증착법 따위를 이용하여 차례로 증착하고, 질화규소층을 사진 식각 공정으로 패터닝하여 게이트 전극(22) 상부의 비정질규소층(40) 위에 에치 스톱퍼막(91)을 형성하고 화소 영역에 돌기 패턴(92, 93, 94)을 형성한다.
다음, 도 5에서와 같이, 도핑된 비정질규소층(50)을 화학 기상 증착법 따위 로 증착하고 데이터 배선용 도전체층(60)을 스퍼터링과 같은 방법으로 증착한 후, 감광막을 1 ㎛ 내지 2 ㎛의 두께로 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(100)를 통하여 감광막에 빛을 조사한 후 사진 공정으로 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(62)과 드레인 전극(63) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(61, 62, 63, 64)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 얇게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이때, 채널부(C)에 남아 있는 제1 부분(114)의 두께와 데이터 배선부(A)에 남아 있는 제2 부분(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막 패턴의 두께를 달리하는 방법에는 여러 가지가 있을 수 있으며, C 부분의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투과막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 다음, 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
여기서, 얇은 두께의 제1 부분(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상의 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 하여 형성할 수도 있다.
다음, 제1 부분(114) 및 그 하부의 막들, 즉 도전체층(60), 도핑된 비정질규소층(50) 및 비정질규소층(40)에 대한 식각을 진행한다.
먼저, 도 6에서와 같이, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 도핑된 비정질규소층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나 는 일이 생기지 않도록 한다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)의 도전체층(60)은 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 도핑된 비정질규소층(50)이 드러난다. 이때 남은 도전체층(60)은 소스 및 드레인 전극(62, 63)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(61, 62, 63, 64)의 형태와 동일하다. 또한, 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
다음, 도 7에서와 같이, 기타 부분(B)의 도핑된 비정질규소층(50) 및 그 하부의 비정질규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질규소층(50) 및 비정질규소층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 비정질규소층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 비정질규소층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 비정질규소층(40)과 도핑된 비정질규소층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(C)의 제1 부분(114)이 제거되어 도전체층(60)이 드러나고, 기타 부분(B)의 도핑된 비정질규소층(50) 및 비정질규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러나며, 화소 영역에는 돌기 패턴(92, 93, 94)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
다음, 애싱을 통하여 채널부(C)의 소스/드레인용 도전체층(60) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 8에서와 같이, 채널부(C)의 도전체층(60) 및 그 하부의 도핑된 비정질규소층(50)을 식각하여 에치 스톱퍼막(91)을 드러낸다. 이때, 식각은 도전체층(60)과 도핑된 비정질규소층(50) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 도전체층(60)에 대해서는 습식 식각으로, 도핑된 비정질규소층(50)에 대해서는 건식 식각으로 행할 수도 있다. 이때의 식각은 에치 스톱퍼막(91) 및 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(61, 62, 63, 64)이 드러나는 일이 없도록 감광막 패턴이 두꺼워야 함은 물론이다.
마지막으로, 남아 있는 감광막의 제2 부분(112)을 제거하면, 도 9a 및 도 9b에서와 같이, 소스 전극(62)과 드레인 전극(63)이 분리되면서 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53)이 완성된다. 여기서, 감광막의 제2 부분(112)의 제거는 채널부(C)의 도전체층(60)을 제거한 후 그 하부의 도핑된 비정질규소층(50)을 제거하기 전에 이루어질 수도 있다.
이와 같이 하여 데이터 배선(61, 62, 63, 64)을 형성한 후, 도 10a 및 도 10b에서와 같이, 질화규소를 화학 기상 증착법으로 증착하거나 유기 절연막을 스핀 코팅하여 보호막(70)을 형성하고 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
마지막으로, 앞서의 도 1 및 도 2에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 방법으로 증착하고 사진 식각 공정으로 패터닝하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되는 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 돌기 패턴(92, 93, 94)을 형성하는데 마스크를 추가하지 않고 에치 스톱퍼막(91)과 함께 한 번의 사진 공정으로 형성하여 공정을 단순화하며, 돌기 패턴(92, 93, 94)의 높이를 균일하게 형성하여 박막 트랜지스터 기판과 색 필터 기판 사이에 형성되는 프린지 필드의 세기를 강화시킬 수 있다.
그러면, 이러한 돌기 패턴(92, 93, 94)에 대하여 도 11 내지 도 13을 참조하여 상세히 설명한다.
도 11은 본 발명의 제1 실시예에 따른 화소 전극과 돌기 패턴을 함께 도시한 배치도이고, 도 12는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에 대응하는 색 필터 기판에 형성되어 있는 돌기 패턴을 도시한 배치도이고, 도 13은 도 11 및 도 12에 도시한 화소 전극과 돌기 패턴을 함께 도시한 배치도이다.
도 11에서와 같이, 직사각형의 화소 전극(80)의 중간부에 오른쪽에서 왼쪽으로 갈수록 가늘어지는 제1 돌기부(94)가 형성되어 있고, 제1 돌기부(94)의 입구 양쪽은 완만한 각도로 구부러져 있다. 제1 돌기부(94)를 중심으로 하여 화소 전극(80)을 상부와 하부로 구분할 때 상부와 하부에는 각각 제2 및 제3 돌기부(93, 92)가 형성되어 있다. 제2 및 제3 돌기부(93, 92)는 각각 화소 전극(80)의 상부와 하부를 대각선으로 가로지르며 서로 대칭을 이루고 있다.
한편, 화소 전극(80)에 대응하는 공통 전극에는 도 12에서와 같은 돌기 패턴이 형성되어 있다.
도 12에서와 같이, 공통 전극에는 가로 방향으로 형성되어 있는 줄기부(211), 줄기부(211)로부터 각각 사선 방향으로 상하로 뻗어나가 있는 제1 및 제2 가지부(212, 214), 제1 및 제2 가지부(212, 214)로부터 각각 세로 방향으로 상하로 뻗어나가 있는 제1 및 제2 가지단부(213, 215)를 포함하는 제4 돌기부(210)가 형성되어 있다. 또한, 공통 전극에는 제1 가지부(212)와 나란하게 사선 방향으로 형성되어 있는 중앙부(221), 중앙부(221)로부터 가로 방향으로 뻗어 있는 가로단부(222), 중앙부(221)로부터 세로 방향으로 뻗어 있는 세로단부(223)를 포함하는 제5 돌기부(220)와 제4 돌기부(210)에 대하여 제5 돌기부(220)와 대칭을 이루고 있는 제6 돌기부(230)가 형성되어 있다. 이러한 배치의 제4 내지 제6 돌기부(210, 220, 230)는 화소 전극에 대응하는 영역마다 반복적으로 형성되어 있다.
화소 전극(80)과 돌기 패턴(92, 93, 94)이 형성되어 있는 박막 트랜지스터 기판과 공통 전극과 돌기부(210, 220, 230)가 형성되어 있는 색 필터 기판을 정렬하면 도 13에서와 같다.
도 13에서와 같이, 제1 내지 제3 돌기부(94, 93, 92)와 제4 내지 제6 돌기부(210, 220, 230)가 교대로 배치되어 화소 전극(80)을 다수의 영역으로 분할하고 있다. 이렇게 하면, 화소 전극(80)과 공통 전극에 전압이 인가되어 전기장이 형성되었을 때 액정 분자(150)가 네 방향으로 분산되어 넓은 시야각을 얻을 수 있다.
이와 같이 박막 트랜지스터 기판과 색 필터 기판에 각각 돌기 패턴(92, 93, 94)과 돌기부(210, 220, 230)를 형성할 수도 있으나, 박막 트랜지스터 기판에 돌기 패턴(92, 93, 94)을 형성하고 색 필터 기판에 돌기부(210, 220, 230)와 동일한 모양의 개구 패턴을 형성할 수도 있으며, 색 필터 기판에는 패턴을 형성하지 않고 박막 트랜지스터 기판에 돌기 패턴(92, 93, 94)과 돌기부(210, 220, 230)와 동일한 모양의 개구 패턴을 함께 형성할 수도 있다. 또한, 돌기 패턴(92, 93, 94)과 돌기부(210, 220, 230)의 형태는 본 발명의 실시예에 한정되는 것이 아니라 다중 영역을 형성하는 여러가지 다른 형태를 가질 수 있다.
한편, 화소 영역의 보호막(70)과 게이트 절연막(30)을 제거하지 않고 보호막(70) 위에 화소 전극(80)을 형성할 수도 있다. 이에 대하여 도 14 내지 도 16b를 참조하여 본 발명의 제2 실시예로 설명한다.
먼저, 도 14 및 도 15를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 14는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 15는 도 14에서 XⅤ-XⅤ 선을 따라 잘라 도시한 단면도이다.
도 14 및 도 15에서와 같이, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 제1 실시예와 거의 동일한 구조를 갖지만, 화소 영역에 게이트 절연막(30)과 보호막(70)이 남아 있어서 보호막(70)이 돌기 패턴(92, 93, 94)을 덮고 있는 점이 다르다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 16a 및 도 16b, 앞서의 도 14 및 도 15를 참조하여 간략히 설명한다.
여기서, 데이터 배선(61, 62, 63, 64)을 형성하는 공정까지는 앞서의 제1 실시예와 동일하므로 제1 실시예의 공정을 참조하면 된다.
데이터 배선(61, 62, 63, 64)을 형성한 후에는 도 16a 및 도 16b에서와 같이, 보호막(70)을 형성하고 사진 식각 공정으로 패터닝하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(73, 72, 74)을 형성한다.
다음, 앞서의 도 14 및 도 15에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 본 발명에서는 돌기 패턴에 의해 다중 영역을 형성하여 광시야각을 확보하며, 이러한 돌기 패턴을 마스크를 따로 사용하지 않고 에치 스톱퍼막과 함께 한 번의 사진 공정으로 형성하여 공정을 단순화하며, 돌기 패턴의 높이를 균 일하게 형성하여 박막 트랜지스터 기판과 색 필터 기판 사이에 형성되는 프린지 필드의 세기를 강화시킬 수 있다.
Claims (18)
- 절연 기판,상기 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선,상기 게이트 배선을 덮고 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 반도체층 위에 형성되어 있는 에치 스톱퍼막,소스 전극, 드레인 전극 및 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선,상기 에치 스톱퍼막과 동일한 층으로 형성되어 있는 다수의 돌기 패턴,상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막,상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 데이터 배선과 상기 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항 또는 제2항에서,상기 데이터 배선과 상기 저항성 접촉층은 동일한 평면적 모양을 갖는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 에치 스톱퍼막과 상기 돌기 패턴이 형성되어 있는 부분을 제외하고 상기 데이터 배선과 상기 반도체층은 동일한 평면적 모양을 갖는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 화소 영역의 상기 보호막과 상기 게이트 절연막이 제거되어 상기 기판과 상기 화소 전극이 접촉하고 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,상기 보호막 및 상기 게이트 절연막은 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며,상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되며 상기 화소 전극과 동일한 층으로 형성되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 화소 전극은 ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
- 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,게이트 절연막을 형성하는 단계,반도체층을 형성하는 단계,에치 스톱퍼막과 상기 에치 스톱퍼막과 동일한 층으로 다수의 돌기 패턴을 형성하는 단계,소스 전극, 드레인 전극 및 상기 게이트선과 교차하여 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선을 형성하는 단계,상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 데이터 배선과 상기 반도체층 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 데이터 배선, 상기 저항성 접촉층 및 상기 반도체층은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에서,상기 사진 식각 공정에서 상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에서,상기 사진 식각 공정에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제12항에서,상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위하여 상기 광마스크는 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴을 가지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 제1 접촉 구멍을 형성하는 단계에서, 상기 화소 영역의 상기 보호막과 상기 게이트 절연막을 제거하여 상기 돌기 패턴을 드러내는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 화소 전극은 상기 드레인 전극, 상기 기판 및 상기 돌기 패턴과 접촉하고 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하고,상기 보호막을 형성하는 단계에서 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 더 형성하며,상기 화소 전극을 형성하는 단계에서 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 화소 전극은 ITO 또는 IZO와 같은 투명 도전 물질로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000059556A KR100656914B1 (ko) | 2000-10-10 | 2000-10-10 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000059556A KR100656914B1 (ko) | 2000-10-10 | 2000-10-10 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020028520A KR20020028520A (ko) | 2002-04-17 |
| KR100656914B1 true KR100656914B1 (ko) | 2006-12-12 |
Family
ID=19692789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000059556A KR100656914B1 (ko) | 2000-10-10 | 2000-10-10 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100656914B1 (ko) |
-
2000
- 2000-10-10 KR KR1020000059556A patent/KR100656914B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020028520A (ko) | 2002-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100870013B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20020058270A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100720099B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| US7605416B2 (en) | Thin film translator array panel and a method for manufacturing the panel | |
| KR20060133818A (ko) | 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판 | |
| KR20010009267A (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100656914B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100333979B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100709708B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20000067259A (ko) | 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100720096B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100816334B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100816332B1 (ko) | 액정 표시 장치 | |
| KR20020056111A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100333984B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100816339B1 (ko) | 박막 트랜지스터 기판 | |
| KR100729768B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111115 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |