KR100709710B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100709710B1 KR100709710B1 KR1020000047003A KR20000047003A KR100709710B1 KR 100709710 B1 KR100709710 B1 KR 100709710B1 KR 1020000047003 A KR1020000047003 A KR 1020000047003A KR 20000047003 A KR20000047003 A KR 20000047003A KR 100709710 B1 KR100709710 B1 KR 100709710B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain electrode
- gate
- film
- pad
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011651 chromium Substances 0.000 claims abstract description 16
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 15
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 229910000838 Al alloy Inorganic materials 0.000 claims description 20
- 238000000206 photolithography Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 239000011159 matrix material Substances 0.000 abstract description 4
- 238000002834 transmittance Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 80
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000004020 conductor Substances 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Abstract
절연 기판 위에 AlNd 따위로 이루어진 게이트 배선을 형성한다. 다음, 게이트 절연막과 비정질규소층, 도핑된 비정질규소층 및 AlNd층을 차례로 증착하고 위치에 따라 투과율이 다른 마스크를 사용하여 데이터 배선, 저항성 접촉층 및 반도체층을 형성한다. 다음, 보호막과 투명 도전막을 차례로 증착하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한다. 다음, 크롬 또는 몰리브덴-텅스텐막을 증착한 후 위치에 따라 투과율이 다른 마스크를 사용하여 화소 전극을 형성하고 드레인 전극, 게이트 패드 및 데이터 패드의 접촉 구멍을 각각 채우는 각각의 접촉부를 형성하며, 드레인 전극, 게이트 패드 및 데이터 패드와 이들의 접촉부 사이에 각각 화소 전극 연장부, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 여기서, 게이트 패드, 드레인 전극 및 데이터 패드와 투명 도전막 사이에 접촉부가 형성되어 접촉 저항을 줄일 수 있으며, AlNd막과 투명 도전막의 반응을 방지할 수 있다. 접촉부가 소스 전극, 드레인 전극, 반도체층을 포함하는 박막 트랜지스터 위에도 형성되어 블랙 매트릭스의 역할을 할 수 있다. 또한, 보조 게이트 패드, 보조 데이터 패드 및 화소 전극과 접촉부를 한 번의 사진 공정으로 형성하므로 공정 수를 줄일 수 있다.
AlNd, 투명 도전막, 접촉 저항, 사진 공정
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,
도 4는 도 3a 다음 단계에서의 단면도로서, 마스크와 함께 도시한 것이고,
도 5a 내지 도 5c는 도 4 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,
도 6a는 도 5c 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고,
도 7은 도 6b 다음 단계에서의 단면도이고,
도 8a는 도 7 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 8b는 도 8a에서 Ⅷb-Ⅷb 선을 따라 잘라 도시한 단면도이고,
도 9는 도 8b 다음 단계에서의 단면도로서, 마스크와 함께 도시한 것이고,
도 10은 도 9 다음 단계에서의 단면도이고,
도 11a 내지 도 11c는 도 10 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 것이고,
도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 13은 도 12에서 XⅢ-XⅢ 선을 따라 잘라 도시한 단면도이고,
도 14a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 14b는 도 14a에서 XⅣb-XⅣb 선을 따라 잘라 도시한 단면도이고,
도 15a는 도 14a 다음 단계에서의 배치도이고,
도 15b는 도 15a에서 XⅤb-XⅤb 선을 따라 잘라 도시한 단면도이고,
도 16a는 도 15a 다음 단계에서의 배치도이고,
도 16b는 도 16a에서 XⅥb-XⅥb 선을 따라 잘라 도시한 단면도이고,
도 17은 도 16b 다음 단계에서의 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나 로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다. 박막 트랜지스터가 형성되는 기판에는 다수의 배선, 즉 다수의 게이트선 및 데이터선이 각각 행과 열 방향으로 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 제어하여 화소 전극으로 내보낸다.
이러한 액정 표시 장치에서는 화면이 커질수록 배선이 길어지게 되고 배선을 통해 전달되는 신호의 지연이 발생한다. 이러한 신호의 지연을 줄이기 위해서 배선의 저항을 줄이는 것이 바람직하며, 이를 위해 배선의 재료로 알루미늄(Al)막 또는 알루미늄 합금(Al alloy)막을 사용한다.
그러나, 이때 패드를 보완하기 위해서 화소 전극과 동일한 층으로 패드를 덮는 보조 패드를 형성하는데, 화소 전극을 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전막으로 형성하고 배선을 알루미늄 또는 알루미늄 합금으로 형성했을 때 다음과 같은 문제점이 있다. 게이트 패드의 알루미늄막이 ITO 막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해지며, 데이터 배선 하부의 비정질 규소층의 규소와 알루미늄막의 알루미늄의 반응으로 인하여 접촉 부 분의 저항이 높아지고 ITO막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해진다. 또한, IZO막의 경우에는 접촉부에서 산화 또는 부식을 일으키지는 않으나, 접촉 저항이 커지는 문제점이 있다.
따라서, 알루미늄과 ITO막과의 접촉을 피하기 위해 배선을 알루미늄막 또는 알루미늄 합금막과 같은 단일층으로 형성하지 않고 크롬막 또는 몰리브덴막과 함께 이중층 이상으로 형성하는 방법이 제시되었다. 그러나, 이러한 다층의 배선은 공정 수가 증가하여 생산성이 떨어지는 문제점이 있다.
또한, 접촉 저항을 낮추기 위해 알루미늄막과 ITO막 또는 IZO막을 직접 접촉시키지 않고 그 사이에 버퍼층을 형성하는데 이때는 버퍼층의 사진 식각 공정이 추가된다.
본 발명이 이루고자 하는 기술적 과제는 공정 수를 줄이는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 화소 전극과 배선 사이의 접촉부와 화소 전극을 한 번의 사진 공정으로 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막을 형성한다. 다음, 반도체층과 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막과 투명 도전막을 형성한다. 다음, 불투명 도전막을 증착하고, 불투명 도전막과 투명 도전막을 한 번의 사진 공정으로 패터닝하여 드레인 전극 접촉부 및 화소 전극을 형성한다.
여기서, 드레인 전극 접촉부는 제1 접촉 구멍을 채우며 드레인 전극과 접촉하고 있으며, 제1 접촉 구멍을 제외한 보호막과 드레인 전극 접촉부 사이에 화소 전극과 동일한 층으로 화소 전극 연장부를 더 형성하는 것이 바람직하다.
드레인 전극 접촉부는 크롬 또는 몰리브덴-텅스텐 중의 어느 하나로 이루어질 수 있다.
이때, 드레인 전극 접촉부 및 화소 전극은 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 소스 전극, 드레인 전극 및 반도체층 상부에 위치하며 제1 두께를 갖는 제1 부분, 화소 전극 상부에 위치하며 제1 부분보다 얇은 제2 두께를 갖는 제2 부분 및 두께가 없는 제3 부분을 포함하는 것이 바람직하다.
사진 식각 공정에 사용되는 마스크는 빛이 완전히 투과될 수 없는 첫째 부분과 빛이 일부만 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 있는 셋째 부분을 포함하고, 감광막 패턴은 양성 감광막이며, 마스크의 첫째, 둘째 및 셋째 부분은 노광 과정에서 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응되도록 정렬하는 것이 바람직하다.
여기서, 마스크의 둘째 부분은 노광 과정에서 광원의 분해능보다 크기가 작은 슬릿 패턴을 포함하거나 반투과막을 포함할 수 있다.
이러한 드레인 전극 접촉부 및 화소 전극을 형성할 때는 먼저, 불투명 도전막 위에 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 불투명 도전막과 투명 도전막을 차례로 식각한다. 다음, 감광막 패턴을 에치백하여 제2 부분을 제거한다. 다음, 투명 도전막을 식각하고 감광막 패턴을 제거한다.
한편, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하며, 보호막, 게이트 절연막 및 투명 도전막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있고, 드레인 전극 접촉부 및 화소 전극을 형성하는 단계에서, 제2 및 제3 접촉 구멍을 채우며 게이트 패드 및 데이터 패드와 각각 접촉하고 있는 게이트 패드 접촉부 및 데이터 패드 접촉부를 더 형성하며, 제2 및 제3 접촉 구멍을 제외한 보호막과 게이트 패드 접촉부 및 데이터 패드 접촉부 사이에 화소 전극과 동일한 층으로 형성되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다.
이때, 드레인 전극 접촉부 및 화소 전극은 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 소스 전극, 드레인 전극 및 반도체층 상부에 위치하며 제1 두께를 갖는 제1 부분, 화소 전극 상부에 위치하며 제1 부분보다 얇은 제2 두께를 갖는 제2 부분 및 두께가 없는 제3 부분을 가지며, 감광막 패턴의 제1 부분은 게이트 패드 및 데이터 패드 위에 더 형성되어 있는 것이 바람직하다.
게이트 배선과 데이터 배선은 알루미늄 합금으로 이루어질 수 있으며, 투명 도전막은 ITO 및 IZO 중 어느 하나로 이루어질 수 있다.
또한, 반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성할 수 있다. 이때, 반도체층과 저항성 접촉층 및 데이터 배선을 한 번의 사진 공정으로 형성하는 것이 바람직하다. 이때, 저항성 접촉층과 데이터 배선은 동일한 평면적 모양으로 형성되며, 소스 전극과 드레인 전극 사이를 제외한 부분에서 반도체층과 데이터 배선을 동일한 평면적 모양으로 형성한다.
한편, 데이터 배선을 하부의 크롬막과 상부의 알루미늄 합금막을 포함하는 이중막으로 형성할 수도 있다.
이러한 본 발명에서는 게이트 패드, 드레인 전극 및 데이터 패드와 투명 도전막 사이에 접촉부가 형성되어 있어 접촉 저항을 줄일 수 있으며, 배선을 이루는 알루미늄 합금막과 투명 도전막의 반응을 방지할 수 있다. 접촉부가 소스 전극, 드레인 전극, 반도체층을 포함하는 박막 트랜지스터 위에도 형성되어 있어 블랙 매트릭스의 역할을 할 수 있다. 또한, 보조 게이트 패드, 보조 데이터 패드 및 화소 전극과 접촉부를 한 번의 사진 공정으로 형성하므로 공정 수를 줄일 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 알루미늄-네오디뮴(AlNd)과 같은 알루미늄 합금막으로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
여기서, 게이트 배선(21, 22, 23)은 크롬, 알루미늄, 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 및 탄탈륨(Ta) 등의 단일막으로 형성될 수도 있고, 이중층 또는 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
게이트 배선(21, 22, 23)은 질화규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 크롬, 몰리브덴 또는 몰리브덴-텅스텐 합금, 알루미늄 또는 알루미늄 합금, 탄탈륨 따위의 도전 물질로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
여기서, 데이터 배선(61, 62, 63, 64)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하며, 그 예로 크롬/알루미늄(또는 알루미늄 합금)의 이중층 또는 알루미늄/몰리브덴의 이중층을 들 수 있다. 이에 대하여는 본 발명의 제2 실시예로 설명한다.
저항성 접촉층(52, 53)은 그 하부의 반도체층(41)과 그 상부의 데이터 배선(61, 62, 63, 64)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64)과 동일한 모양을 가진다. 한편, 반도체층(41)은 소스 전극(62)과 드레인 전극(63) 사이를 제외하면 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층(52, 53)의 모양과 동일하다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다.
보호막(70) 위에는 ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 화소 전 극(81), 화소 전극 연장부(82), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다. 보조 게이트 패드(83)는 접촉 구멍(73) 내부를 제외한 게이트 패드(23) 상부에 형성되어 있으며, 보조 데이터 패드(84)는 접촉 구멍(74) 내부를 제외한 데이터 패드(64) 상부에 형성되어 있으며, 화소 전극 연장부(82)는 접촉 구멍(72) 내부를 제외한 드레인 전극(63), 소스 전극(62), 반도체층(41) 상부에 형성되어 있다.
화소 전극 연장부(82), 보조 게이트 패드(83) 및 보조 데이터 패드(84) 위에 각각 크롬 또는 몰리브덴-텅스텐막으로 이루어진 드레인 전극 접촉부(92), 게이트 패드 접촉부(93) 및 데이터 패드 접촉부(94)가 형성되어 있다. 여기서, 게이트 패드 접촉부(93)는 접촉 구멍(73)에 채워져 게이트 패드(23)와 접촉하고 있고, 드레인 전극 접촉부(92)는 접촉 구멍(72)에 채워져 드레인 전극(63)과 접촉하고 있으며, 데이터 패드 접촉부(94)는 접촉 구멍(74)에 채워져 데이터 패드(64)와 접촉하고 있다.
이러한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에서, 알루미늄 합금막으로 이루어진 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)가 ITO 또는 IZO로 이루어진 화소 전극(81), 보조 게이트 패드(83) 및 보조 데이터 패드(84)와 직접 접촉하지 않고 그 사이에 크롬 또는 몰리브덴-텅스텐막으로 이루어진 접촉부(91, 93, 94)가 형성되어 있어 접촉 저항을 낮출 수 있다. 또한, 이러한 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 네 번의 사진 식각 공정을 사용하므로 공정 수를 줄일 수 있다. 이에 대하여는 도 3a 내지 도 11c를 참조하 여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이 절연 기판(10) 위에 AlNd와 같은 알루미늄 합금막을 스퍼터링 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 제1 사진 식각 공정으로 패터닝하여 게이트 배선(21, 22, 23)을 형성한다.
다음, 도 4에서와 같이 게이트 절연막(30), 비정질규소층(40) 및 n형 불순물이 도핑된 비정질규소층(50)을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 데이터 배선용 도전체층(60)을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착한다. 다음, 양성 감광막(110)을 도포하고 마스크(100)를 이용한 제2 사진 공정을 실시하여 도 5a에서와 같은 감광막 패턴(112, 114)을 형성한다. 이때, 사용하는 마스크(100)는 도 4에서와 같이, A 부분에 불투명 부분을 포함하고, C 부분에 슬릿 패턴 또는 부분 투과막을 포함하며 B 부분에 투명 부분을 포함하여 위치에 따라 빛의 투과율이 다른 광마스크이다. 감광막 패턴(112, 114) 중에서 소스 전극(62)과 드레인 전극(63) 사이(C)에 위치한 감광막 패턴(114)은 데이터 배선(61, 62, 63, 64)이 형성될 부분(A)에 위치한 감광막 패턴(112)보다 두께가 얇고 기타 부분(B)의 감광막은 두께가 없거나 다른 부분보다 얇다.
다음, 도 5b에서와 같이 감광막 패턴(112, 114)을 마스크로 하여 데이터 배선용 도전체층(60)과 도핑된 비정질규소층(50), 비정질규소층(40)을 식각하여 기타 부분(B)의 게이트 절연막(30)을 드러낸다.
다음, 도 5c에서와 같이 감광막 패턴(112, 114)을 에치백(etch back)하여 C 부분의 감광막 패턴(114)을 제거하여 데이터 배선용 도전체층(60)을 드러낸다.
다음, C 부분의 데이터 배선용 도전체층(60)과 도핑된 비정질규소층(50)을 제거하여 두 부분으로 분리한 후, 남아 있는 감광막 패턴(112)을 제거하여 도 6a 및 도 6b에서와 같이 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)을 완성한다.
다음, 도 7에서와 같이 질화규소를 화학 기상 증착법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000Å 이상의 두께를 갖는 보호막(70)을 형성하고 그 위에 ITO 또는 IZO와 같은 투명 도전막(80)을 증착한 후 제3 사진 공정을 실시하여 감광막 패턴(120)을 형성한다.
다음, 도 8a 및 도 8b에서와 같이 감광막 패턴(120)을 마스크로 투명 도전막(80)과 보호막(70), 게이트 절연막(30)을 차례로 식각하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)를 드러낸 후 감광막 패턴(120)을 제거한다. 이때, 투명 도전막(80)을 식각하고 감광막 패턴(120)을 제거한 후 보호막(70)과 게이트 절연막(30)을 식각하면 언더 컷(under cut)이 발생할 수 있으므로 투명 도전막(80)과 보호막(70), 게이트 절연막(30)을 식각한 후 감광막 패턴(120)을 제거하는 것이 바람직하다.
다음, 도 9에서와 같이 크롬 또는 몰리브덴-텅스텐과 같은 도전막(90)을 증착한 후 양성 감광막(140)을 도포한 후 위치에 따라 투과율이 다른 광마스크(150)를 이용한 제4 사진 공정을 실시하여 도 10에서와 같은 감광막 패턴(142, 144)을 형성한다. 이때, 사용하는 마스크(150)는 도 9에서와 같이, D 부분에 불투명 부분 을 포함하고, F 부분에 슬릿 패턴 또는 부분 투과막을 포함하며 E 부분에 투명 부분을 포함하여 위치에 따라 빛의 투과율이 다른 광마스크이다. 이때, 감광막 패턴(142, 144) 중에서 화소 전극(81)이 형성될 부분(F)에 위치한 감광막 패턴(144)은 소스 전극(62), 드레인 전극(63), 반도체층(41), 게이트 패드(23) 및 데이터 패드(64)의 상부(D)에 형성되어 있는 감광막 패턴(142)보다 두께가 얇고, 그 외 기타 부분(E)은 감광막이 형성되어 있지 않다.
다음, 도 11a에서와 같이 감광막 패턴(142, 144)을 마스크로 하여 도전막(90)을 식각하고 투명 도전막(80)도 식각한다.
다음, 도 11b에서와 같이 감광막 패턴(142, 144)을 에치백하여 F 부분의 감광막 패턴(144)을 제거한다.
다음, 도 11c에서와 같이 F 부분의 도전막(90)을 식각한 후, 남아 있는 감광막 패턴(142)을 제거하여 앞서의 도 1 및 도 2에서와 같이 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64) 위에 게이트 패드 접촉부(93), 드레인 전극 접촉부(91) 및 데이터 패드 접촉부(94)를 형성한다.
이와 같은 액정 표시 장치용 박막 트랜지스터 기판은 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)가 투명 도전막(83, 81, 84)과 직접 접촉하지 않고 그 사이에 접촉부(93, 91, 94)가 형성되어 있어 접촉 저항을 줄일 수 있으며, 배선을 이루는 알루미늄 합금막과 투명 도전막의 반응을 방지할 수 있다. 접촉부(91)가 소스 전극(62), 드레인 전극(63), 반도체층(41)을 포함하는 박막 트랜지스터 위에도 형성되어 있어 블랙 매트릭스의 역할을 할 수 있다. 또한, 보조 게이트 패드(83), 보조 데이터 패드(84) 및 화소 전극(81)과 접촉부(94. 95. 91)를 한 번의 사진 공정으로 형성하므로 공정 수를 줄일 수 있다.
한편, 데이터 배선이 알루미늄 합금막을 포함할 때 그 하부의 저항성 접촉층과의 반응을 방지하기 위해 크롬/알루미늄 합금의 이중막으로 형성하는 경우에 대하여 본 발명의 제2 실시예로 설명한다.
먼저, 도 12 및 도 13을 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 12 및 도 13에서와 같이 제2 실시예는 제1 실시예와 비슷한 구조를 가지나, 데이터 배선(61, 62, 63, 64)이 하부의 크롬막(68)과 상부의 알루미늄 합금막(69)을 포함하는 이중막으로 형성되어 있으며 데이터선(61)과 데이터 패드(64) 하부에 저항성 접촉층 및 반도체층이 형성되어 있지 않은 점이 다르다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 14a 내지 도 17, 앞서의 도 12 및 도 13을 참조하여 설명한다.
먼저, 제1 실시예의 도 3a 내지 도 3b에서와 같이 절연 기판(10) 위에 게이트 배선용 도전체층을 증착하고 제1 사진 식각 공정으로 패터닝하여 게이트 배선(21, 22, 23)을 형성한다. 다음, 도 14a 및 도 14b에서와 같이 게이트 절연막(30), 비정질규소층 및 도핑된 비정질규소층을 차례로 증착하고 제2 사진 식각 공정으로 상부의 두 층을 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다. 다음, 도 15a 및 도 15b에서와 같이 크롬막(68)과 AlNd와 같은 알루미늄 합금막(69)을 증착하고 제3 사진 식각 공정으로 패터닝하여 데이터 배선(61, 62, 63, 64)을 형성한 후, 소스 전극(62)과 드레인 전극(63) 사이의 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다. 다음, 도 16a 및 도 16b에서와 같이 보호막(70)과 투명 도전막(80)을 차례로 증착한 후 제4 사진 식각 공정으로 패터닝하여 게이트 패드(23), 드레인 전극(63) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(73, 72, 74)을 형성한다. 다음, 도 17에서와 같이 크롬막 또는 몰리브덴-텅스텐막과 같은 도전막을 증착한 후 제5 사진 공정으로 위치(D, E, F)에 따라 두께가 다른 감광막 패턴(142, 144)을 형성한다. 다음, 앞서의 제1 실시예의 도 11a 내지 도 11c의 도면에 도시한 공정을 차례로 실시하여 도 12 및 도 13에서와 같은 박막 트랜지스터 기판을 완성한다.
이와 같이 본 발명에서는 게이트 패드, 드레인 전극 및 데이터 패드가 투명 도전막과 직접 접촉하지 않고 그 사이에 접촉부가 형성되어 있어 접촉 저항을 줄일 수 있으며, 배선을 이루는 알루미늄 합금막과 투명 도전막의 반응을 방지할 수 있다. 접촉부가 소스 전극, 드레인 전극, 반도체층을 포함하는 박막 트랜지스터 위에도 형성되어 있어 블랙 매트릭스의 역할을 할 수 있다. 또한, 보조 게이트 패드, 보조 데이터 패드 및 화소 전극과 접촉부를 한 번의 사진 공정으로 형성하므로 공정 수를 줄일 수 있다.
Claims (18)
- 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체층을 형성하는 단계,상기 반도체층과 중첩하는 소스 전극을 가지는 데이터선과 상기 반도체층과 중첩하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 위에 상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막과 투명 도전막을 형성하는 단계,상기 투명 도전막 위에 불투명 도전막을 증착하는 단계,상기 불투명 도전막과 상기 투명 도전막을 한 번의 사진 공정으로 패터닝하여 드레인 전극 접촉부 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 드레인 전극 접촉부는 상기 제1 접촉 구멍을 채우며 상기 드레인 전극과 접촉하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 드레인 전극 접촉부는 크롬 또는 몰리브덴-텅스텐 중의 어느 하나로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 드레인 전극 접촉부 및 상기 화소 전극은 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 감광막 패턴은 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층 상부에 위치하는 제1 부분, 상기 화소 전극 상부에 위치하며 상기 제1 부분보다 얇은 제2 부분 및 상기 감광막 패턴이 형성되지 않은 제3 부분을 가진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제4항에서,상기 사진 식각 공정에 사용되는 마스크는 빛이 완전히 투과될 수 없는 첫째 부분과 빛이 일부만 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 있는 셋째 부분을 포함하고, 상기 감광막 패턴은 양성 감광막이며, 상기 마스크의 첫째, 둘째 및 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응되도록 정렬하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서,상기 마스크의 둘째 부분은 상기 노광 과정에서 광원의 분해능보다 크기가 작은 슬릿 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서,상기 마스크의 둘째 부분은 반투과막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제4항에서,상기 드레인 전극 접촉부 및 상기 화소 전극의 형성 단계는,상기 불투명 도전막 위에 상기 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로 하여 상기 불투명 도전막과 상기 투명 도전막을 차례로 식각하는 단계,상기 감광막 패턴을 에치백하여 상기 제2 부분을 제거하는 단계,상기 투명 도전막을 식각하는 단계,상기 감광막 패턴을 제거하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 배선 및 상기 데이터 배선은 상기 게이트 배선 및 데이터 배선과 연결되어 있는 게이트 패드 및 데이터 패드를 포함하고,상기 드레인 전극 접촉부 및 상기 화소 전극을 형성하는 단계에서,상기 보호막 위에 상기 화소 전극과 동일한 물질로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계,상기 보조 게이트 패드 위에 상기 게이트 절연막에 형성되어 있는 제2 접촉 구멍을 통해서 상기 게이트 패드와 연결되는 게이트 접촉부와 상기 보조 데이터 패드 위에 상기 보호막에 형성되어 있는 제3 접촉 구멍을 통해서 상기 데이터 패드와 연결되는 데이터 접촉부를 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 드레인 전극 접촉부 및 상기 화소 전극은 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 감광막 패턴은 상기 소스 전극, 상기 드레인 전극 및 상기 반도체층 상부에 위치하는 제1 부분, 상기 화소 전극 상부에 위치하며 상기 제1 부분보다 얇은 제2 부분 및 상기 감광막 패턴이 형성되지 않은 제3 부분을 가지며, 상기 감광막 패턴의 제1 부분은 상기 게이트 패드 및 상기 데이터 패드 위에 더 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 배선은 알루미늄 합금으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 데이터 배선은 알루미늄 합금으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 투명 도전막은 ITO 및 IZO 중 어느 하나로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 반도체층과 상기 저항성 접촉층 및 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제15항에서,상기 저항성 접촉층과 상기 데이터 배선은 동일한 평면적 모양으로 형성되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제15항에서,상기 소스 전극과 상기 드레인 전극 사이를 제외한 부분에서 상기 반도체층과 상기 데이터 배선을 동일한 평면적 모양으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 데이터 배선을 하부의 크롬막과 상부의 알루미늄 합금막을 포함하는 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000047003A KR100709710B1 (ko) | 2000-08-14 | 2000-08-14 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000047003A KR100709710B1 (ko) | 2000-08-14 | 2000-08-14 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020013309A KR20020013309A (ko) | 2002-02-20 |
| KR100709710B1 true KR100709710B1 (ko) | 2007-04-19 |
Family
ID=19683142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000047003A KR100709710B1 (ko) | 2000-08-14 | 2000-08-14 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100709710B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100914295B1 (ko) | 2007-12-27 | 2009-08-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101031674B1 (ko) * | 2003-12-29 | 2011-04-29 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 및 이에 사용되는 회절마스크 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293877A (ja) * | 1996-04-26 | 1997-11-11 | Casio Comput Co Ltd | 配線の構造及びその形成方法 |
| KR20000050881A (ko) * | 1999-01-15 | 2000-08-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR20000073730A (ko) * | 1999-05-13 | 2000-12-05 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| KR20000075031A (ko) * | 1999-05-28 | 2000-12-15 | 윤종용 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| KR20010002661A (ko) * | 1999-06-16 | 2001-01-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010097534A (ko) * | 2000-04-24 | 2001-11-08 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
-
2000
- 2000-08-14 KR KR1020000047003A patent/KR100709710B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293877A (ja) * | 1996-04-26 | 1997-11-11 | Casio Comput Co Ltd | 配線の構造及びその形成方法 |
| KR20000050881A (ko) * | 1999-01-15 | 2000-08-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR20000073730A (ko) * | 1999-05-13 | 2000-12-05 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| KR20000075031A (ko) * | 1999-05-28 | 2000-12-15 | 윤종용 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| KR20010002661A (ko) * | 1999-06-16 | 2001-01-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010097534A (ko) * | 2000-04-24 | 2001-11-08 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100914295B1 (ko) | 2007-12-27 | 2009-08-27 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020013309A (ko) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131297B2 (ja) | 液晶表示装置の製造方法 | |
| KR100720099B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100623977B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729763B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100695301B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100709708B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100601177B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100816334B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100720096B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20020043860A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20010111252A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100740930B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |