KR100720089B1 - 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비 - Google Patents

배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비 Download PDF

Info

Publication number
KR100720089B1
KR100720089B1 KR1020000057035A KR20000057035A KR100720089B1 KR 100720089 B1 KR100720089 B1 KR 100720089B1 KR 1020000057035 A KR1020000057035 A KR 1020000057035A KR 20000057035 A KR20000057035 A KR 20000057035A KR 100720089 B1 KR100720089 B1 KR 100720089B1
Authority
KR
South Korea
Prior art keywords
gate
wiring
electrode
sputtering
insulating film
Prior art date
Application number
KR1020000057035A
Other languages
English (en)
Other versions
KR20020025330A (ko
Inventor
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000057035A priority Critical patent/KR100720089B1/ko
Publication of KR20020025330A publication Critical patent/KR20020025330A/ko
Application granted granted Critical
Publication of KR100720089B1 publication Critical patent/KR100720089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 알루미늄막 또는 AlNd와 같은 알루미늄 합금막으로 이루어진 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막과 반도체층 및 저항성 접촉층을 형성한다. 다음, 하부의 크롬막과 상부의 AlNd와 같은 알루미늄 합금막으로 이루어진 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 유기 물질을 제거하는 세정을 실시한 후, 보호막을 250℃ 내지 400℃에서 증착하고 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한다. 다음, 보호막을 형성할 때의 온도보다 낮은 온도에서 열처리를 실시한 후 고주파(RF : radio frequency) 스퍼터링 챔버에서 스퍼터링을 실시한다. 다음, IZO(indium zinc oxide)와 같은 투명 도전 물질을 증착하고 패터닝하여 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이와 같이, 보호막을 형성한 후 스퍼터링을 실시함으로써 접촉 구멍을 통해 드러난 배선의 표면에 형성된 Al2O3막을 효과적으로 제거할 수 있고 이를 통해 접촉 저항을 줄일 수 있다.
AlNd, 고주파 스퍼터링, Al2O3, IZO, 접촉 저항

Description

배선의 접촉 구조 제조 방법, 이를 포함하는 박막 트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링 장비{manufacturing methods of a contact structure of wires and a thin film transistor array panel including the contact structure, and sputtering equipment used in manufacturing methods of them}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb 선을 따라 잘라 도시한 단면도이고,
도 5a는 도 4a 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선을 따라 잘라 도시한 단면도이고,
도 6a는 도 5a 다음 단계에서의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 8은 도 7에서 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이고,
도 9a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 9b는 도 9a에서 Ⅸb-Ⅸb 선을 따라 잘라 도시한 단면도이고,
도 10a 내지 도 10e는 도 9b 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,
도 11a는 도 10a 다음 단계에서의 배치도이고,
도 11b는 도 11a에서 XⅠb-XⅠb 선을 따라 잘라 도시한 단면도이고,
도 12a는 도 11a 다음 단계에서의 배치도이고,
도 12b는 도 12a에서 XⅡb-XⅡb 선을 따라 잘라 도시한 단면도이고,
도 13은 본 발명의 제1 및 제2 실시예에 따른 고주파 스퍼터링 챔버의 내부를 도시한 도면이다.
본 발명은 배선의 접촉 구조 제조 방법, 이를 포함하는 박막 트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링 장비에 관한 것이다.
일반적으로 반도체 소자에서 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다.
이때, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하고 있다. 그러나, 알루미늄 계열의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결될 때 부식이 발생하여 반도체 소자의 특성을 저하시키는 문제점을 가지고 있다. 이러한 접촉 특성을 개선하기 위해서는 배선을 알루미늄 계열로 형성할 때 다른 금속을 함께 형성할 수도 있으나, 다층의 배선을 형성하기 위해서는 서로 다른 식각액이 필요할 뿐 아니라 여러 번의 식각 공정이 필요하게 되어 제조 공정이 복잡해진다.
한편, 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다. 박막 트랜지스터가 형성되는 기판에는 다수의 배선, 즉 다수의 게이트선 및 데이터선이 각각 행과 열 방향으로 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 제어하여 화소 전극으로 내보낸다.
이러한 액정 표시 장치에서는 화면이 커질수록 배선이 길어지게 되고 배선을 통해 전달되는 신호의 지연이 발생한다. 이러한 신호의 지연을 줄이기 위해서 배선의 저항을 줄이는 것이 바람직하며, 이를 위해 배선의 재료로 알루미늄 또는 알루미늄 합금 등과 같은 저저항 물질을 사용한다.
그러나, 이때 패드를 보완하기 위해서 화소 전극과 동일한 층으로 패드를 덮는 보조 패드를 형성하는데, 화소 전극을 ITO(indium tin oxide) 또는 IZO와 같은 투명 도전막으로 형성하고 배선을 알루미늄 또는 알루미늄 합금으로 형성했을 때 다음과 같은 문제점이 있다. 게이트 패드의 알루미늄막이 ITO 막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해지며, 데이터 배선 하부의 비정질 규소층의 규소와 알루미늄막의 알루미늄의 반응으로 인하여 접촉 부분의 저항이 높아지고 알루미늄막이 ITO막과 접촉하는 부분에서 산화 또는 부식되어 접촉 특성이 불량해진다.
본 발명이 이루고자 하는 기술적 과제는 접촉 저항을 줄이는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 배선 위에 절연막을 형성하고 배선을 드러내는 접촉 구멍을 형성한 후 고주파 스퍼터링을 실시한다.
본 발명에 따른 배선의 접촉 구조를 형성하는데 있어서, 먼저 기판 상부에 금속으로 배선을 형성한다. 다음, 배선을 덮는 무기 절연막을 적층하고, 무기 절연막을 패터닝하여 배선을 드러내는 접촉 구멍을 형성한다. 다음, 스퍼터링을 실 시하고, 접촉 구멍을 통해 배선과 전기적으로 연결되는 도전층을 형성한다.
이때, 금속은 알루미늄 계열의 도전 물질로 형성하며, 무기 절연막은 질화규소로 250℃ 내지 400℃의 범위에서 적층하는 것이 바람직하다.
도전층은 투명한 도전 물질인 IZO로 형성하며, 스퍼터링은 아르곤 기체를 사용하여 실시한다.
한편, 무기 절연막을 형성한 후 열처리하며, 스퍼터링을 실시한 후 열처리할 수도 있다. 이때, 열처리는 무기 절연막의 형성 온도보다 낮은 온도에서 실시하는 것이 바람직하다.
이러한 배선의 접촉 구조 제조 방법은 박막 트랜지스터 기판의 제조 방법에도 적용할 수 있다.
먼저, 절연 기판 위에 게이트 배선을 형성하고, 데이터 배선을 형성한다. 다음, 반도체층을 형성하고, 게이트 배선, 데이터 배선 및 반도체층을 덮는 절연막을 형성한다. 다음, 절연막을 패터닝하여 게이트 배선 또는 데이터 배선을 드러내는 접촉 구멍을 형성한다. 다음, 스퍼터링을 실시하고, 접촉 구멍을 통하여 게이트 배선 또는 데이터 배선과 연결되는 도전층을 형성한다.
여기서, 게이트 배선 및 데이터 배선은 알루미늄 계열의 도전 물질을 포함하며, 절연막은 질화규소로 250℃ 내지 400℃에서 형성하는 것이 바람직하다.
도전층은 IZO로 형성하며, 스퍼터링은 아르곤 기체를 사용하여 실시하는 것이 바람직하다.
한편, 접촉 구멍을 형성한 후 열처리할 수 있고 스퍼터링을 실시한 후 열처 리할 수 있으며, 이때 열처리는 절연막을 형성할 때의 온도보다 낮은 온도에서 실시하는 것이 바람직하다.
더욱 상세하게는, 절연 기판 위에 제1 도전층을 적층하고 패터닝하여 게이트선과 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막을 형성하고, 반도체층을 형성한다. 다음, 제2 도전층을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성한다. 다음, 스퍼터링을 실시하고, 드레인 전극과 연결되는 화소 전극을 형성한다.
여기서, 제1 및 제2 도전층은 알루미늄 계열의 금속을 포함하며, 게이트 절연막 및 보호막은 질화규소로 250℃ 내지 400℃에서 형성하는 것이 바람직하다.
화소 전극은 IZO와 같은 투명 도전 물질로 형성하며, 스퍼터링은 아르곤 기체를 사용하여 실시하는 것이 바람직하다.
이때, 접촉 구멍을 형성한 후 열처리하거나, 스퍼터링을 실시한 후 열처리할 수 있으며, 이때 열처리는 게이트 절연막 및 보호막을 형성할 때의 온도보다 낮은 온도에서 실시하는 것이 바람직하다.
한편, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함한다. 보호막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으 며, 화소 전극과 동일한 층으로 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다.
여기서, 데이터 배선 및 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하며, 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함한다.
이때, 사진 식각 공정에서 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 사진 식각 공정에서 제1 부분은 소스 전극과 드레인 전극 사이, 제2 부분은 데이터 배선 상부에 위치하도록 형성하는 것이 바람직하다.
제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있을 수 있으며, 제1 부분의 두께는 제2 부분의 두께에 대하여 1/2 이하로 형성하는 것이 바람직하다.
한편, 반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성할 수 있으며, 데이터 배선과 저항성 접촉층 및 반도체층을 한 번의 사진 공정으로 형성할 수도 있다.
이러한 배선의 접촉부 및 액정 표시 장치용 박막 트랜지스터 기판의 접촉부를 형성하기 위해서 다음과 같은 스퍼터링 장비를 사용한다. 스퍼터링 장비는 챔버와 챔버의 하부에 위치하는 하부 전극, 하부 전극 위에 부착되어 있는 기판 받침 대, 챔버의 상부에 위치하는 상부 전극, 상부 전극 위에 부착되어 있는 기체 분출구로 이루어져 있다. 이러한 챔버 내에서는 열처리와 스퍼터링이 동시에 이루어질 수 있다.
이때, 상부 전극 및 하부 전극 중 어느 한 전극에 고주파 전압이 인가되고 나머지 전극은 접지되어 있으며, 상부 전극 및 하부 전극 내부에 열선이 내장되어 있고, 상부 전극 및 하부 전극은 챔버의 바닥면에 대하여 수평 또는 수직을 이루고 있다.
이러한 본 발명에서는 게이트 배선 및 데이터 배선을 이루는 알루미늄 계열의 금속막이 제조 공정 중에 공기에 노출되면서 금속막 표면에 형성되는 Al2O3막을 고주파 스퍼터링법으로 제거하여 접촉 저항을 줄일 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 배선의 접촉 구조 제조 방법, 이를 포함하는 박막 트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링 장비에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
반도체 소자, 특히 신호를 전달하는 배선으로는 신호의 지연을 최소화하기 위하여 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄 계열의 금속 물질이 적합하다. 이때, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위해 다른 도전층과 연결되어야 하는데, 제조 과정에서 다른 도전 물질과 접촉할 때 쉽게 부식되지 않아야 한다. 이를 위하여 본 발명의 실시예에 따른 배선의 접촉 구조 제조 방법에서는, 우선 기판 상부에 저저항을 가지는 알루미늄 또는 알루미늄 합금으로 이루어진 금속층으로 이루어진 배선을 형성하고, 배선을 덮는 무기 절연막을 적층한다. 다음, 무기 절연막을 패터닝하여 배선을 드러내는 접촉 구멍을 형성한 후 아르곤 기체를 이용하여 고주파 스퍼터링을 실시한다. 다음, 접촉 구멍을 통해 배선과 직접 연결되는 도전층을 형성한다. 이때, 접촉 구멍을 형성한 후 또는 고주파 스퍼터링을 실시한 후 열처리를 실시할 수도 있다. 이러한 고주파 스퍼터링을 통하여 알루미늄 계열의 금속층 상부에 잔류하며 고저항을 가지는 알루미늄 산화막 등을 제거할 수 있다.
여기서, 절연막은 250℃ 내지 400℃ 온도 범위에서 적층하는 것이 바람직하며, 열처리를 실시하는 경우 절연막의 적층 온도보다 낮은 온도에서 실시하여 절연막이 받는 스트레스(stress)를 줄이는 것이 바람직하다.
또한, 무기 절연막은 질화규소인 것이 바람직하며, 도전층은 투명한 도전 물질로 형성할 수 있으며, IZO인 것이 바람직하다.
이와 같이 고주파 스퍼터링을 실시하면, 알루미늄 계열의 금속 배선 상부에 형성된 고저항의 알루미늄 산화막이 제거되어 접촉부에서는 IZO막과 알루미늄막이 직접 접하는 접촉 구조가 형성된다. 따라서, 알루미늄 계열의 배선과 IZO막의 접촉 저항을 최소화할 수 있으며, 접촉부에서 부식이 발생하는 것을 차단할 수 있다.
여기서 배선은 액정 표시 장치용 박막 트랜지스터 기판의 게이트 배선 또는 데이터 배선으로 사용될 수 있다.
그러면, 이러한 본 발명에 따른 배선의 접촉 구조를 포함하는 액정 표시 장 치용 박막 트랜지스터 기판의 제조 방법에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 알루미늄-네오디뮴(AlNd)과 같은 알루미늄 합금막으로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
여기서, 게이트 배선(21, 22, 23)은 크롬, 알루미늄, 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 및 탄탈륨(Ta) 등의 단일막으로 형성될 수도 있고, 이중층 또는 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
게이트 배선(21, 22, 23)은 질화규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 크롬, 몰리브덴, 몰리브덴 합금, 탄탈륨, 티타늄과 같은 하부막(68)과 AlNd와 같은 알루미늄 계열의 상부막(69)으로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
여기서, 데이터 배선(61, 62, 63, 64)은 크롬, 몰리브덴 또는 몰리브덴-텅스텐 합금, 알루미늄 또는 알루미늄 합금, 탄탈륨 따위의 단일층으로 형성될 수도 있다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화규소로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다.
보호막(70) 위에는 IZO와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
이러한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에서는 게이트 패드(23), 데이터 패드(64) 및 드레인 전극(63)의 알루미늄 합금막과 보조 게이트 패드(83), 보조 데이터 패드(84) 및 화소 전극(80)의 IZO막이 직접 접촉하고 있어 이들의 접촉부에서 부식이 발생하지 않으며, 알루미늄 계열의 금속막이 제조 공정 중에 공기에 노출되면서 금속막 표면에 형성되는 고저항의 Al2O3막이 제거되어 접촉부의 접촉 저항이 감소한다. 이때, Al2O3막을 제거하는 방법으로 고주파 스퍼터링법을 이용하는 것이 바람직하며, 이에 대하여 제조 방법에서 설명한다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 AlNd와 같은 알루미늄 합금막을 스퍼터링 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30), 비정질규소층 및 n형 불순물이 도핑된 비정질규소층을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다. 이때, 게이트 절연막(30)은 250℃ 내지 400℃의 온도 범위에서 형성하는 것이 바람직하다.
다음, 도 5a 및 도 5b에서와 같이, 크롬, 몰리브덴, 몰리브덴 합금, 탄탈륨, 티타늄과 같은 하부막(68)과 AlNd 따위의 알루미늄 계열의 상부막(69)을 스퍼터링 따위의 방법으로 각각 500Å과 2,000Å 내지 2,500Å의 두께로 차례로 증착한 후 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 데이터 배선(61, 62, 63, 64) 상부의 유기 물질 또는 Al2O3와 같은 잔류물을 제거하기 위해 알칼리 세정 또는 전해질 세정을 실시하며, 알루미늄을 포함하는 물질을 식각하기 위해 알루미늄 식각액을 이용한 세정을 실시할 수도 있다.
다음, 도 6a 및 도 6b에서와 같이, 질화규소를 250℃ 내지 400℃의 범위에서 3,000Å 이상의 두께로 증착하여 보호막(70)을 형성하고 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 보호막(70)을 형성할 때의 온도보다 낮은 온도에서 열처리를 실시하여 접촉 구멍(72, 73, 74) 형성을 위한 식각 공정을 통해 보호막(70)이 받는 스트레스를 줄이는 것이 바람직하다. 다음, 아르곤과 같은 기체를 이용하여 스퍼터링하여 접촉 구멍(72, 73, 74)에 잔류하는 Al2O3막을 제거한다. 한편, 열처리는 보호막(70)을 형성한 후 실시할 수도 있으며, 스퍼터링 후에 실시할 수도 있다.
다음, 도 1 및 도 2에서와 같이, IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 배선을 이루는 알루미늄 계열의 금속막이 제조 공정 중에 공기에 노출되면서 금속막 표면에 Al2O3막이 형성되는데, 열처리를 통해 Al2O3막을 제거하며 모두 제거되지 않고 잔류할 수도 있는 Al2O3막은 고주파 스퍼터링 방법으로 제거하여 접촉 저항을 개선할 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 다섯 번의 사진 식각 공정을 이용하는 제조 방법에 적용할 수 있지만, 네 번의 사진 식각 공정을 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 7 및 도 8을 참고로 하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 8은 도 7에서 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 계열의 금속으로 이루어진 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 전극(25)이 형성되어 있다. 유지 전극(25)은 게이트선(21)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받으며, 후술할 화소 전극(80)과 연결된 유지 축전기용 도전체 패턴(65)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(80)과 게이트선(21)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(21, 22, 23) 및 유지 전극(25) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41, 45)이 형성되어 있으며, 반도체층(41, 45) 위에는 인과 같은 n형 불순물로 도핑되어 있는 비정질규소 따위로 이루어진 저항성 접촉층(52, 53, 55)이 형성되어 있다.
저항성 접촉층(52, 53, 55) 위에는 알루미늄 계열의 금속으로 이루어진 데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)이 형성되어 있다. 데 이터 배선은 세로 방향으로 형성되어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(62)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(63), 데이터선(61)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(64)를 포함한다. 유지 축전기용 도전체 패턴(65)은 유지 전극(25) 위에 위치하고 있으며, 유지 전극(25)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(65) 또한 형성하지 않는다.
데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)도 게이트 배선(21, 22, 23)과 마찬가지로 알루미늄 계열의 금속으로 이루어진 단일층으로 형성될 수도 있지만, 제1 실시예와 동일하게 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄으로 이루어진 하부막과 알루미늄 계열의 금속으로 이루어진 상부막을 포함하는 이중막으로 형성될 수도 있다.
저항성 접촉층(52, 53, 55)은 그 하부의 반도체층(41, 45)과 그 상부의 데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)과 완전히 동일한 형태를 가진다.
한편, 반도체층(41, 45)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(61, 62, 63, 64)과 유지 축전기용 도전체 패턴(65) 및 저항성 접촉층(52, 53, 55)과 동일한 모양을 하고 있다.
데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65) 위에는 질 화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(63), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(65)을 각각 드러내는 접촉구멍(72, 74, 75)을 가지고 있으며, 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(80)이 형성되어 있다. 화소 전극(80)은 IZO 따위의 투명한 도전 물질로 이루어져 있으며, 접촉 구멍(72)을 통하여 드레인 전극(63)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 또한, 화소 전극(80)은 접촉 구멍(75)을 통하여 유지 축전기용 도전체 패턴(65)과도 연결되어 도전체 패턴(65)으로 화상 신호를 전달한다. 한편, 게이트 패드(23) 및 데이터 패드(64) 위에는 접촉 구멍(73, 74)을 통하여 각각 이들과 연결되는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(80)의 재료의 예로 투명한 IZO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 9a 내지 도 12b와 앞서의 도 7 및 도 8을 참조하여 설명한다.
먼저, 도 9a 및 9b에서와 같이, 기판(10) 위에 알루미늄 계열의 금속을 증착하고 제1 실시예와 동일하게 제1 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 유지 전극(28)을 형성한다.
다음, 도 10a에서와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질규소층(40), 도핑된 비정질규소층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 차례로 증착하고, 알루미늄 계열의 금속으로 상부막과 크롬으로 이루어진 하부막을 포함하는 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이때에도 게이트 절연막(30)은 250℃ 내지 400℃에서 증착하는 것이 바람직하다.
다음, 감광막(110)을 1 ㎛ 내지 2 ㎛의 두께로 도포한 후 위치에 따라 투과율이 다른 마스크(120)를 통하여 감광막(110)에 빛을 조사한 후 제2 사진 공정으로 현상하여 도 10b에서와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(62)과 드레인 전극(63) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 얇게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투과막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
여기서, 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막 이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
다음, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 도핑된 비정질규소층(50) 및 비정질규소층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선과 유지 축전기용 도전체 패턴 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 비정질규소층만 남아 있어야 하며, 나머지 부분(B)에는 세 개층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 10c에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 도핑된 비정질규소층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)의 도전체층(60)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 도핑된 비정질규소층(50)이 드러난다. 이때 남은 도전체층(60)은 소스 및 드레인 전극(62, 63)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)의 형태와 동일하다. 또한, 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
다음, 도 10d에서와 같이, 기타 부분(B)의 도핑된 비정질규소층(50) 및 그 하부의 비정질규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질규소층(50) 및 비정질규소층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 비정질규소층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 비정질규소층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 비정질규소층(40)과 도핑된 비정질규소층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 층(60)이 드러나고, 기타 부분(B)의 도핑된 비정질규소층(50) 및 비정질규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체층(41, 45)이 완성된다.
다음, 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체층(60) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 10e에 도시한 바와 같이, 채널부(C)의 소스/드레인용 도전체층(60) 및 그 하부의 도핑된 비정질규소층(50)을 식각하여 제거한다. 이때, 식각은 도전체층(60)과 도핑된 비정질규소층(50) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 도전체층(60)에 대해서는 습식 식각으로, 도핑된 비정질규소층(50)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 도전체층(60)과 도핑된 비정질규소층(50)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체층(41)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 도전체층(60)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 도전체층(60)의 측면은 식각되지만, 건식 식각되는 도핑된 비정질규소층(50)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 도핑된 비정질규소층(50) 및 반도체층(41)을 식각할 때 사용하 는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체층(41)을 남길 수 있다. 이때, 반도체층(41)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
마지막으로, 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거하면, 도 11a 및 도 11b에서와 같이, 소스 전극(62)과 드레인 전극(63)이 분리되면서 데이터 배선(61, 62, 63, 64)과 유지 축전기용 도전체 패턴(65) 및 그 하부의 저항성 접촉층(52, 53, 55)이 완성된다. 여기서, 제2 부분(112)의 제거는 채널부(C)의 도전체층(60)을 제거한 후 그 하부의 도핑된 비정질규소층(50)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(61, 62, 63, 64) 및 유지 축전기용 도전체 패턴(65)을 형성한 후, 도 12a 및 12b에서와 같이 제1 실시예에서와 동일한 방법으 로 질화규소를 화학 기상 증착법으로 250℃ 내지 400℃에서 증착하여 보호막(70)을 형성하고 제3 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74, 75)을 형성한다.
다음, 열처리를 실시하는데 이때, 보호막(70)을 형성할 때의 온도보다 낮은 온도에서 열처리를 실시하여 보호막(70)이 받는 스트레스를 줄이는 것이 바람직하다. 다음, 아르곤과 같은 기체를 이용하여 고주파 스퍼터링하여 접촉 구멍(72, 73, 74, 75)에 잔류하는 Al2O3막을 제거한다. 열처리는 보호막(70)을 형성한 후 실시할 수도 있으나, 스퍼터링 후 실시할 수도 있다.
이때에도 제1 실시예에서와 같이, 보호막(70)을 형성하기 전에 유기 물질이나 잔류 물질을 제거하기 위해 세정 공정을 추가하는 것이 바람직하다.
마지막으로, 앞서의 도 7 및 도 8에서와 같이, 제1 실시예와 같은 방법으로 400 Å 내지 500 Å 두께의 IZO막을 스퍼터링 방법으로 증착하고 제4 사진 식각 공정을 실시하여 드레인 전극(63) 및 유지 축전기용 도전체 패턴(65)과 연결된 화소 전극(80), 게이트 패드(23) 및 데이터 패드(64)와 각각 연결된 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(61, 62, 63, 64)과 유지 축전기용 도전체 패턴(65), 그 하부의 저항성 접촉층(52, 53, 55) 및 반도체층(41, 45)을 한 번의 사진 공정으로 형성하여 제조 공정을 단순화할 수 있다.
이때, 본 발명의 제1 및 제2 실시예에서와 같이 Al2O3막을 제거하는데 사용하는 고주파 스퍼터링 챔버는 열처리가 실시되는 챔버 및 IZO 증착 챔버와 별개로 구성되어 있을 수 있고, 고주파 스퍼터링 챔버에서 열처리가 동시에 실시될 수 있도록 구성되어 있을 수도 있다.
그러면, 고주파 스퍼터링 챔버에 대하여 도 13을 참조하여 설명한다.
도 13은 본 발명의 제1 및 제2 실시예에 따른 고주파 스퍼터링 챔버의 내부를 도시한 도면이다.
도 13에서와 같이, 챔버(130)의 하부에는 하부 전극(131)이 위치하며 접지되어 있고, 하부 전극(131) 위에는 기판 받침대(132)가 부착되어 있다. 하부 전극(131) 내부에는 열선(133)이 내장되어 있어서 기판 받침대(132) 위에 올려지는 기판(134)의 온도를 조절할 수 있다. 챔버(130)의 상부에는 상부 전극(135)이 위치하며 외부로부터 인가되는 고주파 전압을 인가받을 수 있고, 상부 전극(135) 위에는 스퍼터링에 사용하는 아르곤 기체 따위가 분출될 수 있는 분출구를 갖는 상부 받침대(136)가 부착되어 있으며, 상부 전극(135) 내부에는 하부 전극(131)과 마찬가지로 열선(137)이 내장되어 있다.
여기서, 하부 전극(131)에 고주파 전압이 인가되고 상부 전극(135)이 접지되어 있을 수도 있다.
고주파 스퍼터링 챔버 내의 전극(131, 135)과 하부 전극(131) 위에 놓이는 기판(134)의 방향은 챔버(130)의 바닥면에 대하여 수직이거나 수평일 수 있다.
한편, 스퍼터링 시에는 인가되는 전압, 챔버 내의 압력, 기체의 유량, 전극 간의 거리에 따라 스퍼터링의 조건이 달라지므로 기판의 제조 방법에 따라 적절히 조절하는 것이 바람직하다.
이와 같이 본 발명에서는 배선을 이루는 알루미늄 계열의 금속막이 제조 공정 중에 공기에 노출되면서 금속막 표면에 형성되는 Al2O3막을 열처리를 통해 제거하며 모두 제거되지 않고 잔류할 수도 있는 Al2O3막은 고주파 스퍼터링 방법으로 제거하여 접촉 저항을 개선할 수 있다.

Claims (43)

  1. 기판 상부에 금속으로 배선을 형성하는 단계,
    상기 배선을 덮는 무기 절연막을 적층하는 단계,
    상기 무기 절연막을 패터닝하여 상기 배선을 드러내는 접촉 구멍을 형성하는 단계,
    스퍼터링을 실시하는 단계,
    상기 접촉 구멍을 통해 상기 배선과 전기적으로 연결되는 도전층을 형성하는 단계
    를 포함하는 배선의 접촉 구조 제조 방법.
  2. 제1항에서,
    상기 금속은 알루미늄 계열의 도전 물질로 형성하는 배선의 접촉 구조 제조 방법.
  3. 제1항에서,
    상기 무기 절연막은 질화규소인 배선의 접촉 구조 제조 방법.
  4. 제1항에서,
    상기 무기 절연막은 250℃ 내지 400℃의 범위에서 적층하는 배선의 접촉 구 조 제조 방법.
  5. 제1항에서,
    상기 도전층은 투명한 도전 물질인 배선의 접촉 구조 제조 방법.
  6. 제5항에서,
    상기 투명한 도전 물질은 IZO인 배선의 접촉 구조 제조 방법.
  7. 제1항에서,
    상기 스퍼터링은 아르곤 기체를 사용하여 실시하는 배선의 접촉 구조 제조 방법.
  8. 제1항에서,
    상기 무기 절연막을 형성한 후 열처리하는 단계를 더 포함하는 배선의 접촉 구조 제조 방법.
  9. 제1항에서,
    상기 스퍼터링을 실시한 후 열처리하는 단계를 더 포함하는 배선의 접촉 구조 제조 방법.
  10. 제8항 또는 제9항에서,
    상기 열처리는 상기 무기 절연막의 형성 온도보다 낮은 온도에서 실시하는 배선의 접촉 구조 제조 방법.
  11. 절연 기판 위에 게이트 배선을 형성하는 단계,
    데이터 배선을 형성하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트 배선, 상기 데이터 배선 및 상기 반도체층을 덮는 절연막을 형성하는 단계,
    상기 절연막을 패터닝하여 상기 게이트 배선 또는 상기 데이터 배선을 드러내는 접촉 구멍을 형성하는 단계,
    스퍼터링을 실시하는 단계,
    상기 접촉 구멍을 통하여 상기 게이트 배선 또는 상기 데이터 배선과 연결되는 도전층을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 게이트 배선 및 상기 데이터 배선은 알루미늄 계열의 도전 물질을 포함하는 박막 트랜지스터 기판의 제조 방법.
  13. 제11항에서,
    상기 절연막은 질화규소로 형성하는 박막 트랜지스터 기판의 제조 방법.
  14. 제11항에서,
    상기 절연막은 250℃ 내지 400℃에서 형성하는 박막 트랜지스터 기판의 제조 방법.
  15. 제11항에서,
    상기 도전층은 IZO로 형성하는 박막 트랜지스터 기판의 제조 방법.
  16. 제11항에서,
    상기 스퍼터링은 아르곤 기체를 사용하여 실시하는 박막 트랜지스터 기판의 제조 방법.
  17. 제11항에서,
    상기 접촉 구멍을 형성한 후 열처리하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  18. 제11항에서,
    상기 스퍼터링을 실시한 후 열처리하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  19. 제17항 또는 제18항에서,
    상기 열처리는 상기 절연막을 형성할 때의 온도보다 낮은 온도에서 실시하는 박막 트랜지스터 기판의 제조 방법.
  20. 절연 기판 위에 제1 도전층을 적층하고 패터닝하여 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층을 형성하는 단계,
    제2 도전층을 적층하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,
    스퍼터링을 실시하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  21. 제20항에서
    상기 제1 및 제2 도전층은 알루미늄 계열의 금속을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  22. 제20항에서,
    상기 게이트 절연막 및 상기 보호막은 질화규소로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  23. 제20항에서,
    상기 게이트 절연막 및 상기 보호막은 250℃ 내지 400℃에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  24. 제20항에서,
    상기 화소 전극은 투명 도전 물질로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  25. 제24항에서,
    상기 화소 전극은 IZO로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  26. 제20항에서,
    상기 스퍼터링은 아르곤 기체를 사용하여 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  27. 제20항에서,
    상기 접촉 구멍을 형성한 후 열처리하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  28. 제20항에서,
    상기 스퍼터링을 실시한 후 열처리하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  29. 제27항 또는 제28항에서,
    상기 열처리는 상기 게이트 절연막 및 상기 보호막을 형성할 때의 온도보다 낮은 온도에서 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  30. 제20항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하고,
    상기 보호막은 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며,
    상기 화소 전극과 동일한 층으로 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  31. 제20항에서,
    상기 데이터 배선 및 상기 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  32. 제31항에서,
    상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  33. 제32항에서,
    상기 사진 식각 공정에서 상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  34. 제33항에서,
    상기 사진 식각 공정에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  35. 제34항에서,
    상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 상기 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  36. 제35항에서,
    상기 제1 부분의 두께는 상기 제2 부분의 두께에 대하여 1/2 이하로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  37. 제20항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  38. 제37항에서,
    상기 데이터 배선과 상기 저항성 접촉층 및 상기 반도체층을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  39. 챔버,
    상기 챔버의 하부에 위치하는 하부 전극,
    상기 하부 전극 위에 부착되어 있는 기판 받침대,
    상기 챔버의 상부에 위치하는 상부 전극,
    상기 상부 전극 위에 부착되어 있으며 기체 분출구를 갖는 상부 받침대
    를 포함하며,
    상기 챔버 내에서 열처리와 스퍼터링이 동시에 이루어지는 스퍼터링 장비.
  40. 제39항에서,
    상기 상부 전극 및 상기 하부 전극 중 어느 한 전극에 고주파 전압이 인가되고 나머지 전극은 접지되어 있는 스퍼터링 장비.
  41. 제39항에서,
    상기 상부 전극 및 상기 하부 전극 내부에 열선이 내장되어 있는 스퍼터링 장비.
  42. 제39항에서,
    상기 상부 전극 및 상기 하부 전극은 상기 챔버의 바닥면에 대하여 수평을 이루는 스퍼터링 장비.
  43. 제39항에서,
    상기 상부 전극 및 상기 하부 전극은 상기 챔버의 바닥면에 대하여 수직을 이루는 스퍼터링 장비.
KR1020000057035A 2000-09-28 2000-09-28 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비 KR100720089B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000057035A KR100720089B1 (ko) 2000-09-28 2000-09-28 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000057035A KR100720089B1 (ko) 2000-09-28 2000-09-28 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비

Publications (2)

Publication Number Publication Date
KR20020025330A KR20020025330A (ko) 2002-04-04
KR100720089B1 true KR100720089B1 (ko) 2007-05-18

Family

ID=19690883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000057035A KR100720089B1 (ko) 2000-09-28 2000-09-28 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비

Country Status (1)

Country Link
KR (1) KR100720089B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018758B1 (ko) * 2003-10-15 2011-03-04 삼성전자주식회사 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법
KR20110081694A (ko) 2010-01-08 2011-07-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015565A (ko) * 1994-10-14 1996-05-22 김광호 하드디스크 드라이브의 진동 및 소음 감쇠방법 및 감쇠장치
KR19990039565A (ko) * 1997-11-13 1999-06-05 윤종용 알루미늄 배선층 형성방법
KR20000027712A (ko) * 1998-10-29 2000-05-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015565A (ko) * 1994-10-14 1996-05-22 김광호 하드디스크 드라이브의 진동 및 소음 감쇠방법 및 감쇠장치
KR19990039565A (ko) * 1997-11-13 1999-06-05 윤종용 알루미늄 배선층 형성방법
KR20000027712A (ko) * 1998-10-29 2000-05-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
KR20020025330A (ko) 2002-04-04

Similar Documents

Publication Publication Date Title
KR20010097057A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR20020096613A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100720089B1 (ko) 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비
KR100729764B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100601177B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100777695B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120416

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee