JPH11242241A

JPH11242241A - 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法

Info

Publication number: JPH11242241A
Application number: JP13854798A
Authority: JP
Inventors: Kazuhiro Kobayashi; 和弘小林; Nobuhiro Nakamura; 伸宏中村; Yukio Endo; 幸雄遠藤
Original assignee: Advanced Display Inc; Mitsubishi Electric Corp
Current assignee: Advanced Display Inc; Mitsubishi Electric Corp
Priority date: 1997-05-26
Filing date: 1998-05-20
Publication date: 1999-09-07

Abstract

(57)【要約】【課題】ＴＦＴの静電破壊を防止するためにゲート配
線２とソース配線９を短絡させた構造を有するアクティ
ブマトリクス型液晶表示装置において、ＴＦＴアレイ基
板の製造における写真製版工程の回数を、従来より減少
させ、製造コストの低減およびスループットの向上を図
る。【解決手段】画素電極１４が最上層に形成された液晶
表示装置において、ＴＦＴの静電破壊を防止するために
ゲート配線２とソース配線９の短絡を、ドレイン電極１
１と画素電極１４接続のためのコンタクトホール１３ａ
形成と同時に形成されたゲート配線２上およびソース配
線９上のコンタクトホール１３ｄおよび１３ｃと、画素
電極１４形成と同時に形成されたコンタクトホール１３
ｃおよび１３ｄを介してゲート配線２とソース配線９を
接続する接続配線１５により行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと称する）をスイッチング素子として
搭載したアクティブマトリクス型液晶表示装置（以下、
ＡＭＬＣＤ：Active Matrix Liquid Crystal Displayと
称する）と、その製造方法及び液晶表示装置に用いられ
るＴＦＴアレイ基板及びＴＦＴアレイ基板の製造方法に
関するものである。

【０００２】

【従来の技術】図１８はＡＭＬＣＤの等価回路、図１９
はＡＭＬＣＤの一画素の等価回路を示す図である。図に
おいて、２１はＴＦＴ、２はゲート配線、９はソース配
線、２２は等価回路的に容量で表わせられる液晶、２３
は保持容量、４は保持容量２３に接続された保持容量共
通配線、２４はゲート配線２とソース配線９を短絡する
接続部、２５はソース側駆動回路、２６はゲート側駆動
回路、２７は保持容量共通配線４に電圧を印加する端子
である。

【０００３】また、図２０は従来のＡＭＬＣＤにおける
バックチャネル型ＴＦＴを搭載したＴＦＴアレイ基板の
一画素を示す平面図、図２１は図２０のＦ−Ｆ線に沿っ
た部分の製造工程を示す断面図である。図において、１
はガラス基板等の絶縁性材料による透明絶縁性基板、３
は透明絶縁性基板１上に形成され、ゲート配線２に接続
されたＣｒ等の金属からなるゲート電極、４は透明絶縁
性基板１上に形成されたＣｒ等の金属からなる保持容量
共通配線、５はゲート配線２、ゲート電極３および保持
容量共通配線４を覆うように形成された窒化シリコン等
からなるゲート絶縁膜、６はゲート絶縁膜５を介してゲ
ート電極３上に形成されたノンドープ非晶質Ｓｉ等の半
導体からなる半導体層、７は半導体層６上に形成された
Ｐ等の不純物がドーピングされたシリコン等の半導体膜
からなるコンタクト層で、能動態領域の上部に対応する
膜の一部分をエッチングにより除去した領域８を有し、
領域８により７ａと７ｂの二つの領域に分割される。１
４はＩＴＯ（Indium Tin Oxide）等の透明導電膜からな
る画素電極で、液晶に駆動電圧を印加するために用いら
れる。１０はコンタクト層７ａ上に形成され、ソース配
線９に接続されたソース電極、１１はコンタクト層７ｂ
上に形成されたドレイン電極、２８はゲート配線２とソ
ース配線９を電気的に接続するために形成されたコンタ
クトホール、２９は素子全体を覆うように形成された窒
化シリコン等からなる保護膜である。

【０００４】次に、製造工程を説明する。まず図２１
（ａ）に示すように、透明絶縁性基板１上にＣｒ、Ａ
ｌ、Ｍｏ、Ｍｏ−Ｗ等のいずれかを成膜した後、写真製
版法により形成したレジストを用いてパターニングし、
ゲート配線２、ゲート電極３および保持容量共通配線４
を形成する。次に図２１（ｂ）に示すように、例えばプ
ラズマＣＶＤ法により、ゲート絶縁膜５となる窒化シリ
コン等、次に非晶質シリコン等の半導体、次にｎ型のＴ
ＦＴの場合はＰ等の不純物を高濃度にドーピングしたｎ
⁺非晶質シリコンを連続して成膜した後、写真製版法に
より形成したレジストを用い、ドライエッチング法ある
いはウェットエッチング法等により島状にパターニング
して半導体層６およびコンタクト層７を形成する。次に
図２１（ｃ）に示すように、ＩＴＯ等の透明導電膜を成
膜した後、写真製版法を用いてパターニングし、画素電
極１４を形成する。

【０００５】次に図２１（ｄ）に示すように、ゲート配
線２とソース配線９の接続部２４を形成するために、ゲ
ート配線２上のゲート絶縁膜５にコンタクトホール２８
を形成する。次に図２１（ｅ）に示すように、Ｃｒ、Ａ
ｌ、Ｍｏ、Ｍｏ−Ｗ等のいずれかを成膜した後、写真製
版法により形成したレジストを用いてパターニングし、
ソース配線９、ソース電極１０およびドレイン電極１１
を形成する。続いてチャネル領域からコンタクト層７を
取り除くため、ソース電極６およびドレイン電極７をマ
スクとしてコンタクト層７をエッチングし、コンタクト
層７の除去領域８を形成する。最後に図２１（ｆ）に示
すように、プラズマＣＶＤ法等により窒化シリコン等を
成膜して保護膜２９を形成後、写真製版法により形成し
たレジストを用い、ゲート配線２およびソース配線９の
端子部上の保護膜２９を除去して外部回路との接続部を
形成する。以上の工程では、バックチャネル型ＴＦＴを
搭載したＴＦＴアレイ基板を形成するために、六回の写
真製版工程が必要である。

【０００６】次に動作について説明する。ゲート配線２
を介してゲート電極３に電圧を印加することによりＴＦ
Ｔ２１をオン状態とし、次にソース配線９に映像信号を
加え、ＴＦＴ２１を構成しているソース電極１０、半導
体膜６、ドレイン電極１１を通して電流を流すことによ
り、ドレイン電極１１と接続されている画素電極１４を
介して液晶２２に所望の映像信号に対応した電圧を印加
する。保持容量２３は、ＴＦＴ２１のスイッチング動作
に対応し、保持容量２３の影響で液晶２２に印加された
電圧が変動するのを防止するために接続されたもので、
保持容量共通配線４、ゲート絶縁膜５および画素電極１
４から構成されている。また、図１８に示したように、
ゲート配線２とソース配線９は、基板端部において接続
部２７により電気的に接続されており、ＴＦＴアレイ基
板の製造工程および配向膜のラビング時に発生する静電
気により、ゲート絶縁膜５に高電圧がかかりＴＦＴが破
損するのを防止している。

【０００７】

【発明が解決しようとする課題】従来のバックチャネル
型ＴＦＴを搭載したＡＭＬＣＤは以上のように構成され
ており、ＴＦＴアレイ基板を形成するために、六回の写
真製版工程が必要であり、製造コスト高、およびスルー
プットの低下を生じさせるなどの問題があった。

【０００８】この発明は、上記のような問題を解決する
ためになされたもので、ＡＭＬＣＤのＴＦＴアレイ基板
製造において、写真製版工程の回数を減少させ、製造コ
ストの低減およびスループットの向上を図ることを目的
とする。

【０００９】

【課題を解決するための手段】この発明に係わるＴＦＴ
アレイ基板は、絶縁性基板と、制御電極および制御電極
配線と、半導体層と、制御電極および制御電極配線と半
導体層の間に形成された絶縁膜と、半導体層と共に半導
体素子を構成する第一の電極、第一の電極配線および第
二の電極と、制御電極、制御電極配線、第一の電極、第
一の電極配線および第二の電極の上方に形成された層間
絶縁膜と、層間絶縁膜上に形成され、層間絶縁膜に形成
されたコンタクトホールを介して第二の電極と電気的に
接続された透明導電膜よりなる画素電極と、画素電極構
成材料により形成され、絶縁膜および層間絶縁膜に形成
されたコンタクトホールを介して制御電極配線と第一の
電極配線とを電気的に接続する接続配線とを備えたもの
である。

【００１０】また、この発明に係わる液晶表示装置は、
絶縁性基板と、制御電極および制御電極配線と、半導体
層と、制御電極および制御電極配線と半導体層の間に形
成された絶縁膜と、半導体層と共に半導体素子を構成す
る第一の電極、第一の電極配線および第二の電極と、制
御電極、制御電極配線、第一の電極、第一の電極配線お
よび第二の電極の上方に形成された層間絶縁膜と、層間
絶縁膜上に形成され、層間絶縁膜に形成されたコンタク
トホールを介して第二の電極と電気的に接続された透明
導電膜よりなる画素電極と、画素電極構成材料により形
成され、絶縁膜および上記層間絶縁膜に形成されたコン
タクトホールを介して制御電極配線と第一の電極配線と
を電気的に接続する接続配線とを有するＴＦＴアレイ基
板を備え、ＴＦＴアレイ基板を液晶材料の挟持基板とす
るようにしたものである。

【００１１】また、この発明に係わるＴＦＴアレイ基板
は、制御電極および制御電極配線と同時に形成された保
持容量共通配線と、保持容量共通配線の上方に第一の電
極、第一の電極配線および第二の電極と同時に形成さ
れ、層間絶縁膜に形成されたコンタクトホールを介して
画素電極と電気的に接続された保持容量電極により構成
された保持容量を有するものである。また、制御電極お
よび制御電極配線と同時に形成された保持容量共通配線
と、保持容量共通配線の上方に形成された画素電極によ
り構成された保持容量を有するものである。また、保持
容量共通配線は、制御電極配線である。

【００１２】また、透明絶縁性基板と、制御電極、制御
電極配線および共通電極配線と、半導体層と、制御電
極、制御電極配線および共通電極配線と上記半導体層の
間に形成された絶縁膜と、半導体層と共に半導体素子を
構成する第一の電極、第一の電極配線、第二の電極およ
び第二の電極を延長して形成された保持容量電極と、制
御電極、制御電極配線、共通電極配線、第一の電極、第
一の電極配線、第二の電極および保持容量電極の上方に
形成された層間絶縁膜と、層間絶縁膜上に形成され、保
持容量電極上の層間絶縁膜に形成されたコンタクトホー
ルを介して第二の電極と電気的に接続された透明導電膜
よりなる画素電極とを備えたものである。

【００１３】また、この発明に係わる液晶表示装置は、
透明絶縁性基板と、制御電極、制御電極配線および共通
電極配線と、半導体層と、制御電極、制御電極配線およ
び共通電極配線と半導体層の間に形成された絶縁膜と、
半導体層と共に半導体素子を構成する第一の電極、第一
の電極配線、第二の電極および第二の電極を延長して形
成された保持容量電極と、上記制御電極、制御電極配
線、共通電極配線、第一の電極、第一の電極配線、第二
の電極および保持容量電極の上方に形成された層間絶縁
膜と、層間絶縁膜上に形成され、保持容量電極上の層間
絶縁膜に形成されたコンタクトホールを介して第二の電
極と電気的に接続された透明導電膜よりなる画素電極と
を有するＴＦＴアレイ基板を備え、ＴＦＴアレイ基板を
液晶材料の挟持基板とするようにしたものである。

【００１４】また、この発明に係わるＴＦＴアレイ基板
において、層間絶縁膜は、厚膜である。また、層間絶縁
膜は、下層にＳｉＮ等の緻密性の高い膜を有する多層膜
である。また、画素電極は、制御電極配線および第一の
電極配線の少なくとも一方と重なり部分を有するもので
ある。

【００１５】また、この発明に係わるＴＦＴアレイ基板
の製造方法は、絶縁性基板上に制御電極および制御電極
配線を形成する工程と、制御電極および制御電極配線上
に絶縁膜を成膜する工程と、制御電極上に絶縁膜を介し
て半導体層およびコンタクト層を形成する工程と、コン
タクト層上に第一の電極、第一の電極配線および第二の
電極を形成する工程と、第一の電極、第一の電極配線お
よび第二の電極上に層間絶縁膜を成膜する工程と、制御
電極上の絶縁膜と層間絶縁膜に第一のコンタクトホー
ル、第一の電極配線上の層間絶縁膜に第二のコンタクト
ホール、および第二の電極上の層間絶縁膜に第三のコン
タクトホールを同時に形成する工程と、第三のコンタク
トホールを介して第二の電極と接続された画素電極、お
よび第一のコンタクトホールと第二のコンタクトホール
を介して制御電極配線と第一の電極配線を接続する接続
配線を同時に形成する工程とを含むものである。

【００１６】また、絶縁性基板上に制御電極および制御
電極配線を形成する工程と、制御電極および制御電極配
線上に絶縁膜および半導体膜を成膜する工程と、半導体
膜をパターニングして半導体層を形成する工程と、制御
電極上に絶縁膜および半導体膜を介して第二絶縁膜を成
膜しパターニングすることで制御電極上方にエッチング
ストッパーを形成する工程と、半導体膜をパターニング
して少なくとも制御電極上方に半導体層を形成する工程
と、不純物をドープした半導体膜からなるコンタクト膜
を成膜する工程と、第一の電極、第一の電極配線および
第二の電極用金属膜を同時に形成する工程と、ホトレジ
ストを形成し第一の電極、第一の電極配線および第二の
電極形成用パターンを形成する工程と、第一の電極、第
一の電極配線および第二の電極をエッチング等の微細加
工により形成する工程と、第一の電極、第一の電極配線
および第二の電極あるいはそれを形成するために用いた
ホトレジストをマスクとしてコンタクト膜をエッチング
してコンタクト層を形成する工程と、第一の電極、第一
の電極配線および第二の電極上に層間絶縁膜を成膜する
工程と、制御電極上の絶縁膜と層間絶縁膜に第一のコン
タクトホール、第一の電極配線上の層間絶縁膜に第二の
コンタクトホール、および第二の電極上の層間絶縁膜に
第三のコンタクトホールを同時に形成する工程と、第三
のコンタクトホールを介して第二の電極と接続された画
素電極、および第一のコンタクトホールと第二のコンタ
クトホールを介して制御電極配線と第一の電極配線を接
続する接続配線を同時に形成する工程とを含むものであ
る。

【００１７】また、絶縁性基板上に制御電極および制御
電極配線を形成する工程と、制御電極および制御電極配
線上に絶縁膜および半導体膜を成膜する工程と、制御電
極上に絶縁膜および半導体膜を介して第二絶縁膜を成膜
しパターニングすることで制御電極上方にエッチングス
トッパーを形成する工程と、不純物をドープした半導体
膜からなるコンタクト膜を成膜する工程と、第一の電
極、第一の電極配線および第二の電極用金属膜を同時に
形成する工程と、ホトレジストを形成し第一の電極、第
一の電極配線および第二の電極形成用パターンを形成す
る工程と、第一の電極、第一の電極配線および第二の電
極をエッチング等の微細加工により形成する工程と、第
一の電極、第一の電極配線および第二の電極あるいはそ
れを形成するために用いた上記ホトレジストをマスクと
してコンタクト膜，半導体膜を連続的にエッチングして
コンタクト層、半導体層を形成する工程と、第一の電
極、第一の電極配線および第二の電極上に層間絶縁膜を
成膜する工程と、制御電極上の絶縁膜と層間絶縁膜に第
一のコンタクトホール、第一の電極配線上の層間絶縁膜
に第二のコンタクトホール、および第二の電極上の層間
絶縁膜に第三のコンタクトホールを同時に形成する工程
と、第三のコンタクトホールを介して第二の電極と接続
された画素電極、および第一のコンタクトホールと第二
のコンタクトホールを介して制御電極配線と第一の電極
配線を接続する接続配線を同時に形成する工程とを含む
ものである。

【００１８】また、絶縁性基板上に制御電極および制御
電極配線を形成する工程と、制御電極および制御電極配
線上に絶縁膜および半導体膜を成膜する工程と、制御電
極上に絶縁膜および半導体膜を介して第二絶縁膜を成膜
しパターニングすることで制御電極上方にエッチングス
トッパーを形成する工程と、不純物を注入してエッチン
グストッパーの下部以外の半導体膜を不純物を含んだ半
導体膜からなるコンタクト膜にする工程と、半導体膜を
パターニングして少なくとも上記制御電極上方に半導体
層を形成する工程と、第一の電極、第一の電極配線およ
び第二の電極用金属膜を同時に形成する工程と、ホトレ
ジストを形成し第一の電極、第一の電極配線および第二
の電極形成用パターンを形成する工程と、第一の電極、
第一の電極配線および第二の電極をエッチング等の微細
加工により形成する工程と、第一の電極、第一の電極配
線および第二の電極上に層間絶縁膜を成膜する工程と、
制御電極上の絶縁膜と層間絶縁膜に第一のコンタクトホ
ール、第一の電極配線上の層間絶縁膜に第二のコンタク
トホール、および第二の電極上の層間絶縁膜に第三のコ
ンタクトホールを同時に形成する工程と、第三のコンタ
クトホールを介して第二の電極と接続された画素電極、
および第一のコンタクトホールと第二のコンタクトホー
ルを介して制御電極配線と第一の電極配線を接続する接
続配線を同時に形成する工程とを含むものである。

【００１９】また、絶縁性基板上に制御電極および制御
電極配線を形成する工程と、制御電極および制御電極配
線上に絶縁膜および半導体膜を成膜する工程と、制御電
極上に絶縁膜および半導体膜を介して第二絶縁膜を成膜
しパターニングすることで制御電極上方にエッチングス
トッパーを形成する工程と、不純物を注入してエッチン
グストッパーの下部以外を不純物を含んだ半導体膜から
なるコンタクト膜にする工程と、第一の電極、第一の電
極配線および第二の電極用金属膜を同時に形成する工程
と、ホトレジストを形成し第一の電極、第一の電極配線
および第二の電極形成用パターンを形成する工程と、第
一の電極、第一の電極配線および第二の電極をエッチン
グ等の微細加工により形成する工程と、第一の電極、第
一の電極配線および第二の電極あるいはそれを形成する
ために用いたホトレジストをマスクとして半導体膜・コ
ンタクト膜を同時にエッチングして半導体層、コンタク
ト層を形成する工程と、第一の電極、第一の電極配線お
よび第二の電極上に層間絶縁膜を成膜する工程と、制御
電極上の絶縁膜と層間絶縁膜に第一のコンタクトホー
ル、第一の電極配線上の層間絶縁膜に第二のコンタクト
ホール、および第二の電極上の層間絶縁膜に第三のコン
タクトホールを同時に形成する工程と、第三のコンタク
トホールを介して第二の電極と接続された画素電極、お
よび第一のコンタクトホールと第二のコンタクトホール
を介して制御電極配線と第一の電極配線を接続する接続
配線を同時に形成する工程とを含むものである。

【００２０】また、絶縁性基板上に第一の電極、第一の
電極配線および第二の電極を形成する工程と、第一の電
極、第一の電極配線および第二の電極上に半導体層およ
び絶縁膜を形成する工程と、絶縁膜上に制御電極および
制御電極配線を形成する工程と、制御電極および制御電
極配線上に層間絶縁膜を成膜する工程と、制御電極上の
層間絶縁膜に第一のコンタクトホール、第一の電極配線
上の半導体膜、絶縁膜および上記層間絶縁膜に第二のコ
ンタクトホール、および第二の電極上の上記半導体膜、
絶縁膜および上記層間絶縁膜に第三のコンタクトホール
を同時に形成する工程と、第三のコンタクトホールを介
して第二の電極と接続された画素電極、および第一のコ
ンタクトホールと第二のコンタクトホールを介して制御
電極配線と第一の電極配線を接続する接続配線を同時に
形成する工程とを含むものである。

【００２１】また、少なくとも最上層に層間絶縁膜を含
む多層膜に対する第一、第二あるいは第三のコンタクト
ホールは、上記層間絶縁膜にコンタクトホールを形成
後、この層間絶縁膜をマスクとして下層膜のエッチング
を行うことにより形成されるものである。また、この発
明に係る液晶表示装置の製造方法は、ＴＦＴアレイ基板
と、このＴＦＴアレイ基板に対向して配置された対向基
板と、上記ＴＦＴアレイ基板および上記対向基板に挟持
された液晶材料と、ゲ−トＩＣと、ソ−スＩＣと、上記
ＴＦＴアレイ基板に接続される少なくとも２つの回路基
板とからなり、上記ＴＦＴアレイ基板は、絶縁性基板
と、該絶縁性基板上に形成されたゲ−ト電極と、上記絶
縁性基板上に形成されたゲ−ト電極配線と、上記ゲ−ト
電極、上記ゲ−ト電極配線ならびに上記ゲ−ト電極面お
よび上記ゲ−ト電極配線面以外の上記絶縁性基板上に形
成された絶縁膜と、この絶縁膜上に形成された半導体層
と、この半導体層上に形成され２つの部分に分割された
コンタクト層と、２つに分割された一方のコンタクト層
に接続されたソ−ス電極と、２つに分割された他方のコ
ンタクト層に接続されたドレイン電極と、上記ソ−ス電
極に接続されたソ−ス電極配線と、上記ゲ−ト電極、上
記ゲ−ト電極配線、上記ソ−ス電極、上記ソ−ス電極配
線および上記ドレイン電極上に形成された層間絶縁膜
と、この層間絶縁膜上に形成され透明絶縁膜からなり上
記層間絶縁膜に設けられた第１のコンタクトホ−ルを介
して上記ドレイン電極に電気的に接続された画素電極
と、この画素電極と同じ材料からなり、上記絶縁膜に設
けられた第２のコンタクトホ−ルならびに上記ソ−ス電
極、上記絶縁膜および上記絶縁膜上の上記半導体層上に
設けられた第３のコンタクトホ−ルを介して上記ゲ−ト
電極配線及び上記ソ−ス電極配線の間の接続部で電気的
に接続する接続配線とからなる液晶表示装置を得ようと
するものであって、（ａ）ＴＦＴアレイ基板を製造する
工程と、（ｂ）上記ＴＦＴアレイ基板に第１の配向膜を
設け、上記ＴＦＴアレイ基板上でラビング処理を行う工
程と、（ｃ）上記第１の配向膜にスペ−サを散布する工
程と、（ｄ）上記ＴＦＴアレイ基板に対向配置される対
向基板に第２の配向膜を設け、上記第２の配向膜にラビ
ングする工程と、（ｅ）上記第２の配向膜の所定の位置
にシ−ル材を印刷する工程と、（ｆ）上記ＴＦＴアレイ
基板に上記対向基板を重ね、この対向基板を注入口以外
で上記ＴＦＴアレイ基板に接合すると共に、上記両基板
間に液晶材料を注入した後、上記注入口を塞ぐ工程と、
（ｇ）制御電極配線を第１の電極配線とを接続する接続
配線を切断する工程とを含むものである。

【００２２】

【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態であるＡＭＬＣＤを図について説明する。
図１は本発明の実施の形態１によるＡＭＬＣＤにおける
バックチャネル型ＴＦＴを搭載したＴＦＴアレイ基板の
一画素を示す平面図、図２は図１のＡ−Ａ線に沿った部
分および画面端部でのゲート配線とソース配線の接続
（短絡）部の製造工程を示す断面図である。

【００２３】図において、１はガラス基板等の絶縁性材
料による透明絶縁性基板、２は透明絶縁性基板１上に形
成され、Ｃｒ等の金属からなる制御電極（本実施の形態
ではゲート電極）３を有する制御電極配線（本実施の形
態ではゲート配線）、４は透明絶縁性基板１１上に形成
されたＣｒ等の金属からなる保持容量共通配線、５はゲ
ート配線２、ゲート電極３および保持容量共通配線４を
覆うように形成された窒化シリコン等からなるゲート絶
縁膜、６はゲート電極３上にゲート絶縁膜５を介して形
成されたノンドープ非晶質シリコン等の半導体からなる
半導体層、７は半導体層６上に形成されたＰ等の不純物
をシリコン等の半導体にドーピングした膜からなるコン
タクト層で、能動態領域の上部に対応する膜の一部分を
エッチングにより除去した領域８を有し、領域８により
７ａと７ｂの二つの領域に分割される。１０はコンタク
ト層７ａ上に形成され、第一の電極配線（本実施の形態
ではソース配線）９に接続された第一の電極（本実施の
形態ではソース電極）、１１はコンタクト層７ｂ上に形
成された第二の電極（本実施の形態ではドレイン電
極）、１２は保持容量共通配線４上にゲート絶縁膜５を
介して形成された保持容量電極、１３は上記の構成要素
全体を覆うように形成された窒化シリコン等からなる層
間絶縁膜、１４は層間絶縁膜１３上に形成されたＩＴＯ
（Indium Tin Oxide）等の透明導電膜からなる画素電極
で、液晶に駆動電圧を印加するために用いられる。

【００２４】１３ａはドレイン電極１１と画素電極１４
を接続するためにドレイン電極１１上の層間絶縁膜１３
に形成されたコンタクトホール、１３ｂは保持容量電極
１２と画素電極１４を接続するために保持容量電極１２
上の層間絶縁膜１３に形成されたコンタクトホール、１
３ｃはゲート配線２とソース配線９を接続するためにソ
ース配線９上の層間絶縁膜１３に形成されたコンタクト
ホール、１３ｄはゲート配線２とソース配線９を接続す
るためにゲート配線２上のゲート絶縁膜５および層間絶
縁膜１３に形成されたコンタクトホールである。１５は
画面端部において、コンタクトホール１３ｃとコンタク
トホール１３ｄを介してゲート配線２とソース配線３を
電気的に接続するために画素電極１４と同時に成膜した
材料で形成された接続配線である。

【００２５】次に、本実施の形態によるＡＭＬＣＤのＴ
ＦＴアレイ基板の製造方法を説明する。まず図２（ａ）
に示すように、透明絶縁性基板１上にスパッタ法あるい
は蒸着法等により、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｗ、Ｃｕ
等またはそれらを主成分とする合金のいずれかによる単
層膜あるいはそれらを積層した多層膜からなる導電性材
料を成膜した後、写真製版法により形成したレジストを
用いてパターニングし、ゲート配線２、ゲート電極３お
よび保持容量共通配線４を形成する。次に図２（ｂ）に
示すように、例えばプラズマＣＶＤ法、常圧ＣＶＤ法あ
るいは減圧ＣＶＤ法等により、ゲート絶縁膜５となる窒
化シリコン等、次に非晶質シリコンあるいは多結晶シリ
コン等、次にｎ型のＴＦＴの場合はＰ等の不純物を高濃
度にドーピングしたｎ⁺非晶質シリコンあるいはｎ⁺多
結晶シリコン等を連続して形成した後、写真製版法によ
り形成したレジストを用いてパターニングし、半導体層
６およびコンタクト層７を形成する。

【００２６】次に図２（ｃ）に示すように、スパッタ法
あるいは蒸着法等により、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、Ｍ
ｏ、Ｗ、Ｎｉ等またはそれらを主成分とする合金のいず
れかによる単層膜あるいはそれらを積層した多層膜から
なる薄膜を成膜した後、写真製版および微細加工技術に
よりパターニングして、ソース配線９、ソース電極１
０、ドレイン電極１１および保持容量電極１２を形成す
る。続いてソース電極１０およびドレイン電極１１、あ
るいはソース電極１０およびドレイン電極１１を形成し
たホトレジストをマスクとして、チャネル領域からコン
タクト層７をエッチング除去し、コンタクト層７に除去
領域８を形成する。

【００２７】次に図２（ｄ）に示すように、窒化シリコ
ン、酸化シリコン、無機絶縁膜あるいは有機絶縁膜から
なる層間絶縁膜１３を形成した後、写真製版法により形
成したレジストを用いてエッチングを行い、層間絶縁膜
１３にコンタクトホール１３ａ、１３ｂ、１３ｃおよび
１３ｄを形成する。このとき、コンタクトホール１３
ａ、１３ｂ、１３ｃおよび１３ｄは、テーパーエッチン
グにより形成されることが望ましい。また、ゲート配線
２上のコンタクトホール１３ｄ形成は、ゲート配線２上
のゲート絶縁膜５と層間絶縁膜１３を一度にエッチング
することが望ましいが、層間絶縁膜１３にコンタクトホ
ールを形成した後、層間絶縁膜１３として感光性有機絶
縁膜を用いている場合は、層間絶縁膜１３をマスクとし
て、感光性を有しない層間絶縁膜１３を用いている場合
は、層間絶縁膜１３にコンタクトホールを形成するため
に用いたレジストあるいはレジスト除去後の層間絶縁膜
１３をマスクとして、ゲート絶縁膜５のエッチングを行
ってもよい。なお、ゲート絶縁膜５がＳｉＮ等を用いて
形成されている場合は、テーパーエッチングするため
に、層間絶縁膜１３にコンタクトホールを形成後、ＳＦ
₆系＋Ｏ₂、ＣＦ₄系＋Ｏ₂、ＨＣｌ系＋Ｏ₂およびＦ
系＋Ｏのいずれか、あるいはＳＦ₆、ＣＦ₄、ＨＣｌお
よびＦのいずれかを主成分とするガス系等、テーパーエ
ッチングが可能なガス種を用いる。また、エッチング方
法は、ウェットエッチング法あるいはドライエッチング
法のいずれでもよい。

【００２８】最後に図２（ｅ）に示すように、ＩＴＯ等
の透明導電膜を成膜した後、写真製版法を用いてパター
ニングし、画素電極１４を形成する。このとき画面端部
において、コンタクトホール１３ｃとコンタクトホール
１３ｄを介してゲート配線２とソース配線３を電気的に
接続するための接続配線１５が透明導電膜により形成さ
れる。また、画素電極１４はコンタクトホール１３ａを
介してドレイン電極１１と、およびコンタクトホール１
３ｂを介して保持容量電極４と電気的に接続される。以
上の工程により、バックチャネル型ＴＦＴを搭載し、Ｔ
ＦＴの静電破壊を防止するためにゲート配線２とソース
配線９を短絡させた構造を有するＴＦＴアレイ基板を、
五回の写真製版工程を行うことにより形成することがで
きる。

【００２９】次に、本実施の形態によるＡＭＬＣＤの動
作について図１、２および１８を用いて説明する。図１
８において、２１はＴＦＴ、２２は等価回路的に容量で
表せられる液晶、２３は保持容量、２４は画面端部にあ
るゲート配線２とソース配線９の短絡部、２５はソース
側駆動回路、２６はゲート側駆動回路、２７は保持容量
共通配線４に電圧を印加する端子である。ゲート配線２
を介してゲート電極３に電圧を印加し走査することによ
りＴＦＴ２１をオン状態とし、他方ソース配線９に映像
信号を加え、ＴＦＴ２１を構成しているソース電極１
０、半導体層６、ドレイン電極１１を通して電流を流す
ことにより、ドレイン電極１１と接続されている画素電
極１４を介して液晶２２に所望の映像信号に対応した電
圧を印加する。保持容量共通配線４、ゲート絶縁膜５お
よび保持容量電極１２により形成される保持容量２３
は、ＴＦＴ２１のスイッチング動作に対応し、寄生容量
やリーク電流の影響で液晶２２に印加された電圧が変動
するのを防止するために接続されたものである。また、
ゲート配線２とソース配線９は画面端部の短絡部２４に
おいて、層間絶縁膜１３に設けられたコンタクトホール
１３ｃと１３ｄ、および接続配線１５により電気的に接
続されており、ＴＦＴアレイ基板の製造工程および配向
膜のラビング時に発生する静電気により、ＴＦＴ２１が
破損するのを防止している。なお、ラビング工程終了
後、ゲート配線２とソース配線９の短絡部２４は切り離
してもよい。または、切り離さずに十分に高い抵抗を有
する素子で接続しておいてもよい。

【００３０】この発明によれば、ＴＦＴの静電破壊を防
止するためにゲート配線２とソース配線９を短絡させた
構造を有するＡＭＬＣＤにおいて、ゲート配線２上のゲ
ート絶縁膜５と層間絶縁膜１３、およびソース配線９上
の層間絶縁膜１３へのコンタクトホール１３ｄおよび１
３ｃを、ドレイン電極１１と画素電極１４接続のための
コンタクトホール１３ａ形成と同時に形成し、さらにコ
ンタクトホール１３ｃおよび１３ｄを介してのゲート配
線２とソース配線９の接続を、画素電極１４形成と同時
に形成した接続配線１５により行うため、従来例に示し
たゲート配線２とソース配線９を接続するためのコンタ
クトホール形成工程が不要になり、ＴＦＴアレイ基板製
造における写真製版工程の回数を、従来より一回減少さ
せることができ、製造工程を簡略化して、製造コストの
低減およびスループットの向上を図ることができる。

【００３１】実施の形態２．実施の形態１では、保持容
量の形成法として共通配線方式の場合を示したが、図３
に示すように保持容量オンゲート方式を採用した場合に
おいても、実施の形態１と同様の効果が得られる。本実
施の形態では、図１における保持容量共通配線４は不要
となる。また、保持容量電極１２は、図３ではゲート配
線２の内側に形成されているが、ソース配線９やソース
電極１０、ドレイン電極１１と接しない方向（図３にお
いて下側）にゲート配線２からはみ出して形成してもよ
い。なお、その他の構成および製造方法は実施の形態１
と同様であるので説明を省略する。

【００３２】実施の形態３．実施の形態１では、保持容
量電極１２をソース電極１０およびドレイン電極１１を
形成する際に同時に形成し、保持容量電極１２とゲート
絶縁膜５、保持容量共通配線４から保持容量２３を形成
したが、図４および図５に示すように、画素電極１４、
層間絶縁膜１３、ゲート絶縁膜５および保持容量共通配
線４により保持容量を形成することにより、実施の形態
１と同様の効果が得られると共に、図１における保持容
量電極１２は不要となるため、保持容量電極１２と同層
に形成されるソース配線９と保持容量電極１２が、パタ
ーニング不良により接触して短絡等の不良が生じるのを
防止できる。

【００３３】図４は実施の形態３によるＴＦＴアレイ基
板の一画素を示す平面図、図５は図４のＢ−Ｂ線に沿っ
た部分および画面端部でのゲート配線とソース配線の接
続（短絡）部の製造工程を示す断面図である。図中の符
号は実施の形態１と同様であるので説明を省略する。次
に、製造方法を説明する。実施の形態１と同様の方法に
より、図５（ａ）に示すようにゲート配線２、ゲート電
極３および保持容量共通配線４、図５（ｂ）に示すよう
にゲート絶縁膜１３、半導体層６およびコンタクト層
７、図５（ｃ）に示すようにソース配線９、ソース電極
１０、ドレイン電極１１、およびコンタクト層７の除去
領域８を形成する。次に図５（ｄ）に示すように、層間
絶縁膜１３を形成した後、写真製版法により形成したレ
ジストを用いてエッチングを行い、層間絶縁膜１３にコ
ンタクトホール１３ａ、１３ｃおよび１３ｄを形成す
る。最後に図５（ｅ）に示すように、画素電極１４、お
よびコンタクトホール１３ｃとコンタクトホール１３ｄ
を介してゲート配線２とソース配線３を電気的に接続す
るための接続配線１５を形成する。また、画素電極１４
はコンタクトホール１３ａを介してドレイン電極と電気
的に接続される。以上の工程により、バックチャネル型
ＴＦＴを搭載し、ＴＦＴの静電破壊を防止するためにゲ
ート配線２とソース配線９を短絡させた構造を有するＴ
ＦＴアレイ基板を、五回の写真製版工程を行うことによ
り形成できる。

【００３４】実施の形態４．実施の形態３では、保持容
量の形成法として共通配線方式の場合を示したが、図６
に示すように保持容量オンゲート方式を採用した場合に
おいても、実施の形態３と同様の効果が得られる。本実
施の形態では図５における保持容量共通配線４は不要と
なる。その他の構成および製造方法は実施の形態３と同
様であるので説明を省略する。

【００３５】実施の形態５．実施の形態１では、保持容
量２３を形成するための保持容量電極１２とドレイン電
極１１は画素電極１４を介して接続されていたが、図７
および図８示すように、ドレイン電極１１を保持容量共
通配線４の上方まで延長して保持容量電極１２を形成す
ることにより、実施の形態１と同様の効果が得られると
共に、図１におけるドレイン電極１２と画素電極１４の
コンタクトホール１３ａが不要となるため、コンタクト
ホールで接続不良が生じる確率を低減することができ
る。また、保持容量の充電状態を用いてＴＦＴアレイの
検査を行う検査装置を用いることにより、画素電極１４
形成前にＴＦＴアレイの検査を実施することが可能とな
る。

【００３６】図７は実施の形態５によるＴＦＴアレイ基
板の一画素を示す平面図、図８は図７のＣ−Ｃ線に沿っ
た部分および画面端部でのゲート配線とソース配線の接
続（短絡）部の製造工程を示す断面図である。図中の符
号は実施の形態１と同様であるので説明を省略する。次
に、製造方法を説明する。実施の形態１と同様の方法に
より、図８（ａ）に示すようにゲート配線２、ゲート電
極３および保持容量共通配線４、図８（ｂ）に示すよう
にゲート絶縁膜１３、半導体層６およびコンタクト層７
を形成する。次に図８（ｃ）に示すようにソース配線
９、ソース電極１０、ドレイン電極１１およびドレイン
電極１１を延長して形成した保持容量電極１２を形成
後、続いてコンタクト層７の除去領域８を形成する。次
に図８（ｄ）に示すように、層間絶縁膜１３を形成した
後、写真製版法により形成したレジストを用いてエッチ
ングを行い、層間絶縁膜１３にコンタクトホール１３
ｂ、１３ｃおよび１３ｄを形成する。最後に図５（ｅ）
に示すように、画素電極１４、およびコンタクトホール
１３ｃとコンタクトホール１３ｄを介してゲート配線２
とソース配線３を電気的に接続するための接続配線１５
を形成する。また、画素電極１４はコンタクトホール１
３ｂを介して保持容量電極１２と一体で形成されている
ドレイン電極１１と電気的に接続される。

【００３７】以上の工程により、ＴＦＴの静電破壊を防
止するためのゲート配線２とソース配線９の短絡部、お
よびドレイン電極１１を延長して形成された保持容量電
極を介して、ドレイン電極１１と画素電極１４を接続し
た構造を有するＴＦＴアレイ基板を、五回の写真製版工
程を行うことにより形成できる。なお、ドレイン電極１
１を延長して保持容量電極１２を形成する構造を、画素
電極１４をソース電極１０およびドレイン電極１１より
上層に形成する構造を有するＴＦＴアレイ基板に適用す
ることにより、画素電極１４形成前にＴＦＴアレイの検
査を実施することが可能となる。

【００３８】実施の形態６．実施の形態１では、画素電
極１４はゲート配線２やソース配線９と重ならないよう
に形成されたが、図９および図１０に示すように、層間
絶縁膜１３を十分に厚く形成し画素電極１４とソース配
線９間の寄生容量を低減した場合は、画素電極１４をソ
ース配線９およびゲート配線２上に重ねて形成すること
ができ、実施の形態１と同様の効果が得られると共に、
開口率の向上を図ることができる。

【００３９】図９は実施の形態６によるＴＦＴアレイ基
板の一画素を示す平面図、図１０は図９のＤ−Ｄ線に沿
った部分および画面端部でのゲート配線とソース配線の
接続（短絡）部の製造工程を示す断面図である。図中の
符号は実施の形態１と同様であるので説明を省略する。
次に、製造方法を説明する。実施の形態１と同様の方法
により、図１０（ａ）に示すようにゲート配線２、ゲー
ト電極３および保持容量共通配線４、図１０（ｂ）に示
すようにゲート絶縁膜５、半導体層６およびコンタクト
層７を形成する。次に図１０（ｃ）に示すようにソース
配線９、ソース電極１０、ドレイン電極１１および保持
容量電極１２を形成後、続いてコンタクト層７の除去領
域８を形成する。

【００４０】次に図１０（ｄ）に示すように、１μｍ以
上の平坦化効果のある厚膜の層間絶縁膜１３を形成した
後、写真製版法により形成したレジストを用いてエッチ
ングを行い、層間絶縁膜１３にコンタクトホール１３
ａ、１３ｂ、１３ｃおよび１３ｄを形成する。このと
き、コンタクトホール１３ａ、１３ｂ、１３ｃおよび１
３ｄは、テーパーエッチングにより形成されることが望
ましい。また、厚膜の層間絶縁膜１３として感光性のも
のを用いた場合は、コンタクトホール形成にレジストは
不要となる。厚膜の層間絶縁膜としては、アクリル樹
脂、ＢＣＢ等が考えられる。また、ゲート配線２上のコ
ンタクトホール１３ｄ形成は、ゲート配線２上のゲート
絶縁膜５と層間絶縁膜１３を連続的にエッチングするこ
とが望ましい。層間絶縁膜１３にコンタクトホールを形
成した後、層間絶縁膜１３として感光性有機絶縁膜を用
いている場合は、層間絶縁膜１３をマスクとして、感光
性を有しない層間絶縁膜１３を用いている場合は、層間
絶縁膜１３にコンタクトホールを形成するために用いた
レジストあるいはレジスト除去後の層間絶縁膜１３をマ
スクとして、ゲート絶縁膜５のエッチングを行ってもよ
い。なお、ゲート絶縁膜５がＳｉＮ等を用いて形成され
ている場合は、テーパーエッチングするために、層間絶
縁膜１３にコンタクトホールを形成後、ＳＦ₆系＋
Ｏ₂、ＣＦ₄系＋Ｏ₂、ＨＣｌ系＋Ｏ₂およびＦ系＋Ｏ
のいずれか、あるいはＳＦ₆、ＣＦ₄、ＨＣｌおよびＦ
のいずれかを主成分とするガス系等、テーパーエッチン
グが可能なガス種を用いる。また、エッチング方法は、
ウェットエッチング法あるいはドライエッチング法のい
ずれでもよい。

【００４１】最後に図１０（ｅ）に示すように、画素電
極１４、およびコンタクトホール１３ｃとコンタクトホ
ール１３ｄを介してゲート配線２とソース配線３を電気
的に接続するための接続配線１５を形成する。また、画
素電極１４はコンタクトホール１３ａを介してドレイン
電極１１、およびコンタクトホール１３ｂを介して保持
容量電極１２と電気的に接続される。以上の工程によ
り、ＴＦＴの静電破壊を防止するためのゲート配線２と
ソース配線９の短絡部、および画素電極１４が厚膜層間
絶縁膜１３を介してソース配線９およびゲート配線２と
重なり部分を有する構造のＴＦＴアレイ基板を、五回の
写真製版工程を行うことにより形成できる。

【００４２】実施の形態７．実施の形態６では、保持容
量の形成法として共通配線方式の場合を示したが、図１
１に示すように保持容量オンゲート方式を採用した場合
においても、実施の形態６と同様の効果が得られる。本
実施の形態では図１０における保持容量共通配線４は不
要となる。その他の構成および製造方法は実施の形態６
と同様であるので説明を省略する。

【００４３】実施の形態８．実施の形態５で示した、ド
レイン電極１１を保持容量共通配線４の上方まで延長し
て保持容量電極１２を形成した構造を有するＡＭＬＣＤ
において、図１２および図１３に示すように、層間絶縁
膜１３を十分に厚く形成し、画素電極１４とソース配線
９間の寄生容量を低減することにより、画素電極１４を
ソース配線９およびゲート配線２上に重ねて形成するこ
とができる。本実施の形態によれば、実施の形態１と同
様の効果が得られると共に、開口率の向上を図ることが
でき、さらに、ＩＢＭ社が製品化している、保持容量の
充電状態を用いてＴＦＴアレイの検査を行う検査装置を
用いることにより、層間絶縁膜１３の形成前にＴＦＴア
レイの検査を実施することが可能となり、層間絶縁膜１
３として有機樹脂等を用いる場合には、有機樹脂形成前
にＴＦＴアレイの検査とレーザーによるリペア（配線切
断等）を行うことができるため、リペア時に有機膜に損
傷が生じるのを防止できる。

【００４４】図１２は実施の形態８によるＴＦＴアレイ
基板の一画素を示す平面図、図１３は図１２のＥ−Ｅ線
に沿った部分および画面端部でのゲート配線とソース配
線の接続（短絡）部の製造工程を示す断面図である。図
中の符号は実施の形態１と同様であるので説明を省略す
る。次に、製造方法を説明する。実施の形態１と同様の
方法により、図１３（ａ）に示すようにゲート配線２、
ゲート電極３および保持容量共通配線４、図１３（ｂ）
に示すようにゲート絶縁膜５、半導体層６およびコンタ
クト層７を形成する。次に図１３（ｃ）に示すようにソ
ース配線９、ソース電極１０、ドレイン電極１１および
ドレイン電極から延長して形成された保持容量電極１２
を形成後、続いてコンタクト層７の除去領域８を形成す
る。

【００４５】次に図１３（ｄ）に示すように、厚膜の層
間絶縁膜１３を形成した後、写真製版法により形成した
レジストを用いてエッチングを行い、層間絶縁膜１３に
コンタクトホール１３ｂ、１３ｃおよび１３ｄを形成す
る。このとき、コンタクトホール１３ａ、１３ｂ、１３
ｃおよび１３ｄは、テーパーエッチングにより形成され
ることが望ましい。また、厚膜層間絶縁膜１３として感
光性のものを用いてもよい。この時レジストは不要とな
る。また、ゲート配線２上のコンタクトホール１３ｄ形
成は、ゲート配線２上のゲート絶縁膜５と層間絶縁膜１
３を連続的にエッチングすることが望ましい。層間絶縁
膜１３にコンタクトホールを形成した後、層間絶縁膜１
３として感光性有機絶縁膜を用いている場合は、層間絶
縁膜１３をマスクとして、感光性を有しない層間絶縁膜
１３を用いている場合は、層間絶縁膜１３にコンタクト
ホールを形成するために用いたレジストあるいはレジス
ト除去後の層間絶縁膜１３をマスクとして、ゲート絶縁
膜５のエッチングを行ってもよい。なお、ゲート絶縁膜
５がＳｉＮ等を用いて形成されている場合は、テーパー
エッチングするために、層間絶縁膜１３にコンタクトホ
ールを形成後、ＳＦ₆系＋Ｏ₂、ＣＦ₄系＋Ｏ₂、ＨＣ
ｌ系＋Ｏ₂およびＦ系＋Ｏのいずれか、あるいはＳ
Ｆ₆、ＣＦ₄、ＨＣｌおよびＦのいずれかを主成分とす
るガス系等、テーパーエッチングが可能なガス種を用い
る。また、エッチング方法は、ウェットエッチング法あ
るいはドライエッチング法のいずれでもよい。

【００４６】最後に図１３（ｅ）に示すように、画素電
極１４、およびコンタクトホール１３ｃとコンタクトホ
ール１３ｄを介してゲート配線２とソース配線３を電気
的に接続するための接続配線１５を形成する。また、画
素電極１４はコンタクトホール１３ｂを介して保持容量
電極１２、および保持容量電極１２と一体で形成されて
いるドレイン電極１１と電気的に接続される。以上の工
程により、ＴＦＴの静電破壊を防止するためのゲート配
線２とソース配線９の短絡部、およびドレイン電極１１
を延長して形成された保持容量電極１２を介して、ドレ
イン電極１１と画素電極１４を接続すると共に、画素電
極１４が厚膜層間絶縁膜１３を介してソース配線９およ
びゲート配線２と重なり部分を有する構造のＴＦＴアレ
イ基板を、五回の写真製版工程を行うことにより形成で
きる。なお、ドレイン電極１１を延長して保持容量電極
１２を形成する構造を、画素電極１４をソース電極１０
およびドレイン電極１１より上層に形成する構造を有す
るＴＦＴアレイ基板に適用することにより、層間絶縁膜
１３形成前にＴＦＴアレイの検査を実施することが可能
となる。

【００４７】実施の形態９．図１４は実施の形態９によ
るＡＭＬＣＤのＴＦＴアレイ基板の製造工程を示す断面
図である。図において、１６は層間絶縁膜１３の下層に
形成された絶縁膜である。その他の符号は実施の形態１
と同様であるので説明を省略する。実施の形態６、７お
よび８で示した厚膜の層間絶縁膜１３が、有機絶縁膜、
あるいはスピンコート法等により塗布後焼成して得られ
る比較的密度の低い無機絶縁膜により構成される場合、
層間絶縁膜１３に水分等が吸収され、拡散される現象が
生じる可能性がある。このとき、特にＴＦＴ構造が図１
０および図１３に示すようにバックチャネル型である場
合には、半導体層６がコンタクト層７の除去領域８の部
分で直接層間絶縁膜１３と接しているため、層間絶縁膜
１３に吸収された水分等が半導体層６に達し、オフ電流
を増加させる等の問題がある。また、層間絶縁膜１３と
半導体層６の界面で形成される界面準位の影響で、オフ
電流を増加させたり、しきい値を変化させる等の問題が
ある。本実施の形態では、図１４に示すように、層間絶
縁膜１３形成前に、プラズマＣＶＤ法等によりＳｉＮ系
またはＳｉＯ系の膜、あるいは層間絶縁膜１３より緻密
性の高い無機絶縁膜や有機絶縁膜等の絶縁膜１６を全面
に形成することにより、層間絶縁膜１３に吸収された水
分等が半導体層６に達する等の不都合を防止している。

【００４８】次に、本実施の形態によるＴＦＴアレイ基
板の製造方法を説明する。実施の形態１と同様の方法に
より、図１４（ａ）に示すようにゲート配線２、ゲート
電極３および保持容量共通配線４、図１４（ｂ）に示す
ようにゲート絶縁膜５、半導体層６およびコンタクト層
７を形成する。次に図１４（ｃ）に示すようにソース配
線９、ソース電極１０、ドレイン電極１１およびドレイ
ン電極から延長して形成された保持容量電極１２を形成
後、続いてコンタクト層７の除去領域８を形成する。次
に図１４（ｄ）に示すように、プラズマＣＶＤ法等によ
りＳｉＮ系またはＳｉＯ系の膜、あるいは層間絶縁膜１
３より緻密性の高い無機絶縁膜や有機絶縁膜等の絶縁膜
１６を全面に形成する。次に図１４（ｅ）に示すよう
に、厚膜の層間絶縁膜１３を形成した後、写真製版法に
より形成したレジストを用いてエッチングを行い、実施
の形態８と同様に、層間絶縁膜１３および絶縁膜１６に
コンタクトホール１３ｂ、１３ｃおよび１３ｄを形成す
る。最後に図１４（ｆ）に示すように、画素電極１４、
およびコンタクトホール１３ｃとコンタクトホール１３
ｄを介してゲート配線２とソース配線３を電気的に接続
するための接続配線１５を形成する。また、画素電極１
４はコンタクトホール１３ｂを介して保持容量電極１
２、および保持容量電極１２と一体で形成されているド
レイン電極１１と電気的に接続される。

【００４９】なお、ＴＦＴアレイが画素電極１４をソー
ス電極１０およびドレイン電極１１より上層に形成する
構造で、層間絶縁膜１３が有機絶縁膜やスピンコート法
等により塗布後焼成して得られる比較的密度の低い無機
絶縁膜により構成される場合には、本実施の形態に示し
た構造を適用することができる。本実施の形態によれ
ば、実施の形態８と同様の効果が得られると共に、層間
絶縁膜１３に吸収された水分等が半導体層６に達するの
を防止できる。

【００５０】実施の形態１０．上記実施の形態で示した
ゲート配線２およびゲート電極３を、陽極酸化処理を施
したＡｌ、Ｔａ等の導電性材料を用いて構成してもよ
い。ただし、この場合、例えば図２（ｄ）に示す、層間
絶縁膜１３へのコンタクトホール１３ｄの形成時には、
層間絶縁膜１３とゲート絶縁膜５の穴開け後に陽極酸化
膜の穴開けを連続的に行う。または、ゲート配線２形成
後に、ソース配線９との接続部となるゲート配線２上の
コンタクトホール１３ｄ形成部分に、レジスト等のマス
クを形成した後に陽極酸化処理を行ってもよい。この場
合、コンタクトホール１３ｄ形成時の層間絶縁膜１３、
ゲート絶縁膜５および陽極酸化膜の三層連続の穴開け工
程が不要となる。本実施の形態によれば、ゲート配線２
およびゲート電極３の表面層に陽極酸化膜を有すること
により、実施の形態１と同様の効果が得られると共に、
ヒロックの発生を防止することができる。

【００５１】実施の形態１１．上記実施の形態では、バ
ックチャネル型ＴＦＴを搭載したＡＭＬＣＤについて示
したが、図１５に示すように、エッチングストッパー型
ＴＦＴを用いてもよい。図１５は実施の形態１１による
ＴＦＴアレイ基板のエッチングストッパー型ＴＦＴ部分
の製造工程を示す断面図である。図において、１７は半
導体層６を構成する半導体膜、１８はエッチングストッ
パーである。その他の符号は実施の形態１と同様である
ので説明を省略する。また、ＴＦＴ部分以外の構成は上
記実施の形態と同様である。

【００５２】次に、エッチングストッパー型ＴＦＴの製
造方法を説明する。まず図１５（ａ）に示すように、導
電性材料を成膜した後、写真製版法により形成したレジ
ストを用いてパターニングし、ゲート電極３を形成す
る。次に図１５（ｂ）に示すように、ゲート絶縁膜１
３、半導体膜１７、窒化シリコン膜等を連続して成膜し
た後、窒化シリコン膜を写真製版法により形成したレジ
ストを用いてパターニングし、エッチングストッパー１
８を形成する。次に図１５（ｃ）に示すように、半導体
膜１７を写真製版法により形成したレジストを用いてパ
ターニングし、半導体層６を形成する。次に図１５
（ｄ）に示すように、Ｐ等の不純物をドーピングしたｎ
⁺型半導体膜、導電性材料を連続して成膜した後、写真
製版法により形成したレジストを用いてパターニング
し、コンタクト層７およびソース電極１０、ドレイン電
極１１を形成する。または、エッチングストッパー１８
形成後（図１５（ｂ））、エッチングストッパーあるい
はそれを形成したレジストをマスクとして全面にＰ等の
不純物イオンを注入し、その後少なくともコンタクト部
となる所が部分的に不純物イオンが注入された半導体膜
を写真製版法により形成したレジストを用いてパターニ
ングし、少なくとも導電性材料とのコンタクト部となる
所に不純物イオンが注入された層を有する半導体層を形
成する。その後、導電性材料を成膜し、写真製版法によ
り形成したレジストを用いてパターニングして、ソース
電極１０およびドレイン電極１１を形成する。以上の工
程により、エッチングストッパー型のＴＦＴが形成され
る。以降は他の上記実施の形態と同様の方法により、コ
ンタクトホールを有する層間絶縁膜、画素電極およびゲ
ート配線とソース配線を短絡させる接続配線を形成す
る。

【００５３】本実施の形態によれば、エッチングストッ
パー型ＴＦＴを搭載したＴＦＴアレイ基板においても、
ＴＦＴの静電破壊を防止するためにゲート配線とソース
配線を短絡させた構造を有するＡＭＬＣＤを、従来より
一回少ない写真製版工程により製造することができる。

【００５４】実施の形態１２．実施の形態１１では、半
導体膜１７をパターニングして半導体層６を形成した後
に、Ｐ等の不純物をドーピングしたｎ⁺型半導体膜、導
電性材料を連続して成膜し再度レジストを形成してパタ
ーニングし、コンタクト層７およびソース電極１０、ド
レイン電極１１を形成したが、図１６に示すように、エ
ッチングストッパー形成後（図１６（ｂ））、半導体膜
１７をパターニングせずに、Ｐ等の不純物をドーピング
したｎ⁺型半導体膜１９、導電性膜２０を連続して成膜
し、写真製版法により形成したレジストを用いて、同時
あるいは連続的に導電膜２０、ｎ⁺型半導体膜１９およ
び半導体膜１７をパターニングし、半導体層６、コンタ
クト層７およびソース電極１０、ドレイン電極１１を形
成してもよい。コンタクト層はＰ⁺型半導体で形成して
もよい。また、エッチングストッパー１８形成後（図１
６（ｂ））、エッチングストッパーあるいはそれを形成
したレジストをマスクとして全面にＰ等の不純物イオン
を注入し、コンタクト部を部分的に形成し、その後導電
性膜２０を成膜し、写真製版法により形成したレジスト
を用いて、部分的に不純物イオンが注入された半導体膜
および導電性膜を同時あるいは連続的にパターニング
し、部分的に不純物イオンが注入された層を有する半導
体層６、およびソース電極１０、ドレイン電極１１を形
成してもよい。以上の工程により、エッチングストッパ
ー型のＴＦＴが形成される。

【００５５】実施の形態１３．上記実施の形態では、Ｔ
ＦＴ構造として逆スタガー型の場合について示したが、
図１７に示すように、正スタガー型のＴＦＴを用いても
よい。図１７は実施の形態１３による正スタガー型のＴ
ＦＴを搭載したＴＦＴアレイ基板の製造工程を示す断面
図である。図中の符号は実施の形態１と同様であるので
説明を省略する。次に、製造方法を説明する。まず図１
７（ａ）に示すように、透明絶縁性基板１上に導電性材
料を成膜した後、写真製版法により形成したレジストを
用いてパターニングし、ソース配線９、ソース電極１
０、ドレイン電極１１および保持容量電極６を形成す
る。次に図１７（ｂ）に示すように、半導体膜および窒
化シリコン等を連続して成膜した後、写真製版法により
形成したレジストを用いて島状にパターニングし、半導
体層６およびゲート絶縁膜５を形成する。次に図１７
（ｃ）に示すように、導電性材料を成膜した後、写真製
版法により形成したレジストを用いてパターニングし、
ゲート配線２、ゲート電極３および保持容量電極１２を
形成する。

【００５６】次に図１７（ｄ）に示すように、層間絶縁
膜１３を形成し、写真製版法を用いてパターニングし、
層間絶縁膜１３およびゲート絶縁膜５、半導体層６にコ
ンタクトホール１３ａ、１３ｂ、１３ｃおよび１３ｄを
形成する。また、コンタクトホール１３Ｃが形成される
部分は、図１７（Ｃ）でゲート絶縁膜５、半導体６をあ
らかじめエッチングで取り除いておいてもよい。最後に
図１７（ｅ）に示すように、透明導電膜を成膜した後、
写真製版法を用いてパターニングし、画素電極１４を形
成する。このとき画面端部では、コンタクトホール１３
ｃとコンタクトホール１３ｄを介してゲート配線２とソ
ース配線３を電気的に接続するための接続配線１５が透
明導電膜により形成される。また、画素電極１４はコン
タクトホール１３ａを介してドレイン電極１１と、およ
びコンタクトホール１３ｂを介して保持容量共通配線４
と電気的に接続される。

【００５７】本実施の形態によれば、正スタガー型のＴ
ＦＴを搭載したＴＦＴアレイ基板においても、ＴＦＴの
静電破壊を防止するためにゲート配線とソース配線を短
絡させた構造を有するＡＭＬＣＤを、従来より一回少な
い写真製版工程により製造することができる。

【００５８】実施の形態１４．上述した実施の形態１〜
１３では、画素電極１４としてＩＴＯ等の透明導電膜を
用いた場合について示したが、画素電極としてＡｌ、Ｃ
ｒ、Ｔａ等またはそれらを主成分とする合金のいずれか
による単層膜あるいはそれらを積層した多層膜からなる
不透明の導電性材料を用いることにより、上記実施の形
態と同様の効果が得られる。ただし、この場合は反射型
液晶表示装置として用いることができる。

【００５９】実施の形態１５．上述した各実施の形態に
よるＴＦＴアレイ基板を用いた液晶表示装置の製造方法
を示す。ＴＦＴアレイ基板の第１の表面に第１の配向膜
が形成される。ＴＦＴアレイ基板の第１の表面は、ＴＦ
Ｔアレイ基板と対向基板とが液晶材料を介して重ねられ
たときの液晶表示装置の内側表面である。ラビング布で
配向膜の表面がラビングされる。配向膜のラビングのの
ち、配向膜の表面上の表示領域内にＴＦＴアレイ基板と
対向基板との間隔を保つためのスペ−サが散布される。
一方、第２の配向膜が対向基板の第１の表面上に形成さ
れる。また、カラ−フィルタを対向基板上に設けてもよ
い。対向基板の第１の表面は、液晶表示装置の内側表面
である。ラビング布で配向膜の表面がラビングされる。
ラビングののち、シ−ル材が所定の位置、すなわち、対
向基板の第１の面の周囲の所定の領域に塗布される。

【００６０】このようにして形成された２枚の基板、す
なわち、ＴＦＴアレイ基板と対向基板とが、両者の間の
間隔を一定値に保って重ねられ、対向基板が液晶注入口
を除く周辺上でＴＦＴアレイ基板に接着されて液晶表示
パネルが形成される。そののち、液晶材料は、ＴＦＴア
レイ基板と対向基板との間の隙間に液晶注入口から注入
される。液晶材料を注入したのち、注入口は樹脂で塞が
れる。このとき、シ−ル材は、対向基板のかわりにＴＦ
Ｔアレイ基板に塗布してもよい。また、スペ−サもＴＦ
Ｔアレイ基板のかわりに対向基板に塗布してもよい。液
晶表示パネルをえたのち、ゲ−ト配線２とソ−ス配線９
とが短絡している接続部２４で接続配線が切断される。
接続部は静電気の発生を防止するために設けられていた
ものであるので、液晶表示パネルをえたのちは接続部は
不要である。ＴＦＴアレイプロセスにおいては、静電気
に起因するＴＦＴの損傷が生じないという効果がある。
つぎの工程において、ゲ−ト側駆動回路のゲ−トＩＣと
ソ−ス側駆動回路のソ−スＩＣがそれぞれ所定の位置で
ＴＦＴアレイ基板に接続される。ソ−スＩＣ，および駆
動回路はＴＦＴアレイ基板の周辺に設けられる。ソ−ス
ＩＣは、ソ−ス側駆動回路とＴＦＴアレイ基板とを接続
している。ゲ−トＩＣはゲ−ト側駆動回路とＴＦＴアレ
イ基板とを接続している。接続する方法は、たとえば、
ＴＡＢ（ｔａｐｅａｕｔｏｍａｔｅｄｂｏｎｄｉｎ
ｇ）法である。ＴＡＢ法の変わりにＣＯＧ（ｃｈｉｐ
ｏｎｇｌａｓｓ）法を採用してもよい。ＣＯＧ法が採
用された場合、接続部において前記接続配線は本工程ま
たは前工程のいずれかで切断される。つぎの工程におい
て、回路基板がゲ−トＩＣとソ−スＩＣとにそれぞれ電
気的に接続される。ゲ−トＩＣの数量とソ−スＩＣの数
量は任意である。同様に、回路基板の数も任意である。
ＴＡＢ法やＣＯＧ法のような接続方法を選択することが
できる。

【００６１】

【発明の効果】以上のように、この発明によれば、ＴＦ
Ｔの静電破壊を防止するためにゲート配線とソース配線
を短絡させた構造を有するＡＭＬＣＤにおいて、ゲート
配線とソース配線の接続を、ドレイン電極と画素電極接
続のためのコンタクトホール形成と同時に形成されたコ
ンタクトホール、および画素電極形成と同時に形成され
た接続配線１５により行うため、従来必要であったゲー
ト配線とソース配線を接続するためのコンタクトホール
形成工程が不要になり、ＴＦＴアレイ基板製造における
写真製版工程の回数を、従来より一回減少させることが
でき、製造工程を簡略化して、製造コストの低減および
スループットの向上を図ることができる。この効果は、
バックチャネル型ＴＦＴ、エッチングストッパー型ＴＦ
Ｔ、正スタガー型ＴＦＴおよび逆スタガー型ＴＦＴのい
ずれの構造を有するＴＦＴを搭載した液晶表示装置にお
いても得られる。

【００６２】また、保持容量電極が不要となり、保持容
量電極と同層に形成されるソース配線との接触等の不良
発生を防止できる。また、層間絶縁膜へのコンタクトホ
ールの形成数を減少させることができるため、コンタク
トホールでの接続不良が生じる確率を低減することがで
きると共に、画素電極形成前にＴＦＴアレイの検査を行
うことができる。また、保持容量電極の形成が不要とな
る。また、画素電極をゲート配線およびソース配線と重
ねて形成することにより開口率の向上を図れる。

【図面の簡単な説明】

【図１】この発明の実施の形態１による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。

【図２】この発明の実施の形態１による液晶表示装置
におけるＴＦＴアレイ基板の製造工程を示す断面図であ
る。

【図３】この発明の実施の形態２による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。

【図４】この発明の実施の形態３による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。

【図５】この発明の実施の形態３による液晶表示装置
におけるＴＦＴアレイ基板の製造工程を示す断面図であ
る。

【図６】この発明の実施の形態４による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。

【図７】この発明の実施の形態５による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。

【図８】この発明の実施の形態５による液晶表示装置
におけるＴＦＴアレイ基板の製造工程を示す断面図であ
る。

【図９】この発明の実施の形態６による液晶表示装置
におけるＴＦＴアレイ基板を示す平面図である。

【図１０】この発明の実施の形態６による液晶表示装
置におけるＴＦＴアレイ基板の製造工程を示す断面図で
ある。

【図１１】この発明の実施の形態７による液晶表示装
置におけるＴＦＴアレイ基板を示す平面図である。

【図１２】この発明の実施の形態８による液晶表示装
置におけるＴＦＴアレイ基板を示す平面図である。

【図１３】この発明の実施の形態８による液晶表示装
置におけるＴＦＴアレイ基板の製造工程を示す断面図で
ある。

【図１４】この発明の実施の形態９による液晶表示装
置におけるＴＦＴアレイ基板の製造工程を示す断面図で
ある。

【図１５】この発明の実施の形態１１による液晶表示
装置におけるＴＦＴの製造工程を示す断面図である。

【図１６】この発明の実施の形態１２による液晶表示
装置におけるＴＦＴの製造工程を示す断面図である。

【図１７】この発明の実施の形態１３による液晶表示
装置におけるＴＦＴアレイ基板の製造工程を示す断面図
である。

【図１８】液晶表示装置の等価回路を示す図である。

【図１９】液晶表示装置の一画素分の等価回路を示す
図である。

【図２０】従来のこの種液晶表示装置におけるＴＦＴ
アレイ基板を示す平面図である。

【図２１】従来の液晶表示装置におけるＴＦＴアレイ
基板の製造工程を示す断面図である。

【符号の説明】

１透明絶縁性基板、２制御電極配線（ゲート配
線）、３制御電極（ゲート電極）、４保持容量共通
配線、５ゲート絶縁膜、６半導体層、７コンタク
ト層、８領域、９第一の電極配線（ソース配線）、
１０第一の電極（ソース電極）、１１第二の電極
（ドレイン電極）、１２保持容量電極、１３層間絶
縁膜、１３ａ、１３ｂ、１３ｃ、１３ｄコンタクトホ
ール、１４画素電極、１５接続配線、１６絶縁
膜、１７半導体膜、１８エッチングストッパー、１
９ｎ⁺型半導体膜、２０導電性膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者遠藤幸雄熊本県菊池郡西合志町御代志997番地株式会社アドバンスト・ディスプレイ内

Claims

【特許請求の範囲】

【請求項１】絶縁性基板と、制御電極および制御電極
配線と、半導体層と、上記制御電極および制御電極配線
と上記半導体層の間に形成された絶縁膜と、上記半導体
層と共に半導体素子を構成する第一の電極、第一の電極
配線および第二の電極と、上記制御電極、制御電極配
線、第一の電極、第一の電極配線および第二の電極の上
方に形成された層間絶縁膜と、上記層間絶縁膜上に形成
され、上記層間絶縁膜に形成されたコンタクトホールを
介して上記第二の電極と電気的に接続された透明導電膜
よりなる画素電極と、上記画素電極構成材料により形成
され、上記絶縁膜および上記層間絶縁膜に形成されたコ
ンタクトホールを介して上記制御電極配線と上記第一の
電極配線とを電気的に接続する接続配線とを備えたこと
を特徴とするＴＦＴアレイ基板。
【請求項２】絶縁性基板と、制御電極および制御電極
配線と、半導体層と、上記制御電極および制御電極配線
と上記半導体層の間に形成された絶縁膜と、上記半導体
層と共に半導体素子を構成する第一の電極、第一の電極
配線および第二の電極と、上記制御電極、制御電極配
線、第一の電極、第一の電極配線および第二の電極の上
方に形成された層間絶縁膜と、上記層間絶縁膜上に形成
され、上記層間絶縁膜に形成されたコンタクトホールを
介して上記第二の電極と電気的に接続された透明導電膜
よりなる画素電極と、上記画素電極構成材料により形成
され、上記絶縁膜および上記層間絶縁膜に形成されたコ
ンタクトホールを介して上記制御電極配線と上記第一の
電極配線とを電気的に接続する接続配線とを有するＴＦ
Ｔアレイ基板を備え、上記ＴＦＴアレイ基板を液晶材料
の挟持基板とする液晶パネルを構成すると共に、上記接
続配線を切り離して形成するようにしたことを特徴とす
る液晶表示装置。
【請求項３】制御電極および制御電極配線と同時に形
成された保持容量共通配線と、上記保持容量共通配線の
上方に第一の電極、第一の電極配線および第二の電極と
同時に形成され、層間絶縁膜に形成されたコンタクトホ
ールを介して画素電極と電気的に接続された保持容量電
極により構成された保持容量を有することを特徴とする
請求項１記載のＴＦＴアレイ基板。
【請求項４】制御電極および制御電極配線と同時に形
成された保持容量共通配線と、上記保持容量共通配線の
上方に形成された画素電極により構成された保持容量を
有することを特徴とする請求項１記載のＴＦＴアレイ基
板。
【請求項５】保持容量共通配線は、制御電極配線であ
ることを特徴とする請求項３または請求項４記載のＴＦ
Ｔアレイ基板。
【請求項６】透明絶縁性基板と、制御電極、制御電極
配線および共通電極配線と、半導体層と、上記制御電
極、制御電極配線および共通電極配線と上記半導体層の
間に形成された絶縁膜と、上記半導体層と共に半導体素
子を構成する第一の電極、第一の電極配線、第二の電極
および上記第二の電極を延長して形成された保持容量電
極と、上記制御電極、制御電極配線、共通電極配線、第
一の電極、第一の電極配線、第二の電極および保持容量
電極の上方に形成された層間絶縁膜と、上記層間絶縁膜
上に形成され、上記保持容量電極上の層間絶縁膜に形成
されたコンタクトホールを介して上記第二の電極と電気
的に接続された透明導電膜よりなる画素電極とを備えた
ことを特徴とするＴＦＴアレイ基板。
【請求項７】透明絶縁性基板と、制御電極、制御電極
配線および共通電極配線と、半導体層と、上記制御電
極、制御電極配線および共通電極配線と上記半導体層の
間に形成された絶縁膜と、上記半導体層と共に半導体素
子を構成する第一の電極、第一の電極配線、第二の電極
および上記第二の電極を延長して形成された保持容量電
極と、上記制御電極、制御電極配線、共通電極配線、第
一の電極、第一の電極配線、第二の電極および保持容量
電極の上方に形成された層間絶縁膜と、上記層間絶縁膜
上に形成され、上記保持容量電極上の層間絶縁膜に形成
されたコンタクトホールを介して上記第二の電極と電気
的に接続された透明導電膜よりなる画素電極とを有する
ＴＦＴアレイ基板を備え、上記ＴＦＴアレイ基板を液晶
材料の挟持基板とすることを特徴とする液晶表示装置。
【請求項８】層間絶縁膜は、１μｍ以上の厚膜である
ことを特徴とする請求項１または請求項３〜請求項６の
いずれか一項記載のＴＦＴアレイ基板。
【請求項９】層間絶縁膜は、下層にＳｉＮ等の緻密性
の高い膜を有する多層膜であることを特徴とする請求項
８記載のＴＦＴアレイ基板。
【請求項１０】画素電極は、制御電極配線および第一
の電極配線の少なくとも一方と重なる部分を有すること
を特徴とする請求項８または請求項９記載のＴＦＴアレ
イ基板。
【請求項１１】絶縁性基板上に制御電極および制御電
極配線を形成する工程と、上記制御電極および制御電極配線上に絶縁膜を成膜する
工程と、上記制御電極上に上記絶縁膜を介して半導体層およびコ
ンタクト層を形成する工程と、上記コンタクト層上に第一の電極、第一の電極配線およ
び第二の電極を形成する工程と、上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を成膜する工程と、上記制御電極上の上記絶縁膜と上記層間絶縁膜に第一の
コンタクトホール、上記第一の電極配線上の上記層間絶
縁膜に第二のコンタクトホール、および上記第二の電極
上の上記層間絶縁膜に第三のコンタクトホールを同時に
形成する工程と、上記第三のコンタクトホールを介して上記第二の電極と
接続された画素電極、および上記第一のコンタクトホー
ルと第二のコンタクトホールを介して上記制御電極配線
と上記第一の電極配線を接続する接続配線を同時に形成
する工程とを含むことを特徴とするＴＦＴアレイ基板の
製造方法。
【請求項１２】絶縁性基板上に制御電極および制御電
極配線を形成する工程と、上記制御電極および制御電極配線上に絶縁膜および半導
体膜を成膜する工程と、上記半導体膜をパターニングして半導体層を形成する工
程と、上記制御電極上に上記絶縁膜および半導体膜を介
して第二絶縁膜を成膜しパターニングすることで制御電
極上方にエッチングストッパーを形成する工程と、上記半導体膜をパターニングして少なくとも上記制御電
極上方に半導体層を形成する工程と、不純物をドープした半導体膜からなるコンタクト膜を成
膜する工程と、第一の電極、第一の電極配線および第二
の電極用金属膜を同時に形成する工程と、ホトレジストを形成し上記第一の電極、第一の電極配線
および第二の電極形成用パターンを形成する工程と、上記第一の電極、第一の電極配線および第二の電極をエ
ッチング等の微細加工により形成する工程と、上記第一の電極、第一の電極配線および第二の電極ある
いはそれを形成するために用いた上記ホトレジストをマ
スクとしてコンタクト膜をエッチングしてコンタクト層
を形成する工程と、上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を成膜する工程と、上記制御電極上の上記絶縁膜と上記層間絶縁膜に第一の
コンタクトホール、上記第一の電極配線上の上記層間絶
縁膜に第二のコンタクトホール、および上記第二の電極
上の上記層間絶縁膜に第三のコンタクトホールを同時に
形成する工程と、上記第三のコンタクトホールを介して上記第二の電極と
接続された画素電極、および上記第一のコンタクトホー
ルと第二のコンタクトホールを介して上記制御電極配線
と上記第一の電極配線を接続する接続配線を同時に形成
する工程とを含むことを特徴とするＴＦＴアレイ基板の
製造方法。
【請求項１３】絶縁性基板上に制御電極および制御電
極配線を形成する工程と、上記制御電極および制御電極配線上に絶縁膜および半導
体膜を成膜する工程と、上記制御電極上に上記絶縁膜および半導体膜を介して第
二絶縁膜を成膜しパターニングすることで制御電極上方
にエッチングストッパーを形成する工程と、不純物をドープした半導体膜からなるコンタクト膜を成
膜する工程と、第一の電極、第一の電極配線および第二
の電極用金属膜を同時に形成する工程と、ホトレジストを形成し上記第一の電極、第一の電極配線
および第二の電極形成用パターンを形成する工程と、上記第一の電極、第一の電極配線および第二の電極をエ
ッチング等の微細加工により形成する工程と、上記第一の電極、第一の電極配線および第二の電極ある
いはそれを形成するために用いた上記ホトレジストをマ
スクとしてコンタクト膜，半導体膜を連続的にエッチン
グしてコンタクト層、半導体層を形成する工程と、上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を成膜する工程と、上記制御電極上の上記絶縁膜と上記層間絶縁膜に第一の
コンタクトホール、上記第一の電極配線上の上記層間絶
縁膜に第二のコンタクトホール、および上記第二の電極
上の上記層間絶縁膜に第三のコンタクトホールを同時に
形成する工程と、上記第三のコンタクトホールを介して上記第二の電極と
接続された画素電極、および上記第一のコンタクトホー
ルと第二のコンタクトホールを介して上記制御電極配線
と上記第一の電極配線を接続する接続配線を同時に形成
する工程とを含むことを特徴とするＴＦＴアレイ基板の
製造方法。
【請求項１４】絶縁性基板上に制御電極および制御電
極配線を形成する工程と、上記制御電極および制御電極配線上に絶縁膜および半導
体膜を成膜する工程と、上記制御電極上に上記絶縁膜および半導体膜を介して第
二絶縁膜を成膜しパターニングすることで上記制御電極
上方にエッチングストッパーを形成する工程と、不純物を注入してエッチングストッパーの下部以外の半
導体膜を不純物を含んだ半導体膜からなるコンタクト膜
にする工程と、上記半導体膜をパターニングして少なくとも上記制御電
極上方に半導体層を形成する工程と、第一の電極、第一の電極配線および第二の電極用金属膜
を同時に形成する工程と、ホトレジストを形成し上記第一の電極、第一の電極配線
および第二の電極形成用パターンを形成する工程と、上記第一の電極、第一の電極配線および第二の電極をエ
ッチング等の微細加工により形成する工程と、上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を成膜する工程と、上記制御電極上の上記絶縁膜と上記層間絶縁膜に第一の
コンタクトホール、上記第一の電極配線上の上記層間絶
縁膜に第二のコンタクトホール、および上記第二の電極
上の上記層間絶縁膜に第三のコンタクトホールを同時に
形成する工程と、上記第三のコンタクトホールを介して上記第二の電極と
接続された画素電極、および上記第一のコンタクトホー
ルと第二のコンタクトホールを介して上記制御電極配線
と上記第一の電極配線を接続する接続配線を同時に形成
する工程とを含むことを特徴とするＴＦＴアレイ基板の
製造方法。
【請求項１５】絶縁性基板上に制御電極および制御電
極配線を形成する工程と、上記制御電極および制御電極配線上に絶縁膜および半導
体膜を成膜する工程と、上記制御電極上に上記絶縁膜および半導体膜を介して第
二絶縁膜を成膜しパターニングすることで上記制御電極
上方にエッチングストッパーを形成する工程と、不純物を注入してエッチングストッパーの下部以外を不
純物を含んだ半導体膜からなるコンタクト膜にする工程
と、第一の電極、第一の電極配線および第二の電極用金属膜
を同時に形成する工程と、ホトレジストを形成し上記第一の電極、第一の電極配線
および第二の電極形成用パターンを形成する工程と、上記第一の電極、第一の電極配線および第二の電極をエ
ッチング等の微細加工により形成する工程と、上記第一の電極、第一の電極配線および第二の電極ある
いはそれを形成するために用いた上記ホトレジストをマ
スクとして半導体膜・コンタクト膜を同時にエッチング
して半導体層、コンタクト層を形成する工程と、上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を成膜する工程と、上記制御電極上の上記絶縁膜と上記層間絶縁膜に第一の
コンタクトホール、上記第一の電極配線上の上記層間絶
縁膜に第二のコンタクトホール、および上記第二の電極
上の上記層間絶縁膜に第三のコンタクトホールを同時に
形成する工程と、上記第三のコンタクトホールを介して上記第二の電極と
接続された画素電極、および上記第一のコンタクトホー
ルと第二のコンタクトホールを介して上記制御電極配線
と上記第一の電極配線を接続する接続配線を同時に形成
する工程とを含むことを特徴とするＴＦＴアレイ基板の
製造方法。
【請求項１６】絶縁性基板上に第一の電極、第一の電
極配線および第二の電極を形成する工程と、上記第一の電極、第一の電極配線および第二の電極上に
半導体層および絶縁膜を形成する工程と、上記絶縁膜上に制御電極および制御電極配線を形成する
工程と、上記制御電極および制御電極配線上に層間絶縁膜を成膜
する工程と、上記制御電極上の上記層間絶縁膜に第一のコンタクトホ
ール、上記第一の電極配線上の上記半導体膜、上記絶縁
膜および上記層間絶縁膜に第二のコンタクトホール、お
よび上記第二の電極上の上記半導体膜、上記絶縁膜およ
び上記層間絶縁膜に第三のコンタクトホールを同時に形
成する工程と、上記第三のコンタクトホールを介して上記第二の電極と
接続された画素電極、および上記第一のコンタクトホー
ルと第二のコンタクトホールを介して上記制御電極配線
と上記第一の電極配線を接続する接続配線を同時に形成
する工程とを含むことを特徴とするＴＦＴアレイ基板の
製造方法。
【請求項１７】少なくとも最上層に層間絶縁膜を含む
多層膜に対する第一、第二あるいは第三のコンタクトホ
ールは、上記層間絶縁膜にコンタクトホールを形成後、
この層間絶縁膜をマスクとして下層膜のエッチングを行
うことにより形成されることを特徴とする請求項１１〜
請求項１６のいずれか一項記載のＴＦＴアレイ基板の製
造方法。
【請求項１８】（ａ）請求項１１記載の製造方法によ
りＴＦＴアレイ基板を製造する工程と、（ｂ）上記ＴＦ
Ｔアレイ基板に第１の配向膜を設け、上記ＴＦＴアレイ
基板上でラビング処理を行う工程と、（ｃ）上記第１の
配向膜にスペ−サを散布する工程と、（ｄ）上記ＴＦＴ
アレイ基板に対向配置される対向基板に第２の配向膜を
設け、上記第２の配向膜にラビング処理する工程と、
（ｅ）上記第２の配向膜の所定の位置にシ−ル材を印刷
する工程と、（ｆ）上記ＴＦＴアレイ基板に上記対向基
板を重ね、この対向基板を注入口以外で上記ＴＦＴアレ
イ基板に接合すると共に、上記両基板間に液晶材料を注
入した後、上記注入口を塞ぐ工程と、（ｇ）制御電極配
線と第１の電極配線とを接続する接続配線を切断する工
程とを含むことを特徴とする液晶表示装置の製造方法。