JP2009147039A - 薄膜トランジスタパネルおよびその製造方法 - Google Patents
薄膜トランジスタパネルおよびその製造方法 Download PDFInfo
- Publication number
- JP2009147039A JP2009147039A JP2007321532A JP2007321532A JP2009147039A JP 2009147039 A JP2009147039 A JP 2009147039A JP 2007321532 A JP2007321532 A JP 2007321532A JP 2007321532 A JP2007321532 A JP 2007321532A JP 2009147039 A JP2009147039 A JP 2009147039A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- insulating film
- semiconductor thin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 真性酸化亜鉛からなる半導体薄膜10は、酸化シリコンまたは酸窒化シリコンからなる下地絶縁膜6の上面に形成されている。このように、真性酸化亜鉛からなる半導体薄膜10の下地を酸化シリコンまたは酸窒化シリコンからなる下地絶縁膜6とすると、下地絶縁膜6を窒化シリコンによって形成する場合と比較して、真性酸化亜鉛からなる半導体薄膜10の結晶配向性を改善することができる。
【選択図】 図1
Description
請求項2に記載の発明に係る薄膜トランジスタパネルは、請求項1に記載の発明において、前記絶縁基板は無アルカリガラスからなることを特徴とするものである。
請求項3に記載の発明に係る薄膜トランジスタパネルは、石英ガラスからなる絶縁基板と、前記絶縁基板上に相対向して設けられたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極上に設けられた2つのオーミックコンタクト層と、前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に設けられた酸化亜鉛からなる半導体薄膜と、前記半導体薄膜上に設けられたゲート絶縁膜と、前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上に設けられたゲート電極とを有することを特徴とするものである。
請求項4に記載の発明に係る薄膜トランジスタパネルは、請求項1〜3のいずれかに記載の発明において、さらに、前記ゲート電極を含む前記ゲート絶縁膜上に設けられたオーバーコート膜と、前記オーバーコート膜上に前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜に設けられたコンタクトホールを介して前記ソース電極に接続されて設けられた画素電極とを有することを特徴とするものである。
請求項5に記載の発明に係る薄膜トランジスタパネルの製造方法は、絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、前記ソース電極および前記ドレイン電極上に2つのオーミックコンタクト層を形成する工程と、前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に酸化シリコンまたは酸窒化シリコンからなる下地絶縁膜を形成する工程と、前記下地絶縁膜上に酸化亜鉛からなる半導体薄膜を形成する工程と、前記半導体薄膜上にゲート絶縁膜を形成する工程と、前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、を有することを特徴とするものである。
請求項6に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項5に記載の発明において、前記絶縁基板は無アルカリガラスからなることを特徴とするものである。
請求項7に記載の発明に係る薄膜トランジスタパネルの製造方法は、石英ガラスからなる絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、前記ソース電極および前記ドレイン電極上に2つのオーミックコンタクト層を形成する工程と、前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に酸化亜鉛からなる半導体薄膜を形成する工程と、前記半導体薄膜上にゲート絶縁膜を形成する工程と、前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、を有することを特徴とするものである。
請求項8に記載の発明に係る薄膜トランジスタパネルの製造方法は、請求項5〜7のいずれかに記載の発明において、さらに、前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、を有することを特徴とするものである。
図1はこの発明の第1実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルはガラス基板(絶縁基板)1を備えている。ガラス基板1は、限定する意味ではないが、無アルカリガラスからなっている。ガラス基板1の上面の相対向する所定の2箇所にはアルミニウム、クロム、ITO等からなるソース電極2およびドレイン電極3が設けられている。
次に、真性酸化亜鉛からなる半導体薄膜10の下地となる下地絶縁膜6の材料についての実験結果について説明する。この場合、図2に示すように、第1の試料として、無アルカリガラスからなるガラス基板1の上面に、プラズマCVD法により、酸化シリコンからなる下地絶縁膜6および真性酸化亜鉛からなる半導体薄膜10を連続して成膜したものを用意した。また、第2の試料として、図2において、下地絶縁膜6を酸窒化シリコンによって形成したものを用意した。さらに、第1の比較試料として、図2において、下地絶縁膜6を窒化シリコンによって形成したものを用意した。
次に、図1に示す薄膜トランジスタパネルの製造方法の一例について説明する。まず、図4に示すように、ガラス基板1の上面の相対向する所定の2箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極2およびドレイン電極3を形成する。次に、ソース電極2およびドレイン電極3の相対向する側の各上面およびその各近傍のガラス基板1の上面に、スパッタ法により成膜されたITO膜をフォトリソグラフィ法によりパターニングすることにより、オーミックコンタクト層4、5を形成する。
図9はこの発明の第2実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、酸化シリコンまたは酸窒化シリコンからなる下地絶縁膜6を備えておらず、その代わりに、ガラス基板(絶縁基板)1を石英ガラスによって形成した点である。
次に、真性酸化亜鉛からなる半導体薄膜10の下地となるガラス基板1の材料についての実験結果について説明する。この場合、図10に示すように、第3の試料として、石英ガラスからなるガラス基板1の上面に、プラズマCVD法により、真性酸化亜鉛からなる半導体薄膜10を成膜したものを用意した。また、第2の比較試料として、図10において、ガラス基板1を無アルカリガラスによって形成したものを用意した。
次に、図9に示す薄膜トランジスタパネルの製造方法の一例について説明する。まず、図12に示すように、ガラス基板1の上面の相対向する所定の2箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極2およびドレイン電極3を形成する。
2 ソース電極
3 ドレイン電極
4、5 オーミックコンタクト層
6 下地絶縁膜
7〜9 コンタクトホール
10 半導体薄膜
11 コンタクトホール
12 ゲート絶縁膜
13 ゲート電極
14 薄膜トランジスタ
15 オーバーコート膜
16 コンタクトホール
17 画素電極
Claims (8)
- 絶縁基板と、前記絶縁基板上に相対向して設けられたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極上に設けられた2つのオーミックコンタクト層と、前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に設けられた酸化シリコンまたは酸窒化シリコンからなる下地絶縁膜と、前記下地絶縁膜上に設けられた酸化亜鉛からなる半導体薄膜と、前記半導体薄膜上に設けられたゲート絶縁膜と、前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上に設けられたゲート電極とを有することを特徴とする薄膜トランジスタパネル。
- 請求項1に記載の発明において、前記絶縁基板は無アルカリガラスからなることを特徴とする薄膜トランジスタパネル。
- 石英ガラスからなる絶縁基板と、前記絶縁基板上に相対向して設けられたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極上に設けられた2つのオーミックコンタクト層と、前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に設けられた酸化亜鉛からなる半導体薄膜と、前記半導体薄膜上に設けられたゲート絶縁膜と、前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上に設けられたゲート電極とを有することを特徴とする薄膜トランジスタパネル。
- 請求項1〜3のいずれかに記載の発明において、さらに、前記ゲート電極を含む前記ゲート絶縁膜上に設けられたオーバーコート膜と、前記オーバーコート膜上に前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜に設けられたコンタクトホールを介して前記ソース電極に接続されて設けられた画素電極とを有することを特徴とする薄膜トランジスタパネル。
- 絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、
前記ソース電極および前記ドレイン電極上に2つのオーミックコンタクト層を形成する工程と、
前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に酸化シリコンまたは酸窒化シリコンからなる下地絶縁膜を形成する工程と、
前記下地絶縁膜上に酸化亜鉛からなる半導体薄膜を形成する工程と、
前記半導体薄膜上にゲート絶縁膜を形成する工程と、
前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。 - 請求項5に記載の発明において、前記絶縁基板は無アルカリガラスからなることを特徴とする薄膜トランジスタパネルの製造方法。
- 石英ガラスからなる絶縁基板上にソース電極およびドレイン電極を相対向して形成する工程と、
前記ソース電極および前記ドレイン電極上に2つのオーミックコンタクト層を形成する工程と、
前記ソース電極、前記ドレイン電極および前記2つのオーミックコンタクト層を含む前記絶縁基板上に酸化亜鉛からなる半導体薄膜を形成する工程と、
前記半導体薄膜上にゲート絶縁膜を形成する工程と、
前記2つのオーミックコンタクト層の相対向する部分上における前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。 - 請求項5〜7のいずれかに記載の発明において、さらに、
前記ゲート電極を含む前記ゲート絶縁膜上にオーバーコート膜を形成する工程と、
前記ソース電極に対応する部分における前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜にコンタクトホールを形成する工程と、
前記オーバーコート膜上に画素電極を前記オーバーコート膜、前記ゲート絶縁膜および前記半導体薄膜のコンタクトホールを介して前記ソース電極に接続させて形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007321532A JP5309547B2 (ja) | 2007-12-13 | 2007-12-13 | 薄膜トランジスタパネルおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007321532A JP5309547B2 (ja) | 2007-12-13 | 2007-12-13 | 薄膜トランジスタパネルおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147039A true JP2009147039A (ja) | 2009-07-02 |
JP5309547B2 JP5309547B2 (ja) | 2013-10-09 |
Family
ID=40917331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007321532A Expired - Fee Related JP5309547B2 (ja) | 2007-12-13 | 2007-12-13 | 薄膜トランジスタパネルおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5309547B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011211186A (ja) * | 2010-03-08 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2011211183A (ja) * | 2010-03-08 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
JP2015073092A (ja) * | 2013-09-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US9184090B2 (en) | 2010-06-04 | 2015-11-10 | Samsung Display Co., Ltd. | Thin film transistor display panel and manufacturing method of the same |
JP2017017344A (ja) * | 2010-01-22 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20180075453A (ko) * | 2010-03-19 | 2018-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2020074461A (ja) * | 2010-02-05 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7335394B2 (ja) | 2009-12-04 | 2023-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11242241A (ja) * | 1997-05-26 | 1999-09-07 | Mitsubishi Electric Corp | 液晶表示装置とその製造方法及び液晶表示装置に用いられるtftアレイ基板とその製造方法 |
JP2006269469A (ja) * | 2005-03-22 | 2006-10-05 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2007073698A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | トランジスタ |
JP2008098447A (ja) * | 2006-10-12 | 2008-04-24 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
-
2007
- 2007-12-13 JP JP2007321532A patent/JP5309547B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11242241A (ja) * | 1997-05-26 | 1999-09-07 | Mitsubishi Electric Corp | 液晶表示装置とその製造方法及び液晶表示装置に用いられるtftアレイ基板とその製造方法 |
JP2006269469A (ja) * | 2005-03-22 | 2006-10-05 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2007073698A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | トランジスタ |
JP2008098447A (ja) * | 2006-10-12 | 2008-04-24 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7335394B2 (ja) | 2009-12-04 | 2023-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017017344A (ja) * | 2010-01-22 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020074461A (ja) * | 2010-02-05 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015135989A (ja) * | 2010-03-08 | 2015-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9306073B2 (en) | 2010-03-08 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2011211186A (ja) * | 2010-03-08 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9852108B2 (en) | 2010-03-08 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Processor including first transistor and second transistor |
KR101812467B1 (ko) * | 2010-03-08 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2011211183A (ja) * | 2010-03-08 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
KR20180075453A (ko) * | 2010-03-19 | 2018-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101971863B1 (ko) | 2010-03-19 | 2019-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9184090B2 (en) | 2010-06-04 | 2015-11-10 | Samsung Display Co., Ltd. | Thin film transistor display panel and manufacturing method of the same |
JP2015073092A (ja) * | 2013-09-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5309547B2 (ja) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309547B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
JP5413549B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
TWI431781B (zh) | 製造薄膜電晶體元件的方法 | |
CN102403365B (zh) | 薄膜晶体管及其制造方法 | |
US9685461B2 (en) | Display device, array substrate and method for manufacturing the same | |
US20150340455A1 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
JP2007220818A (ja) | 薄膜トランジスタ及びその製法 | |
CN109273409A (zh) | 一种显示面板、其制作方法及显示装置 | |
US10396209B2 (en) | Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them | |
WO2017118013A1 (zh) | 防静电器件及其制造方法、基板 | |
US20160343739A1 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display device | |
US10340392B2 (en) | Semiconductor device including mark portion and production method for same | |
JP2007073561A (ja) | 薄膜トランジスタ | |
CN110190031A (zh) | 一种薄膜晶体管基板的制备方法 | |
TWI578544B (zh) | 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板 | |
KR102232539B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
EP3001460B1 (en) | Thin film transistor and preparation method therefor, display substrate, and display apparatus | |
JP5332091B2 (ja) | 薄膜トランジスタの製造方法 | |
EP2983204B1 (en) | Display device and method for manufacturing the same | |
CN103915507A (zh) | 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法 | |
CN106373888A (zh) | 薄膜晶体管的制造方法 | |
CN109659325B (zh) | 顶栅型薄膜晶体管基板及其制作方法 | |
JP5228295B2 (ja) | 半導体装置の製造方法 | |
TW200506776A (en) | Thin film array panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |