CN106373888A - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN106373888A CN106373888A CN201610014908.7A CN201610014908A CN106373888A CN 106373888 A CN106373888 A CN 106373888A CN 201610014908 A CN201610014908 A CN 201610014908A CN 106373888 A CN106373888 A CN 106373888A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresistance pattern
- film transistor
- tft
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 23
- 230000008569 process Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract 7
- 238000009413 insulation Methods 0.000 abstract 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- -1 igzo) Chemical compound 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种薄膜晶体管的制造方法包括以下步骤。于基板上依序形成栅极、第一绝缘层、半导体层以及第一光阻图案。以第一光阻图案为罩幕，将半导体层图案化成通道层，并随后缩小第一光阻图案而在通道层上留下第一光阻图案的一保留部分。形成导电材料层以覆盖保留部分、通道层以及第一绝缘层。以第二光阻图案为罩幕，图案化导电材料层以形成源极和漏极。执行剥除步骤来移除第二光阻图案和第一光阻图案的保留部分，以暴露源极和漏极之间的通道层。因此，薄膜晶体管中的通道层不会被用来形成源极和漏极的图案化步骤损害，可以用来制造具有理想元件特性的薄膜晶体管。
Description
技术领域
本发明是关于一种薄膜晶体管的制造方法，且特别是有关于一种具有氧化物通道层的薄膜晶体管的制造方法。
背景技术
一般而言，在显示器面板中的像素结构通常采用薄膜晶体管作为开关，而形成薄膜晶体管的元件(例如：栅极、源极、漏极和通道层)是分别由多个薄层制造而成的。特别地，源极和漏极通常是由同一薄层制造，而通道层则是由另一薄层制造。此外，源极和漏极的制造可以在通道层的制造之前或之后进行。
近来，氧化物半导体材料，例如氧化铟镓锡(Indium Gallium Zinc Oxide，IGZO)，因为具有高场效应迁移率(field-effect mobility)而被用来制作薄膜晶体管中的通道层。然而，使用氧化物半导体材料制作通道层，例如氧化物通道层，仍需要克服一些问题。举例来说，当在形成通道层之前形成源极和漏极，用来形成氧化物通道层的处理气体(例如氧气)可能会将源极和漏极的表面氧化。因此，源极和漏极的氧化表面会造成在氧化物通道层和源极/漏极之间的接触阻抗被提高，并且降低氧化物半导体薄膜晶体管的元件可靠度。
反之，当在形成源极和漏极之前形成氧化物通道层，使用蚀刻步骤将导电层图案化为源极和漏极的步骤或许会损害氧化物通道层，从而降低氧化物半导体薄膜晶体管的元件可靠度。因此，即使氧化物半导体薄膜晶体管可具有理想的场效应迁移率，仍需克服制造氧化物半导体薄膜晶体管的困难。
发明内容
本发明提供一种具有理想元件特性的薄膜晶体管的制造方法。本发明提供一种具有理想元件特性的薄膜晶体管的像素结构的制造方法。
依据本发明的一实施例的一种薄膜晶体管的制造方法包括以下步骤。于基板上依序形成栅极、第一绝缘层、半导体层以及第一光阻图案，其中所述第一绝缘层与所述半导体层覆盖所述栅极，且所述第一光阻图案配置于所述半导体层上并位于所述栅极上。使用所述第一光阻图案为罩幕，将所述半导体层图案化成通道层，并随后缩小所述第一光阻图案而在所述通道层上留下所述第一光阻图案的一保留部分。于所述基板上形成导电材料层，所述导电材料层覆盖所述第一光阻图案的所述保留部分、所述通道层以及所述第一绝缘层。使用第二光阻图案为罩幕，将所述导电材料层图案化以形成源极以及漏极，所述源极与所述漏极以间隙区分隔开且所述间隙区暴露出所述第一光阻图案的所述保留部分。使用相同的移除步骤来移除所述第二光阻图案以及所述第一光阻图案的所述保留部分以暴露出所述源极与所述漏极间的所述通道层。
依据本发明的一实施例的一种像素结构的制造方法包括以下步骤。于基板上依序形成栅极、第一绝缘层、半导体层以及第一光阻图案，所述第一绝缘层与所述半导体层覆盖所述栅极，且所述第一光阻图案配置于所述半导体层上并位于所述栅极上。使用所述第一光阻图案为罩幕，将所述半导体层图案化成一通道层，并随后缩小所述第一光阻图案而在所述通道层上留下所述第一光阻图案的一保留部分。于所述基板上形成导电材料层，所述导电材料层覆盖所述第一光阻图案的所述保留部分、所述通道层以及所述第一绝缘层。使用第二光阻图案为罩幕，将所述导电材料层图案化以形成源极以及漏极，所述源极与所述漏极由间隙区分隔开且所述间隙区暴露出所述第一光阻图案的所述保留部分。使用相同的移除步骤移除所述第二光阻图案以及所述第一光阻图案的所述保留部分，以暴露出所述源极与所述漏极间的通道层。形成像素电极且所述像素电极电性连接至漏极。
依据本发明的一实施例，所述第一光阻图案的所述保留部分完全位于所述间隙区中。
依据本发明的一实施例，直到形成所述源极与所述漏极为止，所述导电材料层以及所述第一光阻图案的所述保留部分完全覆盖所述通导层。
依据本发明的一实施例，所述第一光阻图案具有厚层部以及连接于所述厚层部的薄层部，且缩小所述第一光阻图案的步骤包括移除所述薄层部并且薄化所述厚层部以暴露出先前被薄层部覆盖的所述通道层的一部分。此外，所述导电材料层形成为接触所述通道层的所述暴露部分。
依据本发明的一实施例，缩小所述第一光阻图案的步骤包括进行灰化步骤。
依据本发明的一实施例，所述第一光阻图案的材质相同于所述第二光阻图案的材质。
依据本发明的一实施例，进一步形成第二绝缘层以覆盖所述源极、所述漏极以及所述源极与所述漏极之间的所述通道层。所述第二绝缘层形成具有暴露出所述漏极的接触孔，所述像素电极在所述接触孔形成之后形成，且所述像素电极配置于所述接触孔中以电性连接所述漏极。
综合上述，依据本发明的实施例，在通道层的形成之后不需要暴露通道层就可以形成源极和漏极。因此，通道层不会在形成源极和漏极的图案化步骤中受到损害，因而可以制造具有理想元件特性的薄膜晶体管。此外，依据本发明实施例，没有蚀刻挡止结构残留在薄膜晶体管的源极和漏极之间，因此通道层中在源极和漏极之间的通道区域可以被减小到宽度小至源极和漏极的图案化步骤的制造极限。
附图说明
图1至图9为依据本发明的实施例的薄膜晶体管的制造方法示意图。
附图标记说明：
100：像素结构；
110：基板；
120：栅极；
130：第一绝缘层；
140：半导体层；
142：通道层；
142A、142B：部分；
150：第一光阻图案；
152：薄层部；
154：厚层部；
156：保留部分；
160：导电材料层；
162：源极；
164：漏极；
170：第二光阻图案；
172：第一子图案；
174：第二子图案；
180：第二绝缘层；
182：接触孔；
190：像素电极；
d1：间距；
W1、W2：宽度；
G：间隙区；
TFT：薄膜晶体管。
具体实施方式
图1至图9说明依据本发明实施例的薄膜晶体管的制造方法示意图。
参考图1，在本发明的实施例中先提供基板110，且将栅极120形成于基板110上。栅极120是由导电材料制作而成，此处的导电材料例如是金属、导电氧化物、导电有机材料或类似的材料。栅极120可由多层堆迭结构形成，且其中的每一层皆为导电层或是阻抗不高而可以实现传导的电讯号层。在一实施例中，可以进行微影蚀刻法以将先前形成于基板110上的导电材料层(未显示)图案化成栅极120。在另一实施例中，栅极120可由在基板110上预先定义的区域中印刷导电材料而制作出来。
在栅极120形成之后，形成第一绝缘层130，其中第一绝缘层130覆盖栅极120和基板110，使得栅极120夹在基板110和第一绝缘层130之间。在本实施例中，第一绝缘层130的材料可以包括氧化硅、氮化硅、氮氧化硅、绝缘高分子材料、绝缘有机材料或类似的材料，但不限于此。此外，第一绝缘层130可包括多个依序堆迭的子层而每一个子层皆为绝缘层。
接着，将半导体层140配置于第一绝缘层130上，使得半导体层140与栅极120由第一绝缘层130隔离开来，以避免栅极110和后续由半导体层140所形成的元件之间发生短路。半导体层140是由氧化物半导体材料制作，例如氧化铟镓锌(indium gallium zinc oxide，IGZO)、氧化锌(zinc oxide，ZnO)、氧化锡(tin oxide，SnO)、氧化铟锌(indium-zinc oxide，IZO)、氧化镓锌(gallium-zinc oxide，GZO)、氧化锌锡(zinc-tin oxide，ZTO)或氧化铟锡(indium-tin oxide，ITO)。形成半导体层140的步骤包括进行沉积步骤，例如化学气相沉积法(chemical vapor deposition process)或物理气相沉积法(physicalvapor deposition process)。沉积法的处理气体包括氧气，以形成氧化物半导体材料。
在图1中，第一光阻图案150会接着形成在半导体层140上。第一光阻图案150是由光敏感树脂或是类似的光敏感材料组成，并且光敏感树脂可以使用半色调(half-tone)或灰阶(grey-tone)光罩来图案化，以形成第一光阻图案150。第一光阻图案150配置在栅极120上方，且第一光阻图案150包括薄层部152和厚层部154。在本实施例中，厚层部154的两相对侧分别与一个薄层部152连接，使得厚层部154实质上为第一光阻图案150的中心部位。由图1可看出，栅极120、第一绝缘层130、半导体层140和第一光阻图案150是依序形成于基板110上。
形成图1所示的结构之后，使用第一光阻图案150为罩幕，将半导体层140图案化以形成图2所描绘的通道层142。参考图2，通道层142由半导体层140的一部分构成，半导体层140的通道层142部分被第一光阻图案150所覆盖。因此，通道层142配置于栅极120上方。此外，形成通道层142之后，部分的第一绝缘层130会被暴露出来。
接着，如图3所示，缩小第一光阻图案150，以在通道层142上留下第一光阻图案150的一部分，其中留下的这部份在此称为保留部分156。参考图2和图3，在缩小第一光阻图案150的步骤中，薄层部152会被移除并且部分的厚层部154会同时被减薄。因此，保留部分156可被视为减薄的厚层部154。特别地，缩小第一光阻图案150的步骤可包括执行灰化步骤或其他可以完全移除薄层部152而不完全移除厚层部154的方法。可由图3看出，在缩小步骤之后，先前由薄层部152所覆盖的通道层142的部分142A和部分142B会被暴露出来。
接下来，图4所描绘的步骤为在基板110上形成导电材料层160。在本实施例中，形成导电材料层160的方法可包括执行沉积步骤，例如化学气相沉积(chemical vapor deposition，CVD)或物理气相沉积(physical vapordeposition，PVD)。为了传输电信号，导电材料层160的材料可包括金属或其他具有理想导电率的导电材料。此外，导电材料层160覆盖住保留部分156、通道层142和第一绝缘层130，且导电材料层160接触由保留部分156所暴露的通道层142的部分142A和部分142B。
在本实施例中，为了形成薄膜晶体管的个别元件，导电材料层160预定要以微影蚀刻法来图案化。因此，参考图5，接着将第二光阻图案170形成于导电材料层160上。具体而言，第二光阻图案170包括第一子图案172和第二子图案174，其中第一子图案172和第二子图案174位于保留部分156的两相对侧。第一子图案172和第二子图案174可分开一间距d1。在一实施例中，间距d1可实质上等于3微米或更小。在另一实施例中，间距d1可以被减少到和微影法的制作极限一样小的值。此外，间距d1可实质上与保留部分156的宽度W1相同。
接着，使用第二光阻图案170为罩幕，执行蚀刻步骤以图案化导电材料层160。在执行蚀刻步骤之后，如图6所示，由第一子图案172和第二子图案174所覆盖的部分导电材料层160被保留下来而形成源极162和漏极164。以图6而言，在蚀刻步骤期间，可以将覆盖在保留部分156上的部分导电材料层160移除。于是，源极162和漏极164由一间隙区G彼此分开，且此间隙区G具有宽度W2而可暴露出保留部分156却不暴露通道层142。举例来说，宽度W2可以相同于第一子图案172和第二子图案174之间的间距d1。在本实施例中，直到形成源极162和漏极164的预定形状为止，通道层142仍是完全由保留部分156和金属材料层160所覆盖。因此，通道层142不会接触图案化导电材料层160所使用的蚀刻剂，这避免了通道层142的损害。
其后，将在基板110上的第二光阻图案170移除。在本实施例中，在形成源极162和漏极164之后，第一光阻图案150的保留部分156会被暴露出来。因此，移除第二光阻图案170的步骤可同时移除保留部分156。特别是，在本实施例中，第一光阻图案150和第二光阻图案170可由相同材料制作，因此，可在相同移除步骤中使用相同移除剂来移除第一光阻图案150和第二光阻图案170，此处所谓相同移除步骤例如是剥除步骤。在移除第一光阻图案150和第二光阻图案170之后，间隙区G内的通道层142会被暴露出来。如此，即可完成如图7所示的薄膜晶体管(thin film transistor，TFT)。
参考图7，薄膜晶体管TFT包括配置于基板110上的栅极120，位于栅极120上的通道层142，在通道层142上的源极162和在通道层142上的漏极164。第一绝缘层130覆盖栅极120和基板110且第一绝缘层130将栅极120与通道层142隔离。在本实施例中，部分142A和部分142B之间的区域作为通道层142的通道区域，且通道区域具有的宽度实质上与间隙区G相同。因此，通道层142的通道区域的宽度可以减少至与制作极限一样小的值，这有助于减少薄膜晶体管TFT的尺寸。
接下来，参考图8，可进一步形成第二绝缘层180于基板110上。第二绝缘层180覆盖源极162、漏极164和介于源极162和漏极164之间的通道层142。并且，第二绝缘层180可形成有接触孔182以暴露出漏极164的一部分。在本实施例中，第二绝缘层180的材料可和第一绝缘层130的材料相同，但本发明不应以此为限制。此外，参考图9，像素电极190可以形成于第二绝缘层180上，且像素电极190配置于接触孔182以电性连接至漏极164。如此，即可完成如图9所示的像素结构100。
参考图9，像素结构100包括薄膜晶体管TFT和与薄膜晶体管TFT电性连接的像素电极190。依据本实施例的制造方法，通道层142可由氧化物半导体层材料制作，且在形成源极162和漏极164期间可避免通道层142受到损害。因此，薄膜晶体管TFT可提供理想特性以作为像素结构100中的开关。此外，薄膜晶体管TFT的通道区域可减少至3微米或更小，将有助于减少薄膜晶体管TFT的尺寸。
基于上述，依据本发明的一实施例，薄膜晶体管的通道层是由氧化物半导体材料制作而具有高场效应迁移率。此外，依据本发明的一实施例，在形成源极和漏极的期间，通道层完全被覆盖。因此，形成源极和漏极的蚀刻步骤不会损害到通道层。依据本发明的实施例的制造方法制造的薄膜晶体管可具有理想元件特性，以提升具有所述薄膜晶体管的像素结构的品质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种薄膜晶体管的制造方法，其特征在于，包括：
于一基板上依序形成一栅极、一绝缘层、一半导体层、以及一第一光阻图案，所述绝缘层与所述半导体层覆盖所述栅极，且所述第一光阻图案配置于所述半导体层上并位于所述栅极上方；
以所述第一光阻图案为罩幕，将所述半导体层图案化成一通道层，并随后缩小所述第一光阻图案，而在所述通道层上留下所述第一光阻图案的一保留部分；
于所述基板上形成一导电材料层，所述导电材料层覆盖所述第一光阻图案的所述保留部分、所述通道层以及所述绝缘层；
以一第二光阻图案为罩幕，将所述导电材料层图案化成一源极以及一漏极，所述源极与所述漏极以一间隙区分隔开，且所述间隙区暴露出所述第一光阻图案的所述保留部分；以及
进行一剥除步骤，移除所述第二光阻图案以及所述第一光阻图案的所述保留部分以暴露出所述源极与所述漏极间的所述通道层。
2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述第一光阻图案的所述保留部分完全位于所述间隙区中。
3.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，直到形成所述源极与所述漏极为止，所述导电材料层以及所述第一光阻图案的所述保留部分完全覆盖所述通道层。
4.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述第一光阻图案具有一厚层部以及连接于所述厚层部的一薄层部，且缩小所述第一光阻图案的步骤包括移除所述薄层部并且薄化所述厚层部，以暴露出先前被薄层部覆盖的所述通道层的一部分。
5.根据权利要求4所述的薄膜晶体管的制造方法，其特征在于，形成所述导电材料层的步骤包括使所述导电材料层接触所述通道层的所述暴露部分。
6.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，缩小所述第一光阻图案的步骤包括进行一灰化步骤。
7.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述第一光阻图案的材质相同于所述第二光阻图案的材质。
8.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述半导体层的材质包括氧化物半导体材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/809,021 | 2015-07-24 | ||
| US14/809,021 US9543330B1 (en) | 2015-07-24 | 2015-07-24 | Method of manufacturing a thin film transistor and a pixel structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106373888A true CN106373888A (zh) | 2017-02-01 |
Family
ID=57706059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610014908.7A Pending CN106373888A (zh) | 2015-07-24 | 2016-01-11 | 薄膜晶体管的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9543330B1 (zh) |
| CN (1) | CN106373888A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108346669A (zh) * | 2018-02-01 | 2018-07-31 | 惠科股份有限公司 | 开关阵列基板及其制造方法 |
| CN111211136A (zh) * | 2018-11-06 | 2020-05-29 | 中华映管股份有限公司 | 数组衬底的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107634034A (zh) | 2017-09-15 | 2018-01-26 | 惠科股份有限公司 | 主动阵列开关的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110003418A1 (en) * | 2009-07-03 | 2011-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| CN102738007A (zh) * | 2012-07-02 | 2012-10-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制造方法及阵列基板的制造方法 |
| US8586406B1 (en) * | 2012-10-18 | 2013-11-19 | Chunghwa Picture Tubes, Ltd. | Method for forming an oxide thin film transistor |
| CN104037089A (zh) * | 2014-06-26 | 2014-09-10 | 华映视讯（吴江）有限公司 | 薄膜晶体管的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI387109B (zh) | 2008-06-10 | 2013-02-21 | Taiwan Tft Lcd Ass | 薄膜電晶體的製造方法 |
-
2015
- 2015-07-24 US US14/809,021 patent/US9543330B1/en not_active Expired - Fee Related
-
2016
- 2016-01-11 CN CN201610014908.7A patent/CN106373888A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110003418A1 (en) * | 2009-07-03 | 2011-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| CN102738007A (zh) * | 2012-07-02 | 2012-10-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制造方法及阵列基板的制造方法 |
| US8586406B1 (en) * | 2012-10-18 | 2013-11-19 | Chunghwa Picture Tubes, Ltd. | Method for forming an oxide thin film transistor |
| CN104037089A (zh) * | 2014-06-26 | 2014-09-10 | 华映视讯（吴江）有限公司 | 薄膜晶体管的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108346669A (zh) * | 2018-02-01 | 2018-07-31 | 惠科股份有限公司 | 开关阵列基板及其制造方法 |
| CN108346669B (zh) * | 2018-02-01 | 2021-04-09 | 惠科股份有限公司 | 开关阵列基板及其制造方法 |
| CN111211136A (zh) * | 2018-11-06 | 2020-05-29 | 中华映管股份有限公司 | 数组衬底的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170025443A1 (en) | 2017-01-26 |
| US9543330B1 (en) | 2017-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| CN103378164B (zh) | 阵列基板及其制造方法 | |
| US9455324B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US7981708B1 (en) | Method of fabricating pixel structure and method of fabricating organic light emitting device | |
| CN103915490A (zh) | 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法 | |
| US10461178B2 (en) | Method for manufacturing array substrate, array substrate and display panel | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| EP3168865A1 (en) | Array substrate manufacturing method | |
| CN110993695B (zh) | Gsd tft器件及其制作方法 | |
| KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI567871B (zh) | 薄膜電晶體及其製造方法 | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
| CN106373888A (zh) | 薄膜晶体管的制造方法 | |
| KR20150055334A (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
| CN101950733A (zh) | 像素结构的制造方法及有机发光元件的制造方法 | |
| CN108878515B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN105321964A (zh) | 像素结构及其制造方法 | |
| KR20150068746A (ko) | 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이 | |
| TW201528381A (zh) | 電晶體及其製造方法 | |
| CN109659325B (zh) | 顶栅型薄膜晶体管基板及其制作方法 | |
| CN107863297A (zh) | 薄膜晶体管及其制造方法 | |
| US11798959B2 (en) | Manufacturing method of array substrate | |
| US20240047538A1 (en) | Thin film transistor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170201 |