CN107634034A - 主动阵列开关的制造方法 - Google Patents

主动阵列开关的制造方法 Download PDF

Info

Publication number
CN107634034A
CN107634034A CN201710833624.5A CN201710833624A CN107634034A CN 107634034 A CN107634034 A CN 107634034A CN 201710833624 A CN201710833624 A CN 201710833624A CN 107634034 A CN107634034 A CN 107634034A
Authority
CN
China
Prior art keywords
layer
semiconductor
photoresist layer
forming
active array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710833624.5A
Other languages
English (en)
Inventor
何怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201710833624.5A priority Critical patent/CN107634034A/zh
Priority to PCT/CN2017/102869 priority patent/WO2019051864A1/zh
Priority to US15/739,345 priority patent/US10622387B2/en
Publication of CN107634034A publication Critical patent/CN107634034A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种主动阵列开关的制造方法，包括：于基板上形成栅极图形、栅极绝缘层以及半导体层；于半导体层上形成一光阻层，移除部分半导体层，以形成半导体图形；对光阻层进行干式蚀刻制程，使只有栅极图形中间上方留下来的光阻层仍覆盖部分半导体图形；利用导体化制程对半导体图形自光阻层所露出的部分进行导体化；移除栅极图形中间上方的全部光阻层并形成一源极和一漏极，使半导体层导体化以使不形成重叠区域的源漏极间阻抗变小，在减小主动阵列开关寄生电容的同时保证开态电流。

Description

主动阵列开关的制造方法
技术领域
本发明涉及一种主动阵列开关的制造方法，特别是涉及一种利用半导体层导体化以保持开态电流的主动阵列开关的制造方法。
背景技术
驱动显示面板的主动阵列开关半导体层目前主要有非晶硅(a-Si)，氧化物(Oxide)和多晶硅(Poly-Si)等。相对于非晶硅，氧化物半导体具有较高的迁移率，较低的漏电；虽多晶硅主动阵列开关迁移率更高，但其成本较高且不合适于目前主流产品的生产线。
氧化物半导体主动阵列开关常用的结构有ESL(蚀刻阻挡)，BCE(背沟道蚀刻)，Co-planner Self-Align Top Gate(共平面顶栅自对准型)以及Dual Gate(双栅机)等结构。其中Co-planner Self-Align Top Gate主动阵列开关制程难度较大，而Dual Gate主动阵列开关寄生电容较大，因此在主动阵列开关平板显示应用中，以ESL(蚀刻阻挡)和BCE(背沟道蚀刻)较为常见，但BCE(背沟道蚀刻)结构又具有省一道光罩的优点，是未来发展的重点。
然而对于BCE结构，为了保证一定的迁移率，Gate(栅极)与Source/Drain(源漏极)电极往往会有重叠(Overlap)区域，这些区域的Gate(栅极)与Source/Drain(源漏极)电极会形成寄生电容，不利于大尺寸和高动态显示；但若减小寄生电容，使Gate(栅极)与Source/Drain(源漏极)电极无重叠区域(甚至产生间隙Offset)，则会造成TFT开态电流减小，迁移率降低。
发明内容
为了解决上述技术问题，本发明的目的在于提供一种主动阵列开关的制造方法，特别是涉及一种利用半导体层导体化以保持开态电流的主动阵列开关的制造方法。
近年来，由于半导体制程技术的进步，主动阵列开关的制造越趋容易、快速。主动阵列开关广泛应用于诸如计算机芯片、手机芯片或是主动阵列开关液晶显示器(thin filmtransistor liquid crystal displayer，TFT LCD)等电子产品中。以主动阵列开关液晶显示器为例，主动阵列开关作为储存电容(storage capacitor)充电或放电的开关。
一般而言，主动阵列开关依照半导体层的材料可分为非晶硅主动阵列开关(Amorphous Silicon Transistor)以及多晶硅主动阵列开关(Low TemperaturePolycrystalline Transistor)。然而，为了因应市场对于液晶显示器的需求增加，新的主动阵列开关技术研发也有更多的投入。以BCE结构为例，为了保证一定的迁移率，Gate(栅极)与Source/Drain(源漏极)电极往往会有重叠(Overlap)区域，这些区域的Gate(栅极)与Source/Drain(源漏极)电极会形成寄生电容，不利于大尺寸和高动态显示；但若减小寄生电容，使Gate(栅极)与Source/Drain(源漏极)电极无重叠区域(甚至产生间隙Offset)，则会造成TFT开态电流减小，迁移率降低。
因此本发明提供了一种主动阵列开关的制造方法，包括下列步骤：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；于所述栅极绝缘层上形成一半导体层；于所述半导体层上形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；以所述光阻层为罩幕，移除部分所述半导体层，以形成一半导体图形；对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，并使位于所述栅极图形上方的所述光阻层干式蚀刻后留下来的剩余厚度仍覆盖部分所述半导体图形；利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；移除所述栅极图形上方的全部所述光阻层；以及于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层成一源极和一漏极。
在本发明的一实施例中，形成所述具有多个厚度的光阻层的步骤包括：于所述半导体层上形成一感光材料层，使用一半色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。
在本发明的一实施例中，形成所述具有多个厚度的光阻层的步骤包括：于所述半导体层上形成一感光材料层，使用灰色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。
在本发明的一实施例中，所述半导体层为金属氧化物半导体层，所述金属氧化物半导体层的金属包括II-VI族元素及其化合物所组成的群组。
在本发明的一实施例中，所述金属半导体层更掺杂选自碱土金属、IIIA族、VA族、VIA族或过渡金属所组成的族群的一或多个元素。
在本发明的一实施例中，于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。
在本发明的一实施例中，于所述半导体层与所述光阻层之间形成一绝缘材料层。
在本发明的上述实施例中，所述绝缘材料层为有机绝缘材料层或无机绝缘材料层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。本发明提供了一种主动阵列开关的制造方法，其特征在于，包括下列步骤：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；于所述栅极绝缘层上形成一半导体层；于所述半导体层上形成一绝缘材料层；于所述绝缘材料层上形成一感光材料层；使用一光罩对所述感光材料层进行一曝光制程；进行一显影制程使所述感光材料层形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；移除部分所述半导体层，以形成一半导体图形；对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，留下所述栅极图形上方的所述第一光阻层覆盖部分所述半导体图形；利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；移除所述栅极图形上方的全部所述光阻层；于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层，以形成一源极和一漏极；以及于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。
经过本发明的改进之后，在半导体的BCE结构主动阵列开关中，使Gate(栅极)与Source/Drain(源漏极)电极无重叠(Overlap)区域，制程中通过导体化处理使半导体层导体化进而使Source/Drain(源漏极)与TFT沟道的阻抗变小，在大大减小主动阵列开关寄生电容的同时保证开态电流。
附图说明
图1A是栅极与源漏极有重叠区域结构示意图。
图1B是栅极与源漏极无重叠区域结构示意图。
图2A是本发明实施例所述半导体的成膜示意图。
图2B是本发明实施例所述形成光阻层示意图。
图2C是本发明实施例所述形成半导体图形示意图。
图2D是本发明实施例所述进行干式蚀刻制程示意图。
图2E是本发明实施例所述导体化制程示意图。
图2F是本发明实施例所述移除全部光阻层示意图。
图2G是本发明一实施例所述主动阵列开关的制造方法流程图。
图3是本发明另一实施例形成钝化层结构示意图。
图4是本发明另一实施例形成绝缘材料层结构示意图。
图5是本发明另一实施例所述主动阵列开关的制造方法流程图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本发明不限于此。
在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种主动阵列开关的制造方法，其具体实施方式、结构、特征及其功效，详细说明如后。
本发明是提供一种主动阵列开关的制造方法，使半导体层导体化以使不形成重叠区域的源漏极间阻抗变小，在减小主动阵列开关寄生电容的同时保证开态电流。本发明提出一种主动阵列开关的制造方法，其包括下列步骤。
敬请参阅图1A至图1B，图1A为栅极与源漏极有重叠区域结构示意图，图1B为栅极与源漏极无重叠区域结构示意图。如图1A及图1B所示，首先，于基板10上形成多个栅极图形11。然后，于基板10上形成栅绝缘层12，以覆盖栅极图形11。接着，于栅绝缘层12上形成半导体层13并移除部分半导体层13，以形成半导体图形13'。而后，于半导体图形13'上形成源极15与漏极16。
其中，图1A的栅极图形11与源极15和漏极16具有一重叠区域(Overlap，OL)，在此一重叠区域OL间会形成寄生电容，不利于大尺寸和高动态显示，但移除重叠区域OL如图1B所示甚至存在一间隙OS时，虽可减小寄生电容，但这种方式会形成源漏极间的阻抗变大，进而使得主动阵列开关的开态电流减小，降低其迁移率。
因此，本发明即是在移除重叠区域OL减小寄生电容的前提下，将半导体图形13'导体化，进而使得源漏极间的阻抗降低，让主动阵列开关在寄生电容减小的情形下仍可保持一定的开态电流以及迁移率。
敬请参阅图2A至图2G，本发明提供的一种主动阵列开关1的制造方法首先如图2A所示，于一基板10上形成一第一金属层，并图案化所述第一金属层成一栅极图形11，再于所述基板10上形成一栅极绝缘层12，以覆盖所述栅极图形11，然后于所述栅极绝缘层12上形成一半导体层13。
在一实施例中，所述半导体层13为金属氧化物半导体层，所述金属氧化物半导体层的金属包括II-VI族元素及其化合物所组成的群组。
在上述实施例中，所述金属半导体层更掺杂选自碱土金属、IIIA族、VA族、VIA族或过渡金属所组成的族群的一或多个元素。
接下来如图2B所示，于所述半导体层13上形成一具有多个厚度的光阻层14，其中所述栅极图形11中间上方的所述光阻层14的厚度大于所述栅极图形11两侧上方的所述光阻层14的厚度。
在一实施例中，形成所述具有多个厚度的光阻层14的步骤包括：于所述半导体层13上形成一感光材料层，使用一半色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。
在一实施例中，形成所述具有多个厚度的光阻层14的步骤包括：于所述半导体层13上形成一感光材料层，使用灰色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。
接下来如图2C所示，以所述光阻层14为罩幕，移除部分所述半导体层13，以形成一半导体图形13'。
接下来如图2D所示，对所述光阻层14进行干式蚀刻制程(如电浆蚀刻)，移除位于所述栅极图形11两侧上方的所述光阻层14的厚度，并使位于所述栅极图形11中间上方的所述光阻层14干式蚀刻后留下来的剩余厚度(光阻层14')仍覆盖部分所述半导体图形13'。
接下来如图2E所示，利用导体化制程对所述半导体图形13'自所述光阻层14'所露出的部分进行导体化，此时露出所述光阻层14'的半导体图形13'经导体化制程形成导体化的导体层13A。如运用H2，NH3，CF4，SF6，He，Ar，N2等气体对半导体层13的表面进行处理，或者于所述半导体层13表面及基板10表面采用化学气相沉积的方法沉积层间介质达到导体化的效果。
最后则是如图2F所示，移除所述栅极图形11中间上方的全部所述光阻层14'；以及于所述半导体图形13'、所述导体层13A和所述栅极绝缘层12上形成一第二金属层，并图案化所述第二金属层成一源极15和一漏极16。此时，于所述源极15和所述漏极16间存在有半导体图形13'以及导体层13A，因此藉由所述导体层13A的导体性质，可使所述源极15和所述漏极16间的阻抗变小，进而保持一定的开态电流与迁移率。综合上述各个步骤，则如图2G的流程图所示，所述主动阵列开关的制造方法S1包括下列步骤：
步骤S101：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；
步骤S102：于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；
步骤S103：于所述栅极绝缘层上形成一半导体层；
步骤S104：于所述半导体层上形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；
步骤S105：以所述光阻层为罩幕，移除部分所述半导体层，以形成一半导体图形；
步骤S106：对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，并使位于所述栅极图形上方的所述光阻层干式蚀刻后留下来的剩余厚度仍覆盖部分所述半导体图形；
步骤S107：利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；
步骤S108：移除所述栅极图形上方的全部所述光阻层；以及
步骤S109：于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层成一源极和一漏极。
本发明的另一实施例亦可如图3所示，于所述源极15、所述漏极16、所述半导体图形13'以及所述导体层13A和所述栅极绝缘层12上形成一钝化层17。
本发明的另一实施例亦可如图4所示，使半导体层13'以及所述导体层13A上覆盖有绝缘材料层18，所述绝缘材料层18可为有机绝缘材质(如氧化硅或氮化硅)或是无机绝缘材质(如聚甲基丙烯酸甲酯或聚乙烯酚)以保护半导体图形13'以及所述导体层13A。
同时，本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。本发明提供了一种如图5所示的主动阵列开关的制造方法S2，包括下列步骤：
步骤S201：于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；
步骤S202：于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；
步骤S203：于所述栅极绝缘层上形成一半导体层；
步骤S204：于所述半导体层上形成一绝缘材料层；
步骤S205：于所述绝缘材料层上形成一感光材料层；
步骤S206：使用一光罩对所述感光材料层进行一曝光制程；
步骤S207：进行一显影制程使所述感光材料层形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；
步骤S208：移除部分所述半导体层，以形成一半导体图形；
步骤S209：对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，留下所述栅极图形上方的所述第一光阻层覆盖部分所述半导体图形；
步骤S210：利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；
步骤S211：移除所述栅极图形上方的全部所述光阻层；
步骤S212：于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层，以形成一源极和一漏极；以及
步骤S213：于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。
经过本发明的改进之后，在半导体的BCE结构主动阵列开关1中，使Gate(栅极)与Source/Drain(源极与漏极)电极无重叠(Overlap)区域，制程中通过导体化处理使半导体图形13'导体化进而使Source/Drain(源漏极)与TFT沟道的阻抗变小，在大大减小主动阵列开关寄生电容的同时保证开态电流。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。该用语通常不是指相同的实施例；但它亦可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本发明的实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以具体实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种主动阵列开关的制造方法，其特征在于，包括下列步骤：
于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；
于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；
于所述栅极绝缘层上形成一半导体层；
于所述半导体层上形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；
移除部分所述半导体层，以形成一半导体图形；
对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，留下所述栅极图形上方的所述第一光阻层覆盖部分所述半导体图形；
利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；
移除所述栅极图形上方的全部所述光阻层；以及
于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层，以形成一源极和一漏极。
2.如权利要求1所述的主动阵列开关的制造方法，其特征在于，形成所述具有多个厚度的光阻层的步骤包括：于所述半导体层上形成一感光材料层，使用一半色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。
3.如权利要求1所述的主动阵列开关的制造方法，其特征在于，形成所述具有多个厚度的光阻层的步骤包括：于所述半导体层上形成一感光材料层，使用灰色调式光罩对所述感光材料层进行一曝光制程，以及进行一显影制程。
4.如权利要求1所述的主动阵列开关的制造方法，其特征在于，所述半导体层为金属氧化物半导体层。
5.如权利要求4所述的主动阵列开关的制造方法，其特征在于，所述金属氧化物半导体层的金属包括II-VI族元素及其化合物所组成的群组。
6.如权利要求5所述的主动阵列开关的制造方法，其特征在于，所述金属氧化物半导体层更掺杂选自碱土金属、IIIA族、VA族、VIA族或过渡金属所组成的族群的一或多个元素。
7.如权利要求1所述的主动阵列开关的制造方法，其特征在于，于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。
8.如权利要求1所述的主动阵列开关的制造方法，其特征在于，于所述半导体层与所述光阻层之间形成一绝缘材料层。
9.如权利要求8所述的主动阵列开关的制造方法，其特征在于，所述绝缘材料层为有机绝缘材料层或无机绝缘材料层。
10.一种主动阵列开关的制造方法，其特征在于，包括下列步骤：
于一基板上形成一第一金属层，并图案化所述第一金属层成一栅极图形；
于所述基板上形成一栅极绝缘层，以覆盖所述栅极图形；
于所述栅极绝缘层上形成一半导体层；
于所述半导体层上形成一绝缘材料层；
于所述绝缘材料层上形成一感光材料层；
使用一光罩对所述感光材料层进行一曝光制程；
进行一显影制程使所述感光材料层形成一具有多个厚度的光阻层，其中位于所述栅极图形上方的所述光阻层的厚度大于位于所述栅极图形两侧上方的所述光阻层的厚度；
移除部分所述半导体层，以形成一半导体图形；
对所述光阻层进行干式蚀刻制程，移除位于所述栅极图形两侧上方的所述光阻层的厚度，留下所述栅极图形上方的所述第一光阻层覆盖部分所述半导体图形；
利用导体化制程对所述半导体图形自所述光阻层所露出的部分进行导体化成为一导体层；
移除所述栅极图形上方的全部所述光阻层；
于所述半导体图形、所述导体层和所述栅极绝缘层上形成一第二金属层，并图案化所述第二金属层，以形成一源极和一漏极；以及
于所述源极、所述漏极、所述半导体图形和所述栅极绝缘层上形成一钝化层。
CN201710833624.5A 2017-09-15 2017-09-15 主动阵列开关的制造方法 Pending CN107634034A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710833624.5A CN107634034A (zh) 2017-09-15 2017-09-15 主动阵列开关的制造方法
PCT/CN2017/102869 WO2019051864A1 (zh) 2017-09-15 2017-09-22 主动阵列开关的制造方法
US15/739,345 US10622387B2 (en) 2017-09-15 2017-09-22 Method for manufacturing active array switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710833624.5A CN107634034A (zh) 2017-09-15 2017-09-15 主动阵列开关的制造方法

Publications (1)

Publication Number Publication Date
CN107634034A true CN107634034A (zh) 2018-01-26

Family

ID=61102378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710833624.5A Pending CN107634034A (zh) 2017-09-15 2017-09-15 主动阵列开关的制造方法

Country Status (3)

Country Link
US (1) US10622387B2 (zh)
CN (1) CN107634034A (zh)
WO (1) WO2019051864A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671723A (zh) * 2018-12-20 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板
WO2020087662A1 (zh) * 2018-10-29 2020-05-07 惠科股份有限公司 显示装置
CN111477687A (zh) * 2020-04-26 2020-07-31 昆山龙腾光电股份有限公司 氧化物薄膜晶体管及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625977A (zh) * 2008-07-11 2010-01-13 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法
CN102351528A (zh) * 2011-09-28 2012-02-15 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
CN102637745A (zh) * 2011-02-10 2012-08-15 索尼公司 薄膜晶体管、显示装置和电子设备
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR20130099693A (ko) * 2012-02-29 2013-09-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN105226015A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105431930A (zh) * 2013-07-31 2016-03-23 株式会社理光 场效应晶体管和用于生产场效应晶体管的方法
CN105990449A (zh) * 2014-12-10 2016-10-05 中华映管股份有限公司 薄膜晶体管以及其制作方法
US20160300852A1 (en) * 2015-04-07 2016-10-13 Samsung Display Co., Ltd. Manufacturing method of thin-film transistor array substrate and thin-film transistor array substrate thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
CN1324665C (zh) 2004-03-29 2007-07-04 广辉电子股份有限公司 自对准式薄膜晶体管的制造方法
TWI355553B (en) * 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
TWI518916B (zh) * 2013-03-25 2016-01-21 友達光電股份有限公司 畫素結構的製造方法及其結構
US9543330B1 (en) * 2015-07-24 2017-01-10 Chunghwa Picture Tubes, Ltd. Method of manufacturing a thin film transistor and a pixel structure

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625977A (zh) * 2008-07-11 2010-01-13 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法
CN102637745A (zh) * 2011-02-10 2012-08-15 索尼公司 薄膜晶体管、显示装置和电子设备
CN102351528A (zh) * 2011-09-28 2012-02-15 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
KR20130099693A (ko) * 2012-02-29 2013-09-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105431930A (zh) * 2013-07-31 2016-03-23 株式会社理光 场效应晶体管和用于生产场效应晶体管的方法
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN105990449A (zh) * 2014-12-10 2016-10-05 中华映管股份有限公司 薄膜晶体管以及其制作方法
US20160300852A1 (en) * 2015-04-07 2016-10-13 Samsung Display Co., Ltd. Manufacturing method of thin-film transistor array substrate and thin-film transistor array substrate thereof
CN105226015A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020087662A1 (zh) * 2018-10-29 2020-05-07 惠科股份有限公司 显示装置
CN109671723A (zh) * 2018-12-20 2019-04-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板
CN111477687A (zh) * 2020-04-26 2020-07-31 昆山龙腾光电股份有限公司 氧化物薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
US10622387B2 (en) 2020-04-14
WO2019051864A1 (zh) 2019-03-21
US20200043961A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
JP5650879B2 (ja) 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
CN105489552A (zh) Ltps阵列基板的制作方法
CN110620119A (zh) 阵列基板及其制备方法
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN105118808A (zh) 一种阵列基板及其制作方法
CN107634034A (zh) 主动阵列开关的制造方法
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
US20210091124A1 (en) Manufacturing method for cmos ltps tft substrate
JP2009086667A (ja) 画像表示システム及びその製造方法
KR101188868B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20150084036A1 (en) Thin film transistor and fabricating method thereof
US6773467B2 (en) Storage capacitor of planar display and process for fabricating same
US20190244824A1 (en) Array substrate, method for fabricating the same, display panel and method for fabricating the same
CN100481515C (zh) 不对称的薄膜晶体管结构
CN107706116A (zh) 主动阵列开关的制造方法
EP0662706A2 (en) Manufacture of thin-film transistors having self-aligned plural gates
CN112909028A (zh) 一种显示装置及其制造方法
CN112909027A (zh) 一种具有高容量电容结构的阵列基板及其制备方法
JP3391176B2 (ja) 薄膜トランジスタの製造方法
CN111933648A (zh) 阵列基板及其制备方法和显示装置
KR101172015B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180126