JP5650879B2 - 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 - Google Patents
画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 Download PDFInfo
- Publication number
- JP5650879B2 JP5650879B2 JP2007189857A JP2007189857A JP5650879B2 JP 5650879 B2 JP5650879 B2 JP 5650879B2 JP 2007189857 A JP2007189857 A JP 2007189857A JP 2007189857 A JP2007189857 A JP 2007189857A JP 5650879 B2 JP5650879 B2 JP 5650879B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- region
- gate
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 38
- 230000000873 masking effect Effects 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 185
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Description
本発明は、フラットパネルディスプレイ技術に関し、特に、駆動回路と画素領域の薄膜トランジスタ（ＴＦＴ）デバイス、およびＴＦＴデバイスを有する画像を表示するシステムの製造方法に関するものである。
アクティブマトリクス方式液晶ディスプレイ（ＬＣＤ）などのアクティブマトリクスのフラットパネルディスプレイへの需要が近年急速に増加している。一般的に、ＬＣＤは、画素と駆動回路のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）を用い、活性層として用いられる材料に基づいて、アモルファスシリコン（ａ−Ｓｉ）ＴＦＴとポリシリコンＴＦＴに分類される。アモルファスシリコンＴＦＴに比べ、ポリシリコンＴＦＴは、高キャリア移動度、高駆動回路の高集積化の利点を有し、高速動作のアプリケーションによく用いられる。ポリシリコンＴＦＴの主な欠点の１つは、オフ状態のリーク電流であり、ＬＣＤの電荷損失を招く。この問題に取り組むために、従来の軽ドープドレイン（ＬＤＤ）構造がドレイン接合領域を減少してリーク電流を減少するように用いられている。
図１Ａ〜１Ｄは、フラットパネルディスプレイ（ＦＰＤ）のｎ型薄膜トランジスタデバイスを製造する従来の方法を表している。図１Ａでは、基板１００が提供される。基板１００は、駆動回路領域Ｉと画素領域ＩＩを含む。バッファ層１０２は、基板１００の上に堆積され、基板１００と次の活性層の間の接着層または汚染障壁層として働くことができる。第１と第２活性層１０３と１０４は、駆動回路領域Ｉと画素領域ＩＩのバッファ層の上にそれぞれ形成される。第１と第２活性層１０３と１０４は、ポリシリコンを含むことができ、従来の低温ポリシリコン（ＬＴＰＳ）技術によって形成されることができる。ホウ素イオン注入１０が第１と第２活性層１０３と１０４に行われ、チャネルドーピングを行う。
図１Ｂでは、マスキングパターン層（ｍａｓｋｉｎｇ ｐａｔｔｅｒｎ ｌａｙｅｒ）１０６は、図１Ａに示す基板の上に形成され、第１と第２活性層１０３と１０４の部分をそれぞれ覆い、ソース／ドレイン領域を定義する。ｎ型ドーピングの重イオン注入１２が行われ、第１と第２活性層１０３と１０４のソース／ドレイン領域１０３ａと１０４ａをそれぞれ形成する。
不必要なマスキングパターン層１０６が取り除かれた後、図１Ｃに示すように、ゲート誘電体層１０８と金属層１１０が図１Ｂに示す基板の上に続いて形成される。次に、マスキングパターン層１１２が第１と第２活性層１０３と１０４上の金属層１１０の上に形成され、ゲートを定義する。
マスキングパターン層１１２によって覆われていない金属層１１０は、エッチングされ、図１Ｄに示すように、第１と第２活性層１０３と１０４上の金属層１１０の上にゲート層１１３と１１４を形成する。一般的に、ゲート層１１３と１１４は、次のステップで軽ドープドレイン（ＬＤＤ）領域を定義するために、下方のソース／ドレイン領域１０３ａと１０４ａを覆わない。その後、ｎ型ＬＤＤのドーピングの軽イオン注入１４が埋め込みマスクとしてゲート層１１３と１１４を用いて行われ、チャネル領域１０３ｃと１０４ｃ（ｉ.ｅ．ゲート層１１３と１１４の下方のドープされていない領域）と、第１と第２活性層１０３と１０４の軽ドープドレインとして働く軽ドープ領域１０３ｂと１０４ｂを形成し、駆動回路領域Ｉと画素領域ＩＩのＴＦＴの製造を完成する。
従来のＴＦＴデバイスでは、駆動回路領域Ｉと画素領域ＩＩのＴＦＴは、同じ時間で同じプロセスで製造される。よって、軽ドープ領域１０３ｂの長さｄ１は、軽ドープ領域１０４ｂの長さｄ２と実質的に同じである。一般的に、低リーク電流の画素ＴＦＴと高電子移動度（高速応答）の駆動ＴＦＴを設計することが望ましい。しかし、漏れと電子移動度の両方が軽ドープドレインの長さに反比例することから、画素領域に低リークのＴＦＴと駆動回路領域に高電子移動度のＴＦＴを製造することは難しい。即ち、従来の薄膜トランジスタデバイスは、画素領域と駆動回路領域の両方の軽ドープドレインが同じ長さにあるため、画素領域に低リークのＴＦＴと駆動回路領域に高電子移動度のＴＦＴを有することができない。よって、光リソグラフィーの限界により、軽ドープドレインの長さを更に減少し、電子移動度を高めることが難しい。
よって、駆動回路と画素領域の異なるＴＦＴの電子特性を有する改善された薄膜トランジスタデバイスの開発技術が必要であり、よって、高電子移動度の駆動ＴＦＴと低リークの画素ＴＦＴを提供する。
本発明は、駆動領域と画素領域のＴＦＴが異なる特性、特に、電子移動度と、または漏れ特性を有する、駆動回路と画素領域の全体的なＴＦＴ構造を提供する。
本発明の一形態において、駆動回路と画素領域のＴＦＴは、異なる特性、または各チャネル領域に関して効果的な長さを有する軽ドープ領域で定義される活性層を有する。活性層の全体の長さは、実質的に同じであることができ、且つ、両領域のチャネル／ゲートの長さは、実質的に同じであるが、２つの領域のＬＤＤ領域の長さが異なることができる。本発明のもう１つ一形態において、この全ＴＦＴ構造は、各軽ドープ領域が駆動回路と画素領域に共に、または同時に定義されないプロセスによって形成される。マスキングとドーピングのステップが駆動回路と画素領域に行われ、各チャネル域に関して異なる長さの軽ドープ領域を得る。特に、画素領域のマスキングとドーピングのプロセスは、ＬＤＤ領域が形成される前に重イオンドーピングを活性層に施すが、駆動回路領域のマスキングとドーピングのプロセスは、重イオンドーピングを施し、ソース／ドレイン領域と共にＬＤＤを同時にドープする。
本発明の１つの実施例に基づいて、第１と第２活性層は、駆動回路領域と画素領域の基板の上にそれぞれ設置される。各第１と第２活性層は、チャネル領域、ソース／ドレイン領域と、その間に形成された軽ドープ領域を含む。２つのゲート構造は、第１と第２活性層の上にそれぞれ設置される。各ゲート構造は、堆積された第１と第２ゲート誘電体層とゲート層を含み、第２ゲート誘電体層は、第１ゲート誘電体層より短い長さを有するが、ゲート層のゲート長より長い。第１活性層の軽ドープ領域は、第２活性層と異なる効果的な長さを有する。
画像表示システムの製造方法の実施例は、駆動回路領域と画素領域を含む基板を提供するステップを含む。第１活性層は、駆動回路領域の基板の上に形成され、第２活性層は、画素領域の基板の上に形成される。ソース／ドレイン領域は、第２活性層に形成される。ゲート構造は、第１と第２活性層の上にそれぞれ形成され、各ゲート構造は、堆積された第１と第２ゲート誘電体層とゲート層を含み、第２ゲート誘電体層は、第１ゲート誘電体層より短い長さを有するが、ゲート層のゲート長より長い。ゲート層、第２ゲート誘電体層と、第２活性層上の第１ゲート誘電体層の一部は、マスキング層によって覆われる。重イオン注入が行われ、第１活性層にソース／ドレインと軽ドープ領域を形成する。マスキング層を取り除いた後、軽イオン注入が行われ、第２活性層に軽ドープ領域を形成し、第２活性層の軽ドープ領域は、第１活性層と異なる長さを有する。
本発明に基づくと、駆動回路と画素領域ＩとＩＩのＴＦＴデバイスが異なる長さＤ１とＤ２のＬＤＤ領域２０３ｂと２０４ｂを有することから、ＴＦＴデバイスは、駆動回路と画素領域ＩとＩＩで異なる電気特徴を有することができる。特に、長さＤ１が長さＤ２より短いことから、駆動領域ＩのＴＦＴが画素領域ＩＩのＴＦＴの漏れを低く保っている時、高い電子移動度を有することができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
画像表示システムと製造方法の実施例が提供される。これに関し、図２Ｆは、システムのＴＦＴデバイス３００の実施例を表している。特に、ＴＦＴを組み込んだシステムは、駆動回路領域Ｉと画素領域ＩＩを含む基板２００を含む。バッファ層２０２は、基板２００の上に選択的に設置され、基板２００と次の活性層との間の接着層または汚染障壁層として働くことができる。図で示した実施例では、２つの領域ＩとＩＩの活性層は、長さの点で実質的に同じであり、２つの領域ＩとＩＩのチャネル／ゲートは、長さの点で実質的に同じであるが２つの領域ＩとＩＩのＬＤＤ領域は、長さの点で異なる。第１と第２活性層２０３と２０４は、駆動回路領域Ｉと画素領域ＩＩの基板２００の上にそれぞれ設置される。第１活性層２０３は、チャネル領域２０３ｃ、ソース／ドレイン領域２０３ａと、その間に形成された軽ドープ領域２０３ｂを含むことができる。第２活性層２０４は、チャネル領域２０４ｃ、ソース／ドレイン領域２０４ａと、その間に形成された軽ドープ領域２０４ｂを含むことができる。ここでは、“軽ドープ領域”の用語は、軽ドープドレイン（ＬＤＤ）領域を意味する。この実施例では、第１活性層２０３の軽ドープ領域２０３ｂは、第２活性層２０４の長さＤ２と異なる長さＤ１を有する。特に、長さＤ１は、長さＤ２より短い。２つのゲート構造は、第１と第２活性層２０３と２０４にそれぞれ設置されてＴＦＴが完成する。駆動回路領域ＩのＴＦＴは、ＣＭＯＳまたはＰＭＯＳを含むことができる。画素領域ＩＩのＴＦＴは、ＣＭＯＳまたはＮＭＯＳを含むことができる。第２活性層２０４の上に設置されたゲート構造は、堆積された第１と第２ゲート誘電体層２０８と２１３と、ゲート層２１６も含む。この実施例では、図２Ｄに示すように、第２ゲート誘電体層２１１または２１３は、第１ゲート誘電体層２０８の長さＬ１より短い長さＬ２を有するがゲート層２１５または２１６のゲート長Ｌ３より長い。
図４は、図２Ｆに示すＴＦＴデバイス３００を含むフラットパネルディスプレイ（ＦＰＤ）装置４００を組み込んだ画像表示システムの略図である。ＦＰＤ装置４００は、スキャンドライバ回路領域（Ｓ−ドライバ回路）４０１、データドライバ回路領域（Ｄ−ドライバ回路）４０２、タイミング制御回路領域（その他の回路）４０３と、画素領域４０４を含み、図２Ｆに示す駆動回路領域Ｉに形成されたＴＦＴは、スキャンドライバ、データドライバと、タイミング制御回路領域４０１、４０２と、４０３に設置される。更に、図２Ｆに示す画素領域ＩＩに形成されたＴＦＴは、画素領域４０４に設置される。
図２Ａ〜２Ｆを参照下さい。本発明に基づいたディスプレイパネルのＴＦＴ構造３００組み込んだ画像表示システムを製造する方法の実施例を表している。図２Ａでは、駆動回路領域Ｉと画素領域ＩＩを含む基板２００が提供される。基板２００は、ガラス、クオーツ、またはプラスチックを含むことができる。バッファ層２０２は、基板２００の上に選択的に形成され、その上に形成された基板２００と次の層の間に接着層または汚染障壁層として働くことができる。バッファ層２０２は、単一層、または複数層であることができる。例えば、バッファ層２０２は、酸化ケイ素、窒化ケイ素、またはその組み合わせを含むことができる。この実施例では、バッファ層２０２は、約５００Åの厚さの窒化ケイ素と約１３００Åの厚さのその上を覆う酸化ケイ素を含む。図を簡易化するために、単一層のみが描かれる。
第１活性層２０３は、駆動回路領域Ｉの基板２００の上に形成され、第２活性層２０４は、画素領域ＩＩの基板２００の上に形成される。第１と第２活性層２０３と２０４は、同時に堆積、マスキング（ｍａｓｋｉｎｇ）と、エッチングプロセスを用いて、同時に形成されることができる。この実施例では、第１と第２活性層２０３と２０４は、ポリシリコンを含むことができ、従来の低温ポリシリコン（ＬＴＰＳ）技術によって形成されることができる。例えば、アモルファスシリコン層（図示しない）が基板２００の上に形成される。例えば、エキシマレーザーアニール（ＥＬＡ）処理などのレーザーアニール処理が行われて、アモルファスシリコン層がポリシリコン層に変換される。続いて、ポリシリコン層がパターン化され、駆動回路領域Ｉと画素領域ＩＩにポリシリコンパターン層２０３と２０４をそれぞれ形成する。ポリシリコンパターン層２０３と２０４は、駆動回路領域Ｉと画素領域ＩＩの薄膜トランジスタの第１と第２活性層として働く。次に、チャネルドーピングプロセスが第１と第２活性層２０３と２０４に行われる。例えば、ホウ素イオン注入２０が第１と第２活性層２０３と２０４に行われる。
図２Ｂでは、マスキング層２０６が基板２００の上に形成され、第１活性層２０３と第２活性層２０４の一部を覆う。特に、第２活性層２０４の露出された一部は、ソース／ドレイン領域の定義に用いられる。マスキング層２０６は、従来のリソグラフィーによって形成されることができる。続いて、重イオン注入２２が覆われていない第２活性層２０４に行われ、その中にソース／ドレイン領域２０４ａを形成する。例えば、重イオン注入２２は、１×１０１４〜１×１０１５ａｔｏｍ／ｃｍ２のドーズ量で行なわれる。
マスキング層２０６を取り除いた後、第１絶縁層２０８、第２絶縁層２１０と、導電層２１２は、図２Ｃに示すように、第１と第２活性層２０３と２０４と、バッファ層２０２の上に順次に形成される。本実施例では、第１絶縁層２０８は、酸化ケイ素を含むことができ、第２絶縁層２１０は、窒化ケイ素を含むことができる。第１と第２絶縁層２０８と２１０は、例えば、化学気相蒸着（ＣＶＤ）などの従来の堆積によって形成されることができる。導電層２１２は、例えば、モリブデン（Ｍｏ）またはモリブデン合金などの金属を含むことができる。導電層２１２は、ＣＶＤまたはスパッタリングによって形成されることができる。マスキングパターン層２１４は、図２Ｃに示すように、導電層２１２の上に形成され、駆動回路領域Ｉと画素領域ＩＩのゲートパターン領域をそれぞれ覆う。
導電層２１２と下方の第２絶縁層２１０は、エッチマスクとしてマスキングパターン層２１４を用いて順次にエッチングされる。エッチングされていない第１絶縁層２０８は、第１ゲート誘電体層として働く。更に、エッチングした後、ゲート層２１５と２１６と、第２ゲート誘電体層２１１と２１３は、駆動回路領域Ｉと画素領域ＩＩにそれぞれ形成される。その後、マスキングパターン層２１４（図２Ｃに示すように）は、図２Ｄに示すように取り除かれる。例えば、この実施例では、エッチングステップは、ドライエッチングを含むことができ、プロセスガスとして酸素含有ガスと塩素含有ガスの混合を用いたプラズマエッチングまたは反応性イオンエッチング（ＲＩＥ）を含むことができる。第２絶縁層２１０のエッチングの間、酸素含有ガスと塩素含有ガスの流れがゲート層２１５と２１６の一部を横方向に取り除くように調節されることで、第２ゲート誘電体層２１１と２１３の長さＬ２がゲート層２１５と２１６のゲート長Ｌ３より長いことができる。ゲート誘電体層２１１と２１３は、ゲート層２１５と２１６を越えてそれぞれ延伸する。例えば、ゲート層２１５と２１６のエッチングの間、塩素含有ガスの流れは、塩素含有ガスが用いられる唯一のガスであるとしても、最大限に達するように徐々に合わせられる。第２絶縁層２１０のエッチングの間、酸素含有ガスの流れは、最大限に達するように徐々に合わせられ、よって、マスキング層２１４の一部が取り除かれ、ゲート層２１５と２１６が再度、同時にエッチングされたマスキング層２１４によって露出される。更に、エッチングされていない第１ゲート誘電体層２０８は、第２ゲート誘電体層２１１と２１３の長さＬ２より長い活性層２０３と２０４上に長さＬ１を有する。
図２Ｅでは、マスキング層２１８は、画素領域ＩＩに形成され、ゲート層２１６、第２ゲート誘電体層２１３と、第１ゲート誘電体層２０８を覆う。即ち、マスキング層２１８は、イオン注入２４によってドープされていない第２活性層２０４の領域を覆うことが必要である（図２Ｅに図示）。マスキング層２１８は、従来のリソグラフィによって形成されることができる。続いて、重イオン注入２４が第１活性層２０３に行われ、その中にソース／ドレイン領域２０３ａと軽ドープ領域２０３ｂを形成する。例えば、重イオン注入２４は、_１×１０１４〜１×１０１５ａｔｏｍ／ｃｍ２のドーズ量で行なわれる。この実施例では、軽ドープ領域２０３ｂは、ゲート層２１５に自己整合される。よって、駆動回路領域ＩのＴＦＴの信頼度が増加されることができる。また、軽ドープ領域２０３ｂの長さＤ１は、第２ゲート誘電体層２１１の長さＬ２とゲート層２１５のゲート長Ｌ３間の差異によって決定されることができる。即ち、駆動回路領域ＩのＴＦＴの電子移動度は、長さＬ２とＬ３間の差異を減少することで更に増加されることができる。第１活性層２０３では、ゲート層２１５の下方の領域は、チャネル領域として働くことができる。
図２Ｆに示すように、マスキング層２１８が取り除かれた後、軽イオン注入２６が第２活性層２０４で行われ、その中に軽ドープ領域２０４ｂを形成する。例えば、軽イオン注入２６は、_１×１０１３〜１×１０１４ａｔｏｍ／ｃｍ２のドーズ量で行なわれる。図３は、液晶層２２０、上基板２２２と、各種の光学層（図示しない）を含む画像表示システムを構成するいくつかの追加の部品を表している。結果、本発明のＴＦＴデバイス３００を組み込んだ画像表示システムが完成する。本実施例では、軽ドープ領域２０４ｂは、第２ゲート誘電体層２１３によって部分的に覆われる。即ち、第２活性層２０４の軽ドープ領域２０４ｂは、第１活性層２０３の軽ドープ領域２０３ｂの長さＤ１と異なる長さＤ２を有する。特に、長さＤ１は、長さＤ２より短い。より長い長さＤ２を有するＬＤＤ領域２０４ｂは、画素領域ＩＩのＴＦＴの漏れを減少する。第２活性層２０４では、ゲート層２１６の下方の領域は、チャネル領域として働く。
本発明に基づくと、駆動回路と画素領域ＩとＩＩのＴＦＴデバイスが異なる長さＤ１とＤ２のＬＤＤ領域２０３ｂと２０４ｂを有することから、ＴＦＴデバイスは、駆動回路と画素領域ＩとＩＩで異なる電気特徴を有することができる。特に、長さＤ１が長さＤ２より短いことから、駆動領域ＩのＴＦＴが画素領域ＩＩのＴＦＴの漏れを低く保っている時、高い電子移動度を有する。
図５は、本発明に基づいた画像表示システム（ｅ.ｇ.フラットパネルディスプレイデバイス４００）を組み込んだ電子デバイス６００の実施例を概略的に表している。電子デバイス６００は、ラップトップ型パソコン、携帯電話、デジタルカメラ、ＰＤＡ、デスクトップ型パソコン、テレビ、カーディスプレイ、またはポータブルＤＶＤプレーヤーであることができる。上述の薄膜トランジスタデバイスは、フラットパネルディスプレイ（ＦＰＤ）装置４００の中に組み込まれることができ、ＬＣＤまたはＯＬＥＤパネルであることができる。図５に示すように、フラットパネルディスプレイデバイス４００は、例えば、図２Ｆに示す薄膜トランジスタデバイス３００などの複数の薄膜トランジスタデバイスを含むことができる。図５に示すように、電子デバイス６００は、ＦＰＤ装置４００とコントローラ５００を含み、例えば、制御回路と入力ユニットを含むことができる。コントローラ５００は、フラットパネルディスプレイデバイス４００に動作可能に接続され、ＦＰＤ装置４００に入力信号を提供して画像を表示し、且つ、ＦＰＤ装置４００の操作を制御する制御機能を含むことができる。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
１００ 基板
１０２ バッファ層
１０３ 第１活性層
１０４ 第２活性層
Ｉ 駆動回路領域
ＩＩ 画素領域
１０６、１１２ マスキングパターン層
１０３ａ ソース領域
１０４ａ ドレイン領域
１０３ｂ、１０４ｂ 軽ドープ領域
１０３ｃ、１０４ｃ チャネル領域
１０ ホウ素イオン注入
１２ 重イオン注入
１０８ ゲート誘電体層
１１０ 金属層
１１３、１１４ ゲート層
ｄ１ 軽ドープ領域１０３ｂの長さ
ｄ２ 軽ドープ領域１０４ｂの長さ
２００ 基板
２０２ バッファ層
２０３ 第１活性層
２０４ 第２活性層
２０ ホウ素イオン注入
２２ 重イオン注入
２０４ａ ソース／ドレイン領域
２０６ マスキング層
２０８ 第１ゲート誘電体層
２０８ 第１絶縁層
２１０ 第２絶縁層
２１２ 導電層
２１１、２１３ 第２ゲート誘電体層
２１５、２１６ ゲート層
Ｌ１ 第１ゲート誘電体層２０８の長さ
Ｌ２ 第２ゲート誘電体層２１１または２１３の長さ
Ｌ３ ゲート層２１５または２１６のゲート長
２０３ａ ソース／ドレイン領域
２０３ｃ チャネル領域
２０３ｂ 軽ドープ領域
２０４ｂ 軽ドープ領域
２０４ｃ チャネル領域
Ｄ１ 第１活性層２０３の軽ドープ領域２０３の長さ
Ｄ２ 第２活性層２０４の長さ
２１６ ゲート層
２１８ マスキング層
３００ ＴＦＴデバイス
２２０ 液晶層
２２２ 上基板
４００ フラットパネルディスプレイ（ＦＰＤ）装置
４０１ スキャンドライバ回路領域（Ｓ−ドライバ回路）
４０２ データドライバ回路領域（Ｄ−ドライバ回路）
４０３ タイミング制御回路領域（その他の回路）
４０４ 画素領域
５００ コントローラ
６００ 電子デバイス
１０２ バッファ層
１０３ 第１活性層
１０４ 第２活性層
Ｉ 駆動回路領域
ＩＩ 画素領域
１０６、１１２ マスキングパターン層
１０３ａ ソース領域
１０４ａ ドレイン領域
１０３ｂ、１０４ｂ 軽ドープ領域
１０３ｃ、１０４ｃ チャネル領域
１０ ホウ素イオン注入
１２ 重イオン注入
１０８ ゲート誘電体層
１１０ 金属層
１１３、１１４ ゲート層
ｄ１ 軽ドープ領域１０３ｂの長さ
ｄ２ 軽ドープ領域１０４ｂの長さ
２００ 基板
２０２ バッファ層
２０３ 第１活性層
２０４ 第２活性層
２０ ホウ素イオン注入
２２ 重イオン注入
２０４ａ ソース／ドレイン領域
２０６ マスキング層
２０８ 第１ゲート誘電体層
２０８ 第１絶縁層
２１０ 第２絶縁層
２１２ 導電層
２１１、２１３ 第２ゲート誘電体層
２１５、２１６ ゲート層
Ｌ１ 第１ゲート誘電体層２０８の長さ
Ｌ２ 第２ゲート誘電体層２１１または２１３の長さ
Ｌ３ ゲート層２１５または２１６のゲート長
２０３ａ ソース／ドレイン領域
２０３ｃ チャネル領域
２０３ｂ 軽ドープ領域
２０４ｂ 軽ドープ領域
２０４ｃ チャネル領域
Ｄ１ 第１活性層２０３の軽ドープ領域２０３の長さ
Ｄ２ 第２活性層２０４の長さ
２１６ ゲート層
２１８ マスキング層
３００ ＴＦＴデバイス
２２０ 液晶層
２２２ 上基板
４００ フラットパネルディスプレイ（ＦＰＤ）装置
４０１ スキャンドライバ回路領域（Ｓ−ドライバ回路）
４０２ データドライバ回路領域（Ｄ−ドライバ回路）
４０３ タイミング制御回路領域（その他の回路）
４０４ 画素領域
５００ コントローラ
６００ 電子デバイス
Claims (18)
- 薄膜トランジスタデバイスを含む画像表示システムであって、前記薄膜トランジスタデバイスは、
駆動回路領域と画素領域を含む基板、
前記駆動回路領域と前記画素領域の基板の上にそれぞれ設置される第１活性層と第２活性層であって、第１チャネル領域、第１ソース／ドレイン領域と、その間に形成された第１軽ドープ領域を含む第１活性層と、第２チャネル領域、第２ソース／ドレイン領域と、その間に形成された第２軽ドープ領域を含む第２活性層、および
前記第１と第２活性層の上にそれぞれ設置される２つのゲート構造であって、各ゲート構造は、堆積された第１と第２ゲート誘電体層とゲート長を有するゲート層を含み、前記第２ゲート誘電体層が前記第１ゲート誘電体層より短い長さを有するが、前記ゲート層の前記ゲート長より長い２つのゲート構造を含み、
前記第１活性層の軽ドープ領域は、前記第２活性層の軽ドープ領域の長さと異なる長さを有し、
前記第１活性層のチャネル領域と前記第２活性層のチャネル領域とは同じ長さを有し、
前記第１活性層及び前記第２活性層は、
前記基板の前記駆動回路領域上に前記第１活性層となる層を形成するとともに前記基板の前記画素領域上に前記第２活性層となる層とを形成し、
前記第２活性層となる層に前記第２ソース／ドレイン領域を形成し、
前記第１活性層となる層と前記第２活性層となる層の上にそれぞれ前記ゲート構造を形成し、
前記第２活性層となる層をマスキング層で覆い、
前記第１活性層となる層に重イオン注入を行うことによって前記第１ソース／ドレイン領域と前記第１軽ドープ領域を形成し、
前記マスキング層を取り除き、
前記第２活性層となる層に軽イオン注入を行うことによって前記第２軽ドープ領域を形成する
ことにより形成されたものであることを特徴とするシステム。 - 前記第１活性層の軽ドープ領域は、前記第２活性層の軽ドープ領域の長さより短い長さを有することを特徴とする請求項１に記載のシステム。
- 前記画素領域にあり、前記薄膜トランジスタデバイスに動作可能に接続された画素素子を更に含むことを特徴とする請求項１に記載のシステム。
- 前記システムは、フラットパネルディスプレイデバイスを含むことを特徴とする請求項３に記載のシステム。
- 前記フラットパネルディスプレイデバイスに動作可能に接続され、前記フラットパネルディスプレイデバイスの操作を制御し、画像データに基づいて画像を表示するコントローラを更に含むことを特徴とする請求項４に記載のシステム。
- 前記システムは、ラップトップ型パソコン、携帯電話、デジタルカメラ、ＰＤＡ、デスクトップ型パソコン、テレビ、カーディスプレイ、またはポータブルＤＶＤプレーヤーの少なくとも１つを含むことを特徴とする請求項５に記載のシステム。
- 駆動回路領域と画素領域を含む基板を提供するステップ、
前記駆動回路領域の前記基板の上に第１活性層を形成し、前記画素領域の前記基板の上に第２活性層を形成するステップ、
前記第２活性層にソース／ドレイン領域を形成するステップ、
前記第１と第２活性層の上にそれぞれゲート構造を形成するステップであって、前記ゲート構造は、堆積された第１と第２ゲート誘電体層とゲート長を有するゲート層を含み、前記第１活性層ではゲート層の下方の領域、及び、前記第２活性層ではゲート層の下方の領域は、それぞれチャネル領域として働き且つ前記第１活性層のチャネル領域と前記第２活性層のチャネル領域とは同じ長さを有し、第２ゲート誘電体層が前記第１ゲート誘電体層より短い長さだが、前記ゲート層の前記ゲート長より長い長さを有するゲート構造をそれぞれ形成するステップ、
前記第２活性層をマスキング層で覆うステップ、
重イオン注入を行うことによって、前記第１活性層にソース／ドレインと軽ドープ領域を形成するステップ、
前記マスキング層を取り除くステップ、および
軽イオン注入を行い、前記第２活性層に前記第１活性層の軽ドープ領域の長さと異なる長さを有する軽ドープ領域を形成するステップを含むことを特徴とする画像表示システムの製造方法。 - 前記ソース／ドレイン領域を形成するステップは、
マスキング層によって前記第１活性層と前記第２活性層の一部を覆うステップ、
覆われていない前記第２活性層に重イオン注入を行うステップ、および前記マスキング層を取り除くステップを含むことを特徴とする請求項７に記載の画像表示システムの製造方法。 - 前記ゲート構造を形成するステップは、
前記第１と第２活性層の上に前記第１ゲート誘電体層として働く第１絶縁層、第２絶縁層と、導電層を順次に形成するステップ、
前記導電層と前記下方の第２絶縁層を順次にエッチングし、前記ゲート層と前記第２ゲート誘電体層を形成するステップ、および
前記第２ゲート誘電体層の長さが前記ゲート層のゲート長より長くなるように前記ゲート層の一部を横方向に取り除くステップを含むことを特徴とする請求項７に記載の画像表示システムの製造方法。 - 前記第１活性層の軽ドープ領域は、前記第２活性層の軽ドープ領域の長さより短い長さを有することを特徴とする請求項７に記載の画像表示システムの製造方法。
- 前記第１と第２活性層の形成前に前記基板の上にバッファ層を更に形成することを特徴とする請求項７に記載の画像表示システムの製造方法。
- 前記第１活性層の前記ソース／ドレイン領域と前記第２活性層の前記ソース／ドレイン領域は、同じ導電型（conductivity type）を有することを特徴とする請求項７に記載の画像表示システムの製造方法。
- 前記第２活性層の前記ソース／ドレイン領域の形成前に前記第１と第２活性層にチャネルドーピングを更に行うことを特徴とする請求項７に記載の画像表示システムの製造方法。
- 駆動回路領域と画素領域を有する基板、
前記駆動回路領域の中にある第１薄膜トランジスタであって、第１チャネル領域、第１ソース／ドレイン領域と、前記第１チャネル領域と前記第１ソース／ドレイン領域の間の第１軽ドープ領域を含む第１活性層を含む第１薄膜トランジスタ、および
前記画素領域の中にある第２薄膜トランジスタであって、第２チャネル領域、第２ソース／ドレイン領域と、前記第２チャネル領域と前記第２ソース／ドレイン領域の間の第２軽ドープ領域を含む第２活性層を含む第２薄膜トランジスタを含み、
前記第１軽ドープ領域は、前記第２軽ドープ領域より短い長さを有し、
前記第１チャネル領域と前記第２チャネル領域とは同じ長さを有し、
前記第１活性層及び前記第２活性層は、
前記基板の前記駆動回路領域上に前記第１活性層となる層を形成するとともに前記基板の前記画素領域上に前記第２活性層となる層とを形成し、
前記第２活性層となる層に前記第２ソース／ドレイン領域を形成し、
前記第１活性層となる層と前記第２活性層となる層の上にそれぞれゲート構造を形成し、
前記第２活性層となる層をマスキング層で覆い、
前記第１活性層となる層に重イオン注入を行うことによって前記第１ソース／ドレイン領域と前記第１軽ドープ領域を形成し、
前記マスキング層を取り除き、
前記第２活性層となる層に軽イオン注入を行うことによって前記第２軽ドープ領域を形成する
ことにより形成されたものであることを特徴とするディスプレイ装置。 - 前記第１チャネル領域と前記第２チャネル領域は、実質的に同じ長さを有することを特徴とする請求項１４に記載のディスプレイ装置。
- 前記第１薄膜トランジスタは、前記第１活性層上にある第１ゲート誘電体層と前記第１ゲート誘電体層上にある第１ゲートを更に含み、前記第１ゲート誘電体層は、前記第１ゲートを越えて延伸し、前記第１活性層を部分的に覆って前記第１軽ドープ領域を形成し、前記第２薄膜トランジスタは、前記第２活性層上にある第２ゲート誘電体層と前記第２ゲート誘電体層上にある第２ゲートを更に含み、前記第２ゲート誘電体層は、前記第２ゲートを越えて延伸し、前記第２活性層を部分的に覆うことを特徴とする請求項１４に記載のディスプレイ装置。
- 同じ長さによって、前記第１ゲート誘電体層は、前記第１ゲートを越えて延伸し、前記第２ゲート誘電体層は、前記第２ゲートを越えて延伸することを特徴とする請求項１６に記載のディスプレイ装置。
- 前記第１薄膜トランジスタデバイスは、重イオンドーピングを施し、第１軽ドープ領域とソース／ドレイン領域を同時にドープするのを含むマスキングとドーピングプロセスによって形成され、前記第２薄膜トランジスタデバイスは、第２軽ドープ領域が形成される前に重イオンドーピングを第２活性層に施すのを含むマスキングとドーピングプロセスによって形成されることを特徴とする請求項１４に記載のディスプレイ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/490,551 US7592628B2 (en) | 2006-07-21 | 2006-07-21 | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
| US11/490,551 | 2006-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008028399A JP2008028399A (ja) | 2008-02-07 |
| JP5650879B2 true JP5650879B2 (ja) | 2015-01-07 |
Family
ID=38970642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007189857A Expired - Fee Related JP5650879B2 (ja) | 2006-07-21 | 2007-07-20 | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7592628B2 (ja) |
| JP (1) | JP5650879B2 (ja) |
| KR (1) | KR101491567B1 (ja) |
| CN (1) | CN101110429B (ja) |
| TW (1) | TWI367383B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7086292B2 (ja) | 2019-06-25 | 2022-06-17 | 三菱電機株式会社 | 空気調和機及び空気調和機の製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI271868B (en) * | 2005-07-08 | 2007-01-21 | Au Optronics Corp | A pixel circuit of the display panel |
| KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US7786480B2 (en) * | 2006-08-11 | 2010-08-31 | Tpo Displays Corp. | System for displaying images including thin film transistor device and method for fabricating the same |
| KR101009646B1 (ko) * | 2007-08-01 | 2011-01-19 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 이를 구비한 표시 장치 |
| US20090200553A1 (en) * | 2007-11-30 | 2009-08-13 | Applied Materials, Inc | High temperature thin film transistor on soda lime glass |
| JP5807352B2 (ja) * | 2011-03-18 | 2015-11-10 | セイコーエプソン株式会社 | 半導体装置の製造方法、及び電気光学装置の製造方法 |
| KR101353284B1 (ko) * | 2012-04-25 | 2014-01-21 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조방법 |
| KR102162794B1 (ko) | 2013-05-30 | 2020-10-08 | 삼성디스플레이 주식회사 | 평판표시장치용 백플레인 및 그의 제조 방법 |
| CN104576387B (zh) * | 2013-10-14 | 2017-07-25 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| CN103811559B (zh) * | 2014-02-21 | 2018-07-06 | 苏州大学 | 一种具有双极型工作特性的薄膜晶体管 |
| KR102223678B1 (ko) * | 2014-07-25 | 2021-03-08 | 삼성디스플레이 주식회사 | 표시장치용 백플레인 및 그 제조 방법 |
| CN105303510B (zh) | 2014-07-31 | 2019-04-16 | 国际商业机器公司 | 在图像中隐藏信息的方法和设备 |
| CN105527771A (zh) * | 2016-02-18 | 2016-04-27 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
| CN106024633A (zh) * | 2016-06-23 | 2016-10-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 |
| KR102665322B1 (ko) * | 2016-06-24 | 2024-05-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 및 표시 장치 |
| CN105870059A (zh) * | 2016-06-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及相关制作方法和显示面板 |
| CN106024811B (zh) * | 2016-07-14 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示器件 |
| CN110379821A (zh) * | 2019-07-18 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| CN112768479A (zh) * | 2021-01-22 | 2021-05-07 | 北海惠科光电技术有限公司 | 一种显示面板及其制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338481B2 (ja) * | 1992-09-08 | 2002-10-28 | ソニー株式会社 | 液晶表示装置 |
| JPH08160464A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH09326494A (ja) * | 1996-06-04 | 1997-12-16 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその形成方法 |
| JPH10125928A (ja) * | 1996-10-23 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法 |
| JPH10189998A (ja) * | 1996-12-20 | 1998-07-21 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| US6613620B2 (en) * | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI269922B (en) * | 2002-03-07 | 2007-01-01 | Tpo Displays Corp | Manufacturing method of LCD screen |
| TW554538B (en) * | 2002-05-29 | 2003-09-21 | Toppoly Optoelectronics Corp | TFT planar display panel structure and process for producing same |
| US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| US7145209B2 (en) * | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
| US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
| US20050258488A1 (en) * | 2004-04-27 | 2005-11-24 | Toppoly Optoelectronics Corp. | Serially connected thin film transistors and fabrication methods thereof |
-
2006
- 2006-07-21 US US11/490,551 patent/US7592628B2/en not_active Expired - Fee Related
-
2007
- 2007-07-20 JP JP2007189857A patent/JP5650879B2/ja not_active Expired - Fee Related
- 2007-07-20 KR KR20070072541A patent/KR101491567B1/ko not_active IP Right Cessation
- 2007-07-20 TW TW096126579A patent/TWI367383B/zh not_active IP Right Cessation
- 2007-07-20 CN CN2007101299504A patent/CN101110429B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7086292B2 (ja) | 2019-06-25 | 2022-06-17 | 三菱電機株式会社 | 空気調和機及び空気調和機の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101110429B (zh) | 2011-04-20 |
| US20080017937A1 (en) | 2008-01-24 |
| KR20080008987A (ko) | 2008-01-24 |
| JP2008028399A (ja) | 2008-02-07 |
| TWI367383B (en) | 2012-07-01 |
| US7592628B2 (en) | 2009-09-22 |
| TW200807125A (en) | 2008-02-01 |
| KR101491567B1 (ko) | 2015-02-10 |
| CN101110429A (zh) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5650879B2 (ja) | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 | |
| US8253202B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US8053289B2 (en) | Manufacturing method for thin film transistor on insulator | |
| US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
| US20090203160A1 (en) | System for displaying images including thin film transistor device and method for fabricating the same | |
| JPH05142577A (ja) | マトリクス回路駆動装置 | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20050258488A1 (en) | Serially connected thin film transistors and fabrication methods thereof | |
| TW201029174A (en) | System for displaying images and fabrication method thereof | |
| US20080121892A1 (en) | Low temperature poly silicon liquid crystal display | |
| WO2019200824A1 (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| US20090085039A1 (en) | Image display system and fabrication method thereof | |
| TW200937996A (en) | Organic light emitting display device and fabrications thereof and electronic device | |
| JP5188106B2 (ja) | 薄膜トランジスタデバイスを含む画像表示システムおよびその製造方法 | |
| JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4467901B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| US8030143B2 (en) | Method of forming a display device by using separate masks in forming source and drain regions of MOS transistors | |
| WO2022083430A1 (zh) | 显示面板、显示面板的制作方法及电子设备 | |
| JP4604675B2 (ja) | 表示装置 | |
| JP2011187500A (ja) | 半導体装置およびその製造方法 | |
| JP2005051011A (ja) | トランジスタを備えた装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5650879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |