CN103811559B - 一种具有双极型工作特性的薄膜晶体管 - Google Patents

一种具有双极型工作特性的薄膜晶体管 Download PDF

Info

Publication number
CN103811559B
CN103811559B CN201410058523.1A CN201410058523A CN103811559B CN 103811559 B CN103811559 B CN 103811559B CN 201410058523 A CN201410058523 A CN 201410058523A CN 103811559 B CN103811559 B CN 103811559B
Authority
CN
China
Prior art keywords
thin film
metal
semiconductor
drain region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410058523.1A
Other languages
English (en)
Other versions
CN103811559A (zh
Inventor
王明湘
张冬利
陈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201410058523.1A priority Critical patent/CN103811559B/zh
Publication of CN103811559A publication Critical patent/CN103811559A/zh
Application granted granted Critical
Publication of CN103811559B publication Critical patent/CN103811559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种具有双极型工作特性的薄膜晶体管，其包括：绝缘衬底、半导体有源区、金属源区、金属漏区、栅绝缘层、栅电极和源漏区附近的调制掺杂区；栅极电压可在半导体有源区表面诱导出导电沟道，此导电沟道将连接金属源区和金属漏区。金属源区与沟道区之间的区域以及金属漏区与沟道区之间的区域均包含可调节空穴和电子势垒高度的调制掺杂区,该调制掺杂区在沟道区的不同深度含有导电类型互补的杂质掺杂。本发明利用源漏区附近的调制掺杂区对电子和空穴势垒高度的调制作用,可以实现在正负栅极电压下都能开启的双极型薄膜晶体管。

Description

一种具有双极型工作特性的薄膜晶体管
技术领域
本发明涉及一种可实现双极型工作特性薄膜晶体管；属于半导体器件技术领域。
背景技术
多晶硅薄膜晶体管相对于非晶硅薄膜晶体管有较高的载流子迁移率，因而被广泛应用于有源矩阵平板显示中。由图1所示，其为传统薄膜晶体管的剖视图，现有常规多晶硅薄膜晶体管结构由绝缘衬底100、半导体沟道区101、半导体源漏区102、栅绝缘层103，顶栅电极104。常规多晶硅薄膜晶体管的源区、漏区和沟道区是同种半导体材料，为了形成源端和漏端的欧姆接触，需要对晶体管的源区和漏区进行重掺杂。薄膜晶体管的工作特性由源漏区半导体的导电类型决定：N型源漏区的薄膜晶体管只能作为N型器件工作，而P型源漏区的薄膜晶体管只能作为P型器件工作。不仅是多晶硅薄膜晶体管，基于其他半导体材料的薄膜晶体管也是如此，也就是说传统的薄膜晶体管都是单极型器件。
发明内容
本发明目的是提供一种具有双极型工作特性的薄膜晶体管，可通过位于金属源漏区和沟道半导体之间的调制掺杂区调节沟道与金属源/漏区之间的势垒高度，实现双极型工作特性的薄膜晶体管。
为了实现上述目的，本发明通过如下的技术方案来实现：
一种具有双极型工作特性的薄膜晶体管，其包括绝缘衬底、金属源区、金属漏区、栅绝缘层、栅电极以及设置有半导体沟道区的半导体岛，所述半导体岛表面在栅极电压下诱导出连接金属源区和金属漏区的导电沟道；其特征在于，所述金属源区与半导体沟道区之间的区域以及金属漏区与半导体沟道区之间的区域在不同深度处分别设置有用于调节空穴和电子势垒高度的调制掺杂区，薄膜晶体管可实现双极型工作特性。
进一步的，在所述金属源区与金属漏区分别位于半导体沟道区两侧且和半导体沟道区同层。
作为优选，所述栅电极为顶栅电极，所述顶栅电极位于半导体岛顶面的上方，所述顶栅电极和半导体岛之间为顶栅绝缘层。
作为优选，所述栅电极为底栅电极，所述底栅电极位于半导体岛的底面的下方，所述底栅电极设置在绝缘衬底上，所述底栅电极和半导体岛之间为底栅绝缘层。
作为优选，所述栅电极包括顶栅电极和底栅电极，所述顶栅电极位于半导体岛顶面的上方，所述顶栅电极和半导体岛之间为顶栅绝缘层，在所述底栅电极位于半导体岛的底面的下方，所述底栅电极设置在绝缘衬底上，所述底栅电极和半导体岛之间为底栅绝缘层。
作为优选，所述栅电极为围栅电极，所述围栅电极位于半导体岛的侧面、半导体岛顶面的上方，或半导体岛的侧面、半导体岛底面的下方，或半导体岛的侧面、半导体岛顶面的上方以及导体岛底面的下方，所述围栅电极和半导体岛之间为栅绝缘层。
作为优选，所述薄膜晶体管包括顶栅电极，底栅电极，顶金属源区、半导体源区、底金属源区以及顶金属漏区、半导体漏区、底金属漏区；所述顶金属源区和顶金属漏区分别设置于半导体源区和半导体漏区上方,所述底金属源区和底金属漏区分别设置于半导体源区和半导体漏区下方；所述底金属源区和顶金属源区并联，底金属漏区和顶金属漏区并联，所述顶栅电极位于半导体岛顶面的上方，所述顶栅电极和半导体岛之间为顶栅绝缘层，在所述底栅电极位于半导体岛的底面的下方，所述底栅电极设置在绝缘衬底上，所述底栅电极和半导体岛之间为底栅绝缘层。所述底栅电极和顶栅电极并联。
根据上述的具有双极型工作特性的薄膜晶体管，其中，所述调制掺杂区在半导体沟道区不同的深度内含有导电类型互补的杂质掺杂。
根据上述的具有双极型工作特性的薄膜晶体管，其中，所述半导体岛的半导体材料为硅或者硅锗复合材料或者氧化物半导体材料或者化合物半导体材料或者有机半导体材料。
根据上述的具有双极型工作特性的薄膜晶体管，其中，所述半导体岛的半导体材料为单晶或者多晶或者微晶或者非晶材料，所述金属源区和金属漏区的材料是金属或者金属硅化物。
根据上述的具有双极型工作特性的薄膜晶体管，其中，所述栅电极为顶栅电极或者围栅电极结构。
根据上述的具有双极型工作特性的薄膜晶体管，其中，所述调制掺杂区通过离子注入法、气相扩散法、固相扩散法或者原位掺杂法以及上述方法的复合制作而成。
本发明与现有技术相比具有以下优点：
本发明通过形成位于金属源漏区和半导体沟道区之间的调制掺杂区，在沟道区的不同深度通过不同的杂质掺杂分别调节空穴和电子势垒的高度，可以实现双极型工作特性的薄膜晶体管。本发明实现的双极型器件，可以在正和负栅极电压下分别实现传统N型和P型器件的工作特性（参考附图6），可以简化电路的设计，提高电路的集成度，同时器件的金属源漏可以保证较小的源/漏区寄生串联电阻。
附图说明
下面结合附图和具体实施方式来详细说明本发明；
图1为传统薄膜晶体管的剖视图；
图2为本发明的实施例一剖视图；
图3为本发明的实施例二剖视图；
图4为本发明的实施例三剖视图；
图5为本发明在热平衡状态下的能带示意图；
图6为本发明在正栅极电压、负栅极电压下开启工作下的电压和电流变化示意图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合实施例，进一步阐述本发明。
图2为本发明的实施例一的薄膜晶体管的剖视图，包括绝缘衬底200，半导体沟道区201，金属源区202，金属漏区203，半导体调制掺杂区204，栅绝缘层205，栅电极206。半导体岛包含半导体沟道区201和半导体调制掺杂区204，本实施例的调制掺杂区为半导体调制掺杂区204，半导体岛表面在栅极电压下可诱导出连接金属源区202和金属漏区203的导电沟道，金属源区203与半导体沟道区201之间的区域以及金属漏区202与半导体沟道区201之间的区域为用于调节空穴和电子势垒高度的半导体调制掺杂区204，该薄膜晶体管通过形成位于金属源漏区和半导体沟道区201之间的调制掺杂区204，在沟道区的不同深度通过不同的杂质掺杂分别调节空穴和电子势垒的高度，可以实现双极型工作特性的薄膜晶体管。
作为本发明所保护的器件类型的一种，本实施例具有顶栅和金属源/漏结构的双极型多晶硅薄膜晶体管的制作工艺可采用以下的工艺步骤：
（1）半导体岛形成；采用热氧化工艺，在(100)晶向的硅片表面生长SiO2薄膜作为绝缘衬底；然后采用低压化学气相淀积（LPCVD）工艺，淀积多晶硅薄膜，采用常规光刻和刻蚀工艺定义出半导体多晶硅岛；
（2）栅电极形成；采用LPCVD工艺，在多晶硅有源区和暴露的氧化层上淀积SiO2即LTO（Low Temperature Oxide）作为栅绝缘层；然后，在栅氧化层表面溅射金属钛，并用氯基等离子体刻蚀形成栅电极；随后，采用干法刻蚀工艺，去除未被金属栅电极覆盖的LTO；
（3）多晶硅的源、漏区预非晶化；以金属栅电极为掩蔽进行大剂量自对准离子注入，注入的条件为：低注入能量，注入剂量高达1016/cm2的氟化硼（BF2 +）离子，和高注入能量，注入剂量为4×1015/cm2的砷（As+）离子。离子注入应实现对多晶硅源漏区的非晶化处理，并实现半导体注入掺杂区的上半部分为P型掺杂，下半部分为N型掺杂；
（4）金属源、漏区形成；采用电子束蒸发工艺，淀积一定厚度的金属，利用金属诱导晶化工艺实现金属源、漏区，并在该过程中实现杂质活化，形成调制掺杂区；最后，采用湿法刻蚀，去除未被多晶硅覆盖的多余的金属。
图3为本发明的实施例二的薄膜晶体管的剖视图，包括绝缘衬底300，底栅电极301，底栅绝缘层302，半导体沟道区303，调制掺杂区304，金属源区305，金属漏区306，顶栅绝缘层307，顶栅电极308。其中，底栅电极310设置在绝缘衬底300上，底栅电极301和顶栅电极308并联（图中未显示）。
作为本发明所保护的另一种器件类型，本实施例具有双栅和金属源/漏结构的双极型多晶硅薄膜晶体管的制作工艺可采用以下的工艺步骤：
（1）底栅电极301形成；采用热氧化工艺，在晶向的硅片表面生长SiO2薄膜作为绝缘衬底；溅射金属钛，并用氯基等离子体刻蚀形成底栅电极；然后采用LPCVD工艺，淀积LTO，作为底栅绝缘层。
（2）半导体岛形成；采用LPCVD工艺，淀积多晶硅薄膜，采用常规光刻和刻蚀工艺定义出半导体多晶硅岛；
（3）顶栅电极308形成；采用LPCVD工艺，在多晶硅有源区和暴露的氧化层上淀积LTO，作为顶栅绝缘层；然后，在顶栅氧化层表面溅射金属钛，并用氯基等离子体刻蚀形成顶栅电极；随后，采用干法刻蚀工艺，去除未被金属栅电极覆盖的LTO；
（4）多晶硅的源、漏区预非晶化；以金属栅电极为掩蔽进行大剂量自对准离子注入，注入的条件为：低注入能量，注入剂量高达1016/cm2的氟化硼（BF2 +）离子，和高注入能量，注入剂量为4×1015/cm2的砷（As+）离子。离子注入应实现多晶硅源漏区的非晶化处理，并实现半导体注入掺杂区的上半部分为P型掺杂，下半部分为N型掺杂；
（5）金属源、漏区形成；采用电子束蒸发工艺，淀积一定厚度的金属，利用金属诱导晶化工艺实现金属源、漏区，并在该过程中实现杂质活化，形成调制掺杂区；最后，采用湿法刻蚀，去除未被多晶硅覆盖的多余的金属。
图4为本发明的实施例三的薄膜晶体管的剖视图，包括绝缘衬底400，底栅电极401，底栅绝缘层402，底金属源区403，底金属漏区404，源区本征半导体405，漏区本征半导体406，半导体调制掺杂区407、半导体沟道区408，顶栅绝缘层409，顶栅电极410，顶金属源区411和顶金属漏区412。底栅电极401和顶栅电极410为并联，底金属源区402和顶金属源区411为并联，底金属漏区404和顶金属漏区412为并联（图中未示出）。
作为本发明所保护的第三种器件类型，本实施例具有双栅和双层源漏电极结构的双极型多晶硅薄膜晶体管的制作工艺可采用以下工艺步骤：
（1）底栅电极形成；采用热氧化工艺，在晶向的硅片表面生长SiO2薄膜作为绝缘衬底；溅射金属钛，并用氯基等离子体刻蚀形成底栅电极；然后采用LPCVD工艺，淀积LTO，作为底栅绝缘层。
（2）底部金属源漏电极形成；溅射金属，并用等离子体刻蚀形成底部源漏电极；
（3）半导体岛形成；采用LPCVD工艺淀积多晶硅薄膜，采用常规光刻和刻蚀工艺定义出半导体多晶硅岛；
（4）栅电极形成；采用LPCVD工艺，在多晶硅有源区和暴露的氧化层上方淀积LTO，作为栅绝缘层；然后，在栅绝缘层表面溅射金属钛，并用等离子体刻蚀形成栅电极；随后，采用干法刻蚀工艺，去除未被金属栅电极覆盖的LTO；
（5）顶部金属源漏电极形成；采用电子束蒸发或溅射工艺，淀积一定厚度的金属，经过光刻和刻蚀，形成顶部金属源漏电极。
（6）形成调制掺杂区；以金属电极为掩蔽进行倾斜角离子注入，注入的条件为：低注入能量的砷离子（As+）和高注入能量的硼离子（B+），离子注入实现了半导体注入区的上半部分为N型掺杂，下半部分为P型掺杂；采用快速热退火工艺实现掺杂杂质的活化。
图5为具有金属源/漏的薄膜晶体管在热平衡状态下的能带示意图。结合图5，对本发明的具有金属源/漏结构的多晶硅薄膜晶体管的工作原理解释如下：
金属源/漏区的多晶硅薄膜晶体管以金属作为源/漏区，在栅电极边缘位置处，金属源/漏区与本征的多晶硅沟道区之间形成肖特基接触。器件在热平衡状态下的能带示意图如图5a所示。Φ bp 和Φ bn 分别是空穴和电子需要越过的最低势垒。Φ bp + Φ bn = E g ，E g 为沟道区多晶硅禁带宽度。载流子热离化发射的电流受限于相对应的势垒高度，而载流子隧穿的电流同时受限于相应势垒的高度与宽度。器件工作过程中，势垒高度与厚度均会受到栅极电压（V g ）的调制。
图5所示中（a）-（e）为该器件在不同V g 偏置条件下的能带示意图。从高的+V g 状态（图5b）减小V g 至空穴的平带状态V g =V fbh （图5c），空穴势垒的高度在V g 的调制下，由Φ h 下降至Φ bp 。在这一阶段，由源区注入沟道区的空穴需要越过很宽的空穴势垒，空穴电流由热离化发射机制主导，此时空穴电流处于关态区。进一步减小V g 至较低的-V g 状态（图5d），空穴势垒的高度保持为Φ bp 不变，但势垒宽度变窄。因此，空穴隧穿的电流随着V g 的减小而快速上升，空穴电流进入亚阈值区。随着V g 进一步减小，空穴电流最终进入开态区。空穴电流在开态区的主导机制决定于Φ bp 的大小：Φ bp 较大的情况下，V g 对空穴势垒厚度的调制能力较弱，空穴的开态电流由热离化发射机制主导；反之，在Φ bp 较小的情况下，V g 对空穴势垒厚度的调制能力较强，在较高的-V g 状态下，空穴势垒变得非常薄，空穴有显著的隧穿电流，于是空穴的开态电流由隧穿机制主导。类似的，由漏区注入沟道区的电子电流同样受限于电子势垒，并且，电子势垒的高度和宽度也受到V g 的调制；器件总电流是空穴电流与电子电流的之和。
由以上所述，金属源/漏的多晶硅薄膜晶体管的导电类型决定于-V g 区空穴开态电流和+V g 区电子开态电流的相对大小。而空穴和电子开态电流的大小受限于Φbp和Φbn的大小。因此，对于P型器件，应使Φbp<<Φbn；而对于N型器件，应使Φbn<<Φbp。
为了实现双极型的金属源/漏多晶硅薄膜晶体管，本发明提出新的结构，如图2或图3或图4所示：在金属源/漏区与本征多晶硅沟道区之间，形成一个很窄的调制掺杂区，一定浓度的P型杂质可以有效降低空穴势垒高度；而一定浓度的N型杂质可以有效降低电子势垒高度，利用在沟道不同深度上分布的导电类型互补的杂质掺杂对电子和空穴势垒的分别调制，可以实现薄膜晶体管的双极型工作特性，可以在正和负栅极电压下分别实现传统N型和P型器件的工作特性，器件既可以在正栅极电压也可以在负栅极电压下开启工作，如图6所示。本发明的器件可以简化电路的设计，提高电路的集成度，同时器件的金属源漏可以保证较小的源/漏区寄生串联电阻。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (12)

1.一种具有双极型工作特性的薄膜晶体管，其包括绝缘衬底、金属源区、金属漏区、栅绝缘层、栅电极以及设置有半导体沟道区的半导体岛，所述半导体岛表面在栅极电压下诱导出连接金属源区和金属漏区的导电沟道；其特征在于，所述金属源区与半导体沟道区之间的区域以及金属漏区与半导体沟道区之间的区域在不同深度处分别设置有用于调节空穴和电子势垒高度的调制掺杂区；金属源/ 漏区的多晶硅薄膜晶体管以金属作为源/ 漏区，在栅电极边缘位置处，金属源/ 漏区与本征的多晶硅沟道区之间形成肖特基接触。
2.根据权利要求1所述的具有双极型工作特性的薄膜晶体管，其特征在于，在所述金属源区与金属漏区分别位于半导体沟道区两侧且和半导体沟道区同层。
3.根据权利要求2所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述栅电极为顶栅电极，所述顶栅电极位于半导体岛顶面的上方，所述顶栅电极和半导体岛之间为顶栅绝缘层。
4.根据权利要求2所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述栅电极为底栅电极，所述底栅电极位于半导体岛的底面的下方，所述底栅电极设置在绝缘衬底上，所述底栅电极和半导体岛之间为底栅绝缘层。
5.根据权利要求2所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述栅电极包括顶栅电极和底栅电极，所述顶栅电极位于半导体岛顶面的上方，所述顶栅电极和半导体岛之间为顶栅绝缘层，在所述底栅电极位于半导体岛的底面的下方，所述底栅电极设置在绝缘衬底上，所述底栅电极和半导体岛之间为底栅绝缘层。
6.根据权利要求2所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述栅电极为围栅电极，所述围栅电极位于半导体岛的侧面、半导体岛顶面的上方，或半导体岛的侧面、半导体岛底面的下方，或半导体岛的侧面、半导体岛顶面的上方以及导体岛底面的下方，所述围栅电极和半导体岛之间为栅绝缘层。
7.根据权利要求1所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述薄膜晶体管包括顶栅电极，底栅电极，顶金属源区、半导体源区、底金属源区以及顶金属漏区、半导体漏区、底金属漏区；所述顶金属源区和顶金属漏区分别设置于半导体源区和半导体漏区上方,所述底金属源区和底金属漏区分别设置于半导体源区和半导体漏区下方；所述底金属源区和顶金属源区并联，底金属漏区和顶金属漏区并联；所述顶栅电极位于半导体岛顶面的上方，所述顶栅电极和半导体岛之间为顶栅绝缘层，在所述底栅电极位于半导体岛的底面的下方，所述底栅电极设置在绝缘衬底上，所述底栅电极和半导体岛之间为底栅绝缘层。
8.根据权利要求5或7所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述底栅电极和顶栅电极并联。
9.根据权利要求1至7任意一项所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述调制掺杂区在半导体沟道区不同的深度内含有导电类型互补的杂质掺杂。
10.根据权利要求1至7任意一项所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述半导体岛的半导体材料为硅或者硅锗复合材料或者氧化物半导体材料或者化合物半导体材料或者有机半导体材料。
11.根据权利要求1至7任意一项所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述半导体岛的半导体材料为单晶或者多晶或者微晶或者非晶材料，所述金属源区和金属漏区的材料是金属或者金属硅化物。
12.根据权利要求1至7任意一项所述的具有双极型工作特性的薄膜晶体管，其特征在于，所述调制掺杂区通过离子注入法、气相扩散法、固相扩散法或者原位掺杂法以及上述方法的复合制作而成。
CN201410058523.1A 2014-02-21 2014-02-21 一种具有双极型工作特性的薄膜晶体管 Active CN103811559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410058523.1A CN103811559B (zh) 2014-02-21 2014-02-21 一种具有双极型工作特性的薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410058523.1A CN103811559B (zh) 2014-02-21 2014-02-21 一种具有双极型工作特性的薄膜晶体管

Publications (2)

Publication Number Publication Date
CN103811559A CN103811559A (zh) 2014-05-21
CN103811559B true CN103811559B (zh) 2018-07-06

Family

ID=50708057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410058523.1A Active CN103811559B (zh) 2014-02-21 2014-02-21 一种具有双极型工作特性的薄膜晶体管

Country Status (1)

Country Link
CN (1) CN103811559B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711050A (zh) * 2016-12-19 2017-05-24 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法
CN116230761B (zh) * 2023-02-28 2024-05-10 北京科技大学 一种二维可重构晶体管及其制备方法、调控方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444288A (zh) * 1996-06-28 2003-09-24 精工爱普生株式会社 薄膜晶体管及其制造方法
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579188B1 (ko) * 2004-02-12 2006-05-11 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터
US7592628B2 (en) * 2006-07-21 2009-09-22 Tpo Displays Corp. Display with thin film transistor devices having different electrical characteristics in pixel and driving regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444288A (zh) * 1996-06-28 2003-09-24 精工爱普生株式会社 薄膜晶体管及其制造方法
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板

Also Published As

Publication number Publication date
CN103811559A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
US10727330B2 (en) Semiconductor device with diode region
JP5907940B2 (ja) 半導体素子
TW588460B (en) Trench power MOSFET and method of making the same
JP3327135B2 (ja) 電界効果トランジスタ
US11038020B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
WO2001093339A1 (fr) Transistor misfet
JP2005507160A5 (zh)
JP2014003191A (ja) 半導体装置
CN104979395A (zh) 半导体结构
CN106601786A (zh) 薄膜晶体管及其制备方法、阵列基板
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
JP2024001352A (ja) 半導体装置の製造方法
US9048251B2 (en) Semiconductor device and method of manufacturing the same
JP2014146647A (ja) 半導体装置
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
KR102059131B1 (ko) 그래핀 소자 및 이의 제조 방법
JP5802492B2 (ja) 半導体素子及びその製造方法
CN108807553A (zh) 一种基于二维半导体材料的同质pn结及其制备方法
JP5880311B2 (ja) 炭化珪素半導体装置
CN103811559B (zh) 一种具有双极型工作特性的薄膜晶体管
CN103489785A (zh) 超级结半导体器件的元胞结构和工艺实现方法
CN106409911A (zh) 具有内场板结构与p型栅结合的耐压漂移区的半导体器件
CN207250524U (zh) 一种半导体功率器件
CN106098761B (zh) 一种绝缘栅双极型晶体管结构及其制造方法
US11881526B2 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant