CN108807553A - 一种基于二维半导体材料的同质pn结及其制备方法 - Google Patents
一种基于二维半导体材料的同质pn结及其制备方法 Download PDFInfo
- Publication number
- CN108807553A CN108807553A CN201810634014.7A CN201810634014A CN108807553A CN 108807553 A CN108807553 A CN 108807553A CN 201810634014 A CN201810634014 A CN 201810634014A CN 108807553 A CN108807553 A CN 108807553A
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- dimensional semiconductor
- type
- homojunction
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 137
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000231 atomic layer deposition Methods 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 229910003090 WSe2 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052961 molybdenite Inorganic materials 0.000 claims description 4
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 229910052582 BN Inorganic materials 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000010445 mica Substances 0.000 claims 1
- 229910052618 mica group Inorganic materials 0.000 claims 1
- 230000005596 ionic collisions Effects 0.000 abstract description 3
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种基于二维半导体材料的同质PN结及其制备方法。两种功函数不同的半导体材料垂直堆叠时，电子会从费米能级较高的二维半导体材料向费米能级较低的材料进行转移，从而对费米能级较低的半导体材料产生N型掺杂，对费米能级较高的半导体材料产生P型掺杂。本发明利用这种掺杂方法在二维半导体材料中形成同质的突变PN结，同时不会在禁带中引入带尾，对于电子器件应用具有十分重要的意义；且该掺杂方法不存在由于离子碰撞产生的晶格损伤，同时稳定性大幅提升，制备工艺简单，易于推广到大规模生产。
Description
技术领域
本发明属于纳电子学技术领域，具体涉及一种基于二维半导体材料的同质PN结及其制备方法。
背景技术
随着传统MOSFET特征尺寸的减小，集成度的提高，器件的工作电压和阈值电压逐渐降低。随之而来的短沟道效应更加明显，漏致势垒降低和源-漏带带隧穿会引起器件的泄漏电流和功耗增大。二维半导体材料由于其原子级的物理厚度可获得理想栅控能力，同时较大的禁带宽度可以获得较小的泄漏电流，从而引起了人们的广泛研究，成为了后硅时代非常有前景的一类半导体材料。对于半导体器件以及电路应用来说，PN结是构成器件的基本单元，那么在二维半导体材料中实现PN结对基于二维半导体材料的器件以及电路研究都具有十分重要的意义。然而目前实验上难以通过离子注入的方法对二维半导体材料进行掺杂，从而实现PN结，另外，利用物理化学吸附掺杂等均存在稳定性等问题，在实验制备中仍面临较大挑战。那么如何有效在同一二维半导体材料中实现同质的PN结就成为一个亟待解决的问题。
发明内容
本发明的目的在于提出一种基于二维半导体材料的同质PN结及其制备方法。利用两种功函数不同的半导体材料进行垂直堆叠，电子会从费米能级较高的二维半导体材料向费米能级较低的材料进行转移，从而对费米能级较低的半导体材料产生N型掺杂，对费米能级较高的半导体材料产生P型掺杂。这种掺杂方法能够在二维半导体材料中形成突变的PN结，同时不会在禁带中引入带尾，对于电子器件应用具有十分重要的意义。尤其是在低功耗的隧穿场效应晶体管的应用领域，突变PN结能够有效提升隧穿电场，增大隧穿电流和改善亚阈摆幅。通过控制两种半导体材料的功函数之差可以控制N型和P型的掺杂浓度。相比离子注入掺杂的方法，不存在由于离子碰撞产生的晶格损伤；相比物理化学吸附掺杂的方法，稳定性得到大幅提升。并且该结构制备工艺简单，具备大规模生产能力。
具体的，本发明的技术方案如下：
一种基于二维半导体材料的同质PN结，包括一绝缘衬底，在绝缘衬底上具有至少一侧边缘直接接触的第一二维半导体材料和第二二维半导体材料，且二者组成同一平面，在该平面上为第三二维半导体材料，其中，所述第一二维半导体材料的功函数比第三二维半导体材料大，而第二二维半导体材料的功函数比第三二维半导体材料小，从而使第三二维半导体材料位于第一二维半导体材料上方的部分成为P型区域，第三二维半导体材料位于第二二维半导体材料上方的部分成为N型区域，在第三二维半导体材料中形成同质PN结。
上述基于二维半导体材料的同质PN结可以是重掺杂的，或者是轻掺杂的，掺杂浓度取决于垂直堆叠的两种二维半导体材料的功函数之差。所述第一、第二和第三二维半导体材料可以按功函数的要求选自下列材料：MoS2、WS2、SnS2、MoSe2、WSe2、SnSe2等。对于第三二维半导体材料的P型区域来说，下方的第一二维半导体材料的功函数要比第三二维半导体材料大；而对于第三二维半导体材料的N型区域来说，下方的第二二维半导体材料的功函数要比第三二维半导体材料小。例如，所述第一二维半导体材料选择功函数在5.0eV左右的SnS2，第二二维半导体材料选择功函数在4.0eV左右的WSe2，第三二维半导体材料选择功函数在4.5eV左右的MoS2。
上述基于二维半导体材料的同质PN结中，所述绝缘衬底的材料可以选自SiO2、云母、氮化硼(BN)或其他任何表面具有绝缘层的衬底材料。
上述基于二维半导体材料的同质PN结中，所述第一二维半导体材料和第二二维半导体材料的薄膜厚度优选为1～5nm。所述第三二维半导体材料的薄膜厚度优选为1～5nm。
本发明还提供了上述基于二维半导体材料的同质PN结的一种制备方法，包括以下步骤：
(1)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法在绝缘衬底上制备第一二维半导体材料；
(2)光刻暴露出第二二维半导体材料所在区域，通过湿法腐蚀或者干法刻蚀的方法去除该处的第一二维半导体材料，露出下层的绝缘衬底；
(3)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法在步骤(2)露出的绝缘衬底上制备第二二维半导体材料，其厚度与步骤(1)制备的第一二维半导体材料一致；
(4)通过剥离的方法形成由第一二维半导体材料和第二二维半导体材料组成的平面；
(5)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法在步骤(4)得到的平面上制备第三二维半导体材料。
进一步的，上述制备方法还包括：在所述第三二维半导体材料位于第一二维半导体材料上方的区域(P型区域)和位于第二二维半导体材料上方的区域(N型区域)分别制备金属接触电极。具体方法可以是：先光刻暴露出P型区域(或N型区域)金属接触电极区，全片带胶蒸发金属后剥离形成P型区域(或N型区域)金属接触电极，退火形成欧姆接触；然后光刻暴露出N型区域(或P型区域)金属接触电极区，全片带胶蒸发金属后剥离形成N型区域(或P型区域)金属接触电极，退火形成欧姆接触。
上述P型区域金属接触电极的材料选自与P型二维半导体材料有较好粘附性，且能够形成欧姆接触的金属(如Pt/Pd等)；所述N型区域金属接触电极的材料选自与N型二维半导体材料有较好粘附性，且能够形成欧姆接触的金属(如Ti/Sc/Cr等)。
本发明的技术效果如下：
一、利用功函数不同的二维半导体材料进行堆叠，通过电荷转移的方法，能够在同一二维半导体材料中形成有效且稳定的同质PN结。
利用两种功函数不同的半导体材料进行垂直堆叠，电子会从费米能级较高的二维半导体材料向费米能级较低的材料进行转移，从而对费米能级较低的半导体材料产生N型掺杂，对费米能级较高的半导体材料产生P型掺杂。通过控制两种半导体材料的功函数之差可以控制N型和P型的掺杂浓度。相比离子注入掺杂的方法，不存在由于离子碰撞产生的晶格损伤；相比物理化学吸附掺杂的方法，稳定性得到大幅提升。对于未来基于二维半导体材料的器件和电路应用研究，对具有十分重要的意义。
二、该方法形成的同质突变PN结在电子器件领域具有十分重要的应用。
这种掺杂方法能够在二维半导体材料中形成同质的突变PN结，同时不会在禁带中引入带尾，对于电子器件应用具有十分重要的意义，尤其是在低功耗的隧穿场效应晶体管的应用领域，突变PN结能够有效提升隧穿电场，增大隧穿电流和改善亚阈摆幅。
三、该结构制备工艺简单，具备大规模生产能力。
该器件利用绝缘材料或者表面具有绝缘材料的基底作为衬底，通过淀积两种功函数不同的二维半导体材料来实现对第三种二维半导体材料的掺杂，实现PN结，制备工艺简单，易于推广到大规模生产，可以获得较低的成本。
附图说明
图1是本发明实施例制备的基于二维半导体材料的同质PN结的剖面示意图。
图2是本发明实施例制备基于二维半导体材料的同质PN结的各步骤示意图，其中：
(a)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法得到位于绝缘衬底上方的第一二维半导体材料后的剖面图；
(b)是光刻暴露出第二二维半导体材料所在区域，通过湿法腐蚀或者干法刻蚀的方法去除该处的第一二维半导体材料，露出下层的绝缘衬底后的剖面图；
(c)是通过剥离的方法形成由第一二维半导体材料和第二二维半导体材料组成的平面后的剖面图；
(d)是通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法得到位于第一和第二二维半导体材料组成的平面上方的第三二维半导体材料后的剖面图；
(e)是光刻并剥离金属得到P型区域金属接触电极后的剖面图；
(f)是光刻并剥离金属得到N型区域金属接触电极后的的剖面图。
图中：
1——绝缘衬底 2——第一二维半导体材料
3——第一二维半导体材料 4——第三二维半导体材料
5——P型区域金属接触电极 6——N型区域金属接触电极
具体实施方式
下面结合附图，通过实施例对本发明做进一步说明。
如图1所示，所制备的基于二维半导体材料的同质PN结包括绝缘衬底1、第一二维半导体材料2、第二二维半导体材料3、第三二维半导体材料4、P型区域金属接触电极5和N型区域金属接触电极6。其中，第一二维半导体材料2和第二二维半导体材料3位于绝缘衬底1上，第三二维半导体材料4位于第一二维半导体材料2和第二二维半导体材料3上方，P型区域金属接触电极5和N型区域金属接触电极6分别位于第三二维半导体材料4的P型区域和N型区域上。其制备方法的工艺步骤包括：
1)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法得到位于绝缘衬底1上方的第一二维半导体材料SnS2，其功函数较大，约为5.0eV左右，厚度为1nm至5nm之间，如图2(a)所示；
2)光刻暴露出第二二维半导体材料所在区域，通过湿法腐蚀或者干法刻蚀的方法去除该处的第一二维半导体材料SnS2，露出下层的绝缘衬底1，如图2(b)所示；
3)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法得到位于绝缘衬底上方的第二二维半导体材料WSe2，其功函数较小，约为4.0eV左右，厚度为1nm至5nm之间；
4)通过剥离的方法形成由第一二维半导体材料SnS2和第二二维半导体材料WSe2组成的平面，如图2(c)所示；
5)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法在平面上方制备第三二维半导体材料MoS2，其功函数约为4.5eV左右，厚度为1nm至5nm之间，如图2(d)所示；
6)光刻暴露出P型区域金属接触电极区，全片带胶蒸发电子束蒸发Pd/Au(10nm/50nm)，用丙酮剥离后形成P型区域金属接触电极区5，如图2(e)所示；
7)光刻暴露出N型区域金属接触电极区，全片带胶蒸发电子束蒸发Ti/Au(10nm/50nm)，用丙酮剥离后形成N型区域金属接触电极区6，如图2(f)所示，此时即可制得所述的基于二维半导体材料的PN结。
需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (10)
1.一种基于二维半导体材料的同质PN结，包括一绝缘衬底，在绝缘衬底上具有至少一侧边缘直接接触的第一二维半导体材料和第二二维半导体材料，且二者组成同一平面，在该平面上为第三二维半导体材料，其中，所述第一二维半导体材料的功函数比第三二维半导体材料大，而第二二维半导体材料的功函数比第三二维半导体材料小，从而使第三二维半导体材料位于第一二维半导体材料上方的部分成为P型区域，第三二维半导体材料位于第二二维半导体材料上方的部分成为N型区域，在第三二维半导体材料中形成同质PN结。
2.如权利要求1所述的同质PN结，其特征在于，所述第一二维半导体材料、第二二维半导体材料和第三二维半导体材料各自选自下列材料中的一种：MoS2、WS2、SnS2、MoSe2、WSe2、SnSe2。
3.如权利要求2所述的同质PN结，其特征在于，所述第一二维半导体材料为SnS2，第二二维半导体材料为WSe2，第三二维半导体材料为MoS2。
4.如权利要求1所述的同质PN结，其特征在于，所述绝缘衬底为SiO2、云母、氮化硼或其他任何表面具有绝缘层的衬底材料。
5.如权利要求1所述的同质PN结，其特征在于，所述第一二维半导体材料和第二二维半导体材料的厚度为1～5nm。
6.如权利要求1所述的同质PN结，其特征在于，所述第三二维半导体材料的厚度为1～5nm。
7.权利要求1～6任一所述基于二维半导体材料的同质PN结的制备方法，包括以下步骤：
1)通过化学气相淀积或者原子层淀积的方法在绝缘衬底上制备第一二维半导体材料；
2)光刻暴露出第二二维半导体材料所在区域，通过湿法腐蚀或者干法刻蚀的方法去除该处的第一二维半导体材料，露出下层的绝缘衬底；
3)通过化学气相淀积或者原子层淀积的方法在步骤2)露出的绝缘衬底上制备第二二维半导体材料，其厚度与步骤1)制备的第一二维半导体材料一致；
4)通过剥离的方法形成由第一二维半导体材料和第二二维半导体材料组成的平面；
5)通过化学气相淀积或者原子层淀积的方法在步骤4)得到的平面上制备第三二维半导体材料。
8.如权利要求7所述的制备方法，其特征在于，步骤5)得到的第三二维半导体材料位于第一二维半导体材料上方的区域即P型区域，位于第二二维半导体材料上方的区域即N型区域；所述制备方法还包括：在P型区域和N型区域上分别制备金属接触电极。
9.如权利要求8所述的制备方法，其特征在于，在步骤5)后进行下述步骤：
6)光刻暴露出P型区域金属接触电极区，全片带胶蒸发金属后剥离形成P型区域金属接触电极，退火形成欧姆接触；
7)光刻暴露出N型区域金属接触电极区，全片带胶蒸发金属后剥离形成N型区域金属接触电极，退火形成欧姆接触。
10.如权利要求9所述的制备方法，其特征在于，所述P型区域金属接触电极的材料是与P型二维半导体材料有较好粘附性，且能够形成欧姆接触的金属；所述N型区域金属接触电极的材料是与N型二维半导体材料有较好粘附性，且能够形成欧姆接触的金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810634014.7A CN108807553B (zh) | 2018-06-20 | 2018-06-20 | 一种基于二维半导体材料的同质pn结及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810634014.7A CN108807553B (zh) | 2018-06-20 | 2018-06-20 | 一种基于二维半导体材料的同质pn结及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807553A true CN108807553A (zh) | 2018-11-13 |
| CN108807553B CN108807553B (zh) | 2020-07-28 |
Family
ID=64083812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810634014.7A Active CN108807553B (zh) | 2018-06-20 | 2018-06-20 | 一种基于二维半导体材料的同质pn结及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807553B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111628020A (zh) * | 2020-05-19 | 2020-09-04 | 华中科技大学 | 一种基于TMDCs横向PIN同质结的光电二极管及制备方法 |
| CN112234110A (zh) * | 2020-10-16 | 2021-01-15 | 重庆大学 | 一种三明治状pn结及其精准构筑方法 |
| CN113964235A (zh) * | 2021-09-26 | 2022-01-21 | 中国科学院上海技术物理研究所 | 一种利用原子层厚度调控二维材料掺杂特性的方法 |
| CN109950403B (zh) * | 2019-03-29 | 2024-03-26 | 中国科学院上海技术物理研究所 | 一种铁电场调控的二维材料pn结光电探测器及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150122315A1 (en) * | 2013-11-05 | 2015-05-07 | Samsung Electronics Co., Ltd. | Two-dimensional materials, methods of forming the same, and devices including two-dimensional materials |
| CN106024861A (zh) * | 2016-05-31 | 2016-10-12 | 天津理工大学 | 二维黑磷/过渡金属硫族化合物异质结器件及其制备方法 |
| CN106981513A (zh) * | 2017-04-24 | 2017-07-25 | 苏州能屋电子科技有限公司 | 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法 |
| CN107507858A (zh) * | 2017-08-28 | 2017-12-22 | 电子科技大学 | 一种限流二极管 |
| CN107634090A (zh) * | 2016-07-19 | 2018-01-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 二维黑磷pn结、其制备方法及应用 |
-
2018
- 2018-06-20 CN CN201810634014.7A patent/CN108807553B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150122315A1 (en) * | 2013-11-05 | 2015-05-07 | Samsung Electronics Co., Ltd. | Two-dimensional materials, methods of forming the same, and devices including two-dimensional materials |
| CN106024861A (zh) * | 2016-05-31 | 2016-10-12 | 天津理工大学 | 二维黑磷/过渡金属硫族化合物异质结器件及其制备方法 |
| CN107634090A (zh) * | 2016-07-19 | 2018-01-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 二维黑磷pn结、其制备方法及应用 |
| CN106981513A (zh) * | 2017-04-24 | 2017-07-25 | 苏州能屋电子科技有限公司 | 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法 |
| CN107507858A (zh) * | 2017-08-28 | 2017-12-22 | 电子科技大学 | 一种限流二极管 |
Non-Patent Citations (1)
| Title |
|---|
| RICCARDO FRISENDA 等: "Atomically thin p-n junctions based on two-dimensional materials", 《CHEMICAL SOCIETY REVIEWS》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950403B (zh) * | 2019-03-29 | 2024-03-26 | 中国科学院上海技术物理研究所 | 一种铁电场调控的二维材料pn结光电探测器及制备方法 |
| CN111628020A (zh) * | 2020-05-19 | 2020-09-04 | 华中科技大学 | 一种基于TMDCs横向PIN同质结的光电二极管及制备方法 |
| CN112234110A (zh) * | 2020-10-16 | 2021-01-15 | 重庆大学 | 一种三明治状pn结及其精准构筑方法 |
| CN112234110B (zh) * | 2020-10-16 | 2022-07-19 | 重庆大学 | 一种三明治状pn结及其精准构筑方法 |
| CN113964235A (zh) * | 2021-09-26 | 2022-01-21 | 中国科学院上海技术物理研究所 | 一种利用原子层厚度调控二维材料掺杂特性的方法 |
| CN113964235B (zh) * | 2021-09-26 | 2023-11-07 | 中国科学院上海技术物理研究所 | 一种利用原子层厚度调控二维材料掺杂特性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807553B (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807553A (zh) | 一种基于二维半导体材料的同质pn结及其制备方法 | |
| EP3627537B1 (en) | Electronic device and method of manufacturing the same | |
| TW317648B (zh) | ||
| US9269775B2 (en) | Tunneling devices and methods of manufacturing the same | |
| US7355254B2 (en) | Pinning layer for low resistivity N-type source drain ohmic contacts | |
| CN107104140B (zh) | 一种二维材料/半导体异质结隧穿晶体管及制备方法 | |
| US9679993B2 (en) | Fin end spacer for preventing merger of raised active regions | |
| CN101740621B (zh) | 具有金属源极的隧道场效应晶体管 | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| CN104241282A (zh) | 双向氮化镓开关及其形成方法 | |
| CN105190896A (zh) | Resurf iii-n高电子迁移率晶体管 | |
| TW200947627A (en) | Method of forming a split gate memory device and apparatus | |
| CN103872132A (zh) | 金属氧化物半导体(mos)晶体管及其制作方法 | |
| US8742400B2 (en) | Graphene switching device including tunable barrier | |
| CN107248530A (zh) | 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法 | |
| US20150364566A1 (en) | Semiconductor device having a charged insulating layer | |
| CN104617137A (zh) | 一种场效应器件及其制备方法 | |
| CN104241378A (zh) | 一种双层石墨烯隧穿场效应晶体管及其制备方法 | |
| US20190198633A1 (en) | Semiconductor structure and method for forming the same | |
| CN108831928A (zh) | 一种二维半导体材料负电容场效应晶体管及制备方法 | |
| US20200135878A1 (en) | Silicene electronic device | |
| WO2019107411A1 (ja) | トンネル電界効果トランジスタ | |
| US8859410B2 (en) | Gate stack of boron semiconductor alloy, polysilicon and high-k gate dielectric for low voltage applications | |
| CN111509029B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |