CN101110429A - 电子装置、显示装置、图像显示系统及其制造方法 - Google Patents
电子装置、显示装置、图像显示系统及其制造方法 Download PDFInfo
- Publication number
- CN101110429A CN101110429A CNA2007101299504A CN200710129950A CN101110429A CN 101110429 A CN101110429 A CN 101110429A CN A2007101299504 A CNA2007101299504 A CN A2007101299504A CN 200710129950 A CN200710129950 A CN 200710129950A CN 101110429 A CN101110429 A CN 101110429A
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- grid
- light doping
- doping section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000009434 installation Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 148
- 150000002500 ions Chemical class 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- -1 boron ion Chemical class 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本发明揭示一种图像显示系统，包括薄膜晶体管(TFT)装置，其具有第一及第二有源层，分别设置于驱动电路区及像素区的基底上。第一及第二有源层各包括沟道区、源极/漏极区、及形成于其间的轻掺杂区。两栅极结构分别设置于第一及第二有源层上。每一栅极结构包括堆迭的第一及第二栅极介电层及具有一栅极长度的栅极层，第二栅极介电层具有一长度小于第一栅极介电层而大于栅极层的栅极长度。第一有源层的轻掺杂区具有一有效长度不同于第二有源层的轻掺杂区。
Description
技术领域
本发明有关于一种平面显示器技术，特别是有关于一种位于驱动区及像素区的薄膜晶体管(TFT)装置，以及具有TFT装置的图像显示系统制造方法。
背景技术
近年来，有源阵列平面显示器的需求快速的增加，例如有源阵列液晶显示器(LCD)。而液晶显示器通常利用薄膜晶体管作为像素及驱动电路的开关元件，而其可依据有源层所使用的材料分为非晶硅(a-Si)及多晶硅薄膜晶体管。相较于非晶硅薄膜晶体管，多晶硅薄膜晶体管具有高载流子迁移率及高驱动电路集成度的优势且常用于高速操作的产品。而多晶硅薄膜晶体管的主要缺点之一在于关态(OFF-state)漏电流，其造成液晶显示器中电荷损失。为了解决上述问题，传统上使用轻掺杂漏极(lightly doped drain，LDD)结构来降低漏极接面电场而降低漏电流。
图1A至1D绘示出习知用于平面显示器(flat panel display，FPD)的n型薄膜晶体管装置制造方法剖面示意图。请参照图1A，提供一基底100。基底100具有一驱动电路区I及一像素区II。一缓冲层102设置于基底100上，作为基底100与后续所形成有源层之间的粘着层或是污染阻障层。第一及第二有源层103及104分别形成于驱动电路区I及像素区II的缓冲层102上。第一及第二有源层103及104可由多晶硅所构成，且藉由习知低温多晶硅(low temperature polysilicon LTPS)成长技术形成之。接着对第一及第二有源层103及104实施硼离子注入，以进行沟道掺杂。
请参照图1B，在图1A所示的基底上形成一掩模图案层106，分别覆盖部分的第一及第二有源层103及104，以定义出源极/漏极区。接着实施重离子注入12，以进行n型掺杂而分别在第一及第二有源层103及104中形成源极/漏极区103a及104a。
在去除不再需要的掩模图案层106之后，依序在图2B所示的基底上形成一栅极介电层108及一金属层110，如图1C所示。接着，在位于第一及第二有源层103及104上方的金属层110上形成一掩模图案层112，用以定义栅极。
蚀刻去除未被掩模图案层112所覆盖的金属层110，以在第一及第二有源层103及104上方形成栅极层113及114，如图1D所示。为了在后续的步骤中定义出轻掺杂漏极(LDD)区，通常栅极层113及114并没有与下方的源极/漏极区103a及104a重迭。之后，藉由栅极层113及114作为注入掩模，实施轻离子注入以进行n型LDD掺杂而形成沟道区103c及104c(即，栅极层113及114下方未掺杂区)与作为第一及第二有源层103及104的LDD区的轻掺杂区103b及104b，而完成驱动电路区I及像素区II中薄膜晶体管的制作。
在该习知的薄膜电晶晶体装置中，位于驱动电路区I及像素区II的薄膜晶体管由相同的工艺同步制作而成。因此，轻掺杂区103b的长度d1大体相同于轻掺杂区104b的长度d2。通常设计上像素区的薄膜晶体管需具有低漏电流而驱动电路区的薄膜晶体管则需具有高电子迁移率(快速的响应)等特性。然而，要在像素区制作具有低漏电流的薄膜晶体管且在驱动电路区制作具有高电子迁移率的薄膜晶体管相当困难，因为对于LDD的长度而言，漏电流与电子迁移率为负相关。亦即，像素区及驱动电路区的薄膜晶体管需无法分别具有低漏电流及具有高电子迁移率，因为两区的LDD长度是相同的。再者，在传统的薄膜晶体管装置中，采用微影工艺来定义LDD区的位置及大小。然而，受限于微影工艺，要缩短LDD的长度来改善电子迁移率是相当困难的。
因此，有比要寻求一种新的薄膜晶体管装置，其在驱动电路区及像素区中具有不同的薄膜晶体管电特性，藉以在驱动电路区提供高电子迁移率的薄膜晶体管而在像素区提供低漏电流的薄膜晶体管。
发明内容
有鉴于此，本发明的目的在于提供一种用于驱动电路区及像素区的薄膜晶体管结构，其中驱动电路区与像素区的薄膜晶体管具有不同的电特性，特别是电子迁移率及/或漏电流等电特性。在本发明的一型态中，驱动电路区与像素区的薄膜晶体管具有有源层，这些有源层具有轻掺杂区，其具有不同电特性或是相对于沟道区具有不同有效长度。有源层的整体长度大体相同且位于驱动电路区与像素区两区的沟道/栅极的长度大体相同，而位于两区的LDD区的长度则不同。在本发明的一型态中，薄膜晶体管结构藉由一工艺所形成的，其中驱动电路区与像素区个别的轻掺杂区并非同时定义而成。用于驱动电路区与像素区的遮罩及掺杂步骤交错进行，以使两区轻掺杂区相对于沟道区具有不同长度。特别是在像素区的遮罩及掺杂工艺中，于形成LDD区之前，对有源层实施重离子掺杂，而在驱动电路区的遮罩及掺杂工艺中，实施重离子掺杂以同时对LDD区及源极/漏极区进行掺杂。
根据本发明的目的，本发明提供一种图像显示系统。第一及第二有源层分别设置于驱动电路区及像素区的基底上，其中第一及第二有源层各包括一沟道区、一源极/漏极区、及形成于其间的一轻掺杂区。两栅极结构分别设置于第一及第二有源层上。每一栅极结构包括一堆迭的第一及第二栅极介电层及具有一栅极长度的一栅极层，第二栅极介电层具有一长度小于第一栅极介电层而大于栅极层的栅极长度。第一有源层的轻掺杂区具有一有效长度不同于第二有源层的轻掺杂区。
根据本发明的目的，本发明提供一种图像显示系统制造方法。提供一基底，其具有一驱动电路区及一像素区。在驱动电路区的基底上形成一第一有源层且在像素区的基底上形成一第二有源层。在第二有源层中形成一源极/漏极区。分别在第一及第二有源层上形成一栅极结构，其中每一栅极结构包括一堆迭的第一及第二栅极介电层及具有一栅极长度的一栅极层，第二栅极介电层具有一长度小于第一栅极介电层而大于栅极层的栅极长度。在第二有源层上栅极层、第二栅极介电层、及一部分的第一栅极介电层覆盖一掩模层。实施重离子注入，以在第一有源层中形成一源极/漏极区及一轻掺杂区。在去除掩模层之后，实施轻离子注入，以在第二有源层中形成一轻掺杂区，其中第二有源层中的轻掺杂区具有一长度不同于第一有源层中的轻掺杂区。
附图说明
图1A至1D是绘示出习知用于平面显示器的n型薄膜晶体管装置制造方法剖面示意图；
图2A至2F是绘示出根据本发明实施例的显示面板中薄膜晶体管装置结构制造方法剖面示意图；
图3是绘示出根据本发明实施例的具有薄膜晶体管装置的平面显示装置剖面示意图；以及
图4是绘示出具有图2F中薄膜晶体管的平面显示装置的图像显示系统方块示意图。
图5是绘示出根据本发明实施例的具有图像显示系统的电子装置平面示意图。
主要元件符号说明
习知
10～硼离子注入；12～重离子注入；14～轻离子注入；100～基底；102～缓冲层；103、104～有源层；103a、104a～源极/漏极区；103b、104b～轻掺杂区；103c、104c～沟道区；106、112～掩模图案层；108～栅极介电层；110～金属层；113、114～栅极层；d1、d2～长度；I～驱动电路区；II～像素区。
实施例
20～硼离子注入；22、24～重离子注入；26～轻离子注入；200～基底；202～缓冲层；203、204～有源层；203a、204a～源极/漏极区；203b、204b～轻掺杂区；203c、204c～沟道区；206、218～掩模层；208～第一绝缘层(第一栅极介电层)；210～第二绝缘层；211、213～第二栅极介电层；212～导电层；214～掩模图案层；215、216～栅极层；220～液晶层；222～上基底；300～薄膜晶体管装置；400～平面显示器装置；401～扫描驱动电路；402～数据驱动电路；403～其他电路；500～控制器；600～电子装置；D1、D2、L1、L2、L3～长度；I～驱动电路区；404、II～像素区。
具体实施方式
以下说明本发明实施例的制作与使用。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。
以下说明本发明实施例的图像显示系统及其制造方法。图2F是绘示出根据本发明实施例的位于图像显示系统中的薄膜晶体管装置300。具有一薄膜晶体管装置300的系统包括具有一驱动电路区I及一像素区II的一基底200。一缓冲层202可选择性地设置于基底200上，以作为基底200与后续所形成的有源层的间的粘着层或是污染阻障层。在本实施例中，驱动电路区I及一像素区II的有源层有大体相同的长度且沟道/栅极也有大体相同的长度，而LDD区则有不同的长度。第一及第二有源层203及204分别设置于驱动电路区I及像素区II的基底200上。第一有源层203包括一沟道区203c、一源极/漏极区203a及形成于其间的轻掺杂区203b。第二有源层204包括一沟道区204c、一源极/漏极区204a及形成于其间的轻掺杂区204b。此处所指的轻掺杂区表示轻掺杂漏极(LDD)区。在本实施例中，第一有源层203的轻掺杂区203b具有一长度D1，其不同于第二有源层204的轻掺杂区204b的长度D2。特别是长度D1小于长度D2。二栅极结构分别设置于第一及第二有源层203及204上，而构成薄膜晶体管。驱动电路区I的薄膜晶体管可为CMOS或PMOS。而像素区II的薄膜晶体管可为CMOS或NMOS。设置于第一有源层203上的栅极结构包括一堆迭的第一及第二栅极介电层208及211及一栅极层215。设置于第二有源层204上的栅极结构包括一堆迭的第一及第二栅极介电层208及213及一栅极层216。在本实施例中，第二栅极介电层211或213具有一长度L2小于第一栅极介电层208的长度L1，而大于栅极层215或216的栅极长度L3，如图2D所示。
图4是绘示出具有图2F中薄膜晶体管300的平面显示装置400的图像显示系统方块示意图。平面显示装置400包括一扫描驱动电路区401、一数据驱动电路区402、一时序控制电路(其他电路)区403及一像素区404，其中图2F中形成于驱动电路区I的薄膜晶体管位于扫描驱动电路区401、数据驱动电路区402、及时序控制电路区403。再者，图2F中形成于像素区II的薄膜晶体管则位于像素区404。
图2A至2F是绘示出根据本发明实施例的具有薄膜晶体管300的图像显示系统制造方法剖面示意图。请参照图2A，提供一基底200，其具有一驱动电路区I及一像素区II。基底200可由玻璃、石英、或塑胶所构成。一缓冲层202可选择性地形成于基底200上，作为基底200与后续形成的膜层之间的粘着层或污染阻障层。缓冲层202可为一单层或多层结构。举例而言，缓冲层202可由氧化硅、氮化硅、或其组合所构成。在本实施例中，缓冲层202由厚度约为500埃()的氮化硅层及位于其上方厚度约为1300埃的氧化硅层所构成。为了简化图式，此处仅绘是出一单层结构。
在驱动电路区I的基底200上形成一第一有源层203且在像素区II的基底200上形成一第二有源层204。第一及第二有源层203及204可藉由同步沉积、遮罩、及蚀刻工艺而同时形成。在本实施例中，第一及第二有源层203及204可由多晶硅所构成并藉由习知的低温多晶硅(low temperature silicon，LTPS)成长技术形成的。举例而言，在基底200上形成一非晶硅层(未绘示)。之后实施一激光退火处理，例如准分子激光退火(excimer laser annealing，ELA)处理，使非晶硅层转变成多晶硅层。随后图案化多晶硅层，以分别在驱动电路区I及像素区II形成多晶硅图案层203及204。多晶硅图案层203及204分别作为驱动电路区I及像素区II的薄膜晶体管的第一及第二有源层。接着，对第一及第二有源层203及204实施沟道掺杂工艺。举例而言，对第一及第二有源层203及204实施硼离子注入20。
请参照图2B，在基底200上形成一掩模层206，以覆盖第一有源层203及一部分的第二有源层204。第二有源层204露出的部分用以定义源极/漏极区。掩模层206可藉由习之的微影工艺形成。接着对未被覆盖的第二有源层204实施重离子注入22，以在其中形成源极/漏极区204a。举例而言，重离子注入22的剂量在1×1014至1×1015atom/cm2的范围。
在去除掩模层206之后，在第一及第二有源层203及204及缓冲层202上依序形成一第一绝缘层208、一第二绝缘层210、及一导电层212，如第2C图所示。在本实施例中，第一绝缘层208可由氧化硅所构成而第二绝缘层210可由氮化硅所构成。第一及第二绝缘层208及210可藉由习知沉积技术形成，例如化学气相沉积(CVD)。导电层212可由金属所构成，例如钼(Mo)金属或钼合金。导电层212可藉由CVD或溅镀法形成。接着，在导电层212上形成一掩模图案层214，以分别覆盖位于驱动电路区I及像素区II的栅极图案区，如图2C所示。
藉由掩模图案层214作为蚀刻掩模，以依序蚀刻导电层212及下方的第二绝缘层210。未被蚀刻的第一绝缘层208系作为一第一栅极介电层。再者，经过蚀刻之后，分别在驱动电路区I及像素区II形成栅极层215及第二栅极介电层211与栅极层216及第二栅极介电层213。之后，去除掩模图案层214(如图2C所示)，如图2D所示。在本实施例中，上述蚀刻步骤可为干蚀刻，例如等离子体蚀刻或是反应离子蚀刻(RIE)，其使用含氧气体及含氯气体的混合气体作为蚀刻工艺气体。在蚀刻第二绝缘层210期间，可调整含氧气体及含氯气体的流量，以侧向去除一部分的栅极层215及216，使第二栅极介电层211及213的长度L2大于栅极层215及216的长度L3。即，第二栅极介电层211及213分别延伸出栅极层215及216。举例而言，蚀刻栅极层215及216期间，将含氯气体的流量调整至最大值，即使仅使用含氯气体作为蚀刻工艺气体。而在蚀刻第二绝缘层210期间，将含氧气体的流量调整至最大值，以去除一部分的掩模图案层214，使栅极层215及216因同时蚀刻掩模图案层214而再次露出。再者，位于第一极第二有源层203及204上方未被蚀刻的第一栅极介电层208具有一长度L1大于第二栅极介电层211及213的长度L2。
请参照图2E，在像素区II形成一掩模层218，以覆盖栅极层216、第二栅极介电层213及第一栅极介电层208。亦即，掩模层218需覆盖第二有源层204而不受后续离子注入24所掺杂。掩模层218可藉由习知微影工艺形成。接着，对第一有源层203实施重离子注入24，以在其中形成源极/漏极区203a及轻掺杂区203b。举例而言，重离子注入24的剂量在1×1014至1×1015atom/cm2的范围。在本实施例中，轻掺杂区203b自对准于栅极层215。因此，可增加驱动电路区I中薄膜晶体管的可靠度。另外，轻掺杂区203b的长度D1可取决于第二栅极介电层211的长度L2与栅极层215的栅极长度L3之间的差值。亦即，驱动电路区I中薄膜晶体管的电子迁移率可藉由降低长度L2与长度L3的间的差值而进一步提升。而第一有源层203中位于栅极层215下方的区域作为一沟道区。
在去除掩模层218之后，对第二有源层204实施轻离子注入26，以在其中形成轻掺杂区204b，如图2F所示。举例而言，轻离子注入26的剂量在1×1013至1×1014atom/cm2的范围。图3进一步绘示出形成上述图像显示系统的其他部件，包括一液晶层220、一上基底222及各个光学层(未绘示)。如此便完成本实施例的具有薄膜晶体管装置300的图像显示系统。在本实施例中，第二栅极介电层213局部覆盖轻掺杂区204b。亦即，第二有源层204中的轻掺杂区204b具有一长度D2不同于第一有源层203中的轻掺杂区203b的长度D1。特别地，长度D1小于长度D2。具有较长长度D2的LDD区204b可降低像素区II中薄膜晶体管的漏电流。在第二有源层204中位于栅极层216下方的区域作为一沟道区。
根据上述实施例，由于驱动电路区I及像素区II中薄膜晶体管的LDD区203b及204b具有不同的长度D1及D2，故驱动电路区I及像素区II中薄膜晶体管装置可具有不同的电特性。特别是长度D1小于长度D2，因此驱动电路区I的薄膜晶体管具有高电子迁移率(快速响应)，同时像素区II的薄膜晶体管维持低的漏电流。
图5绘示出根据本发明实施例的具有图像显示系统(例如，一平面显示(FPD)装置400)的电子装置600，其包括：一笔记型电脑、一手机、一数码相机、一个人数字助理(personal digital assistant，PDA)、一桌上型电脑、一电视机、一车用显示器、或一携带型DVD播放器。之前所述的薄膜晶体管装置可并入于平面显示装置400，而平面显示装置400可为LCD或OLED面板。如图5所示，平面显示装置400包括多个薄膜晶体管装置，如图2F中的薄膜晶体管装置300所示。如图5所示，电子装置600包括：一平面显示装置400及一控制器500。控制器500可包括一控制电路及一输入单元。再者，控制器500耦接至平面显示器装置400，用以提供输入信号(例如，图像信号)至平面显示装置400以产生图像，并具有控制功能以控制平面显示装置400。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (10)
1.一种图像显示系统，包括：
薄膜晶体管装置，包括：
基底，具有驱动电路区及像素区；
第一及第二有源层，分别设置于该驱动电路区及该像素区的该基底上，其中该第一及该第二有源层各包括沟道区、源极/漏极区、及形成于其间的轻掺杂区；以及
两栅极结构，分别设置于该第一及该第二有源层上，其中每一栅极结构包括堆迭的第一及第二栅极介电层及具有一栅极长度的栅极层，该第二栅极介电层具有一长度小于该第一栅极介电层而大于该栅极层的该栅极长度；
其中该第一有源层的该轻掺杂区具有长度不同该第二有源层的该轻掺杂区。
2.如权利要求1所述的图像显示系统，其中该第一有源层的该轻掺杂区的长度小于该第二有源层的该轻掺杂区。
3.如权利要求1所述的图像显示系统，还包括显示元件，用以耦接至该薄膜晶体管装置。
4.如权利要求3所述的图像显示系统，其中该图像显示系统包括平面显示装置。
5.一种电子装置，包括：
如权利要求4的该平面显示装置；以及
控制器，耦接至该平面显示装置，用以控制该平面显示装置的操作而依据输入来提供图像。
6.一种图像显示系统的制造方法，包括：
提供基底，其具有驱动电路区及像素区；
在该驱动电路区的该基底上形成第一有源层且在该像素区的该基底上形成第二有源层；
在该第二有源层中形成源极/漏极区；
分别在该第一及该第二有源层上形成栅极结构，其中每一栅极结构包括堆迭的第一及第二栅极介电层及具有一栅极长度的栅极层，该第二栅极介电层具有一长度小于该第一栅极介电层而大于该栅极层的该栅极长度；
在该第二有源层上覆盖掩模层；
实施重离子注入，以在该第一有源层中形成源极/漏极区及轻掺杂区；
去除该掩模层；以及
实施轻离子注入，以在该第二有源层中形成轻掺杂区，其中该第二有源层中的该轻掺杂区具有不同于该第一有源层中的该轻掺杂区的长度。
7.如权利要求6所述的图像显示系统的制造方法，其中该第一有源层的该轻掺杂区具有小于该第二有源层的该轻掺杂区的长度。
8.一种显示装置，包括：
基底，具有驱动电路区及像素区；
第一晶体管装置，位于该驱动电路区中，包括：
第一有源层，包括第一沟道区、第一源极/漏极区以及位于该第一沟道区与该第一源极/漏极区的间的第一轻掺杂区；以及
第二晶体管装置，位于该像素区中，包括：
第二有源层，包括第二沟道区、第二源极/漏极区以及位于该第二沟道区与该第二源极/漏极区的间的第二轻掺杂区；
其中该第一轻掺杂区具有小于该第二轻掺杂区的长度。
9.如权利要求8所述的显示装置，其中该第一薄膜晶体管装置还包括第一栅极介电层位于该第一有源层上及第一栅极层位于该第一栅极介电层上，其中该第一栅极介电层延伸出该第一栅极层且局部覆盖该第一有源层以定义该第一轻掺杂区，而该第二薄膜晶体管装置还包括第二栅极介电层位于该第二有源层上及第二栅极层位于该第二栅极介电层上，其中该第二栅极介电层延伸出该第二栅极层且局部覆盖该第二有源层。
10.一种如权利要求8所述的显示装置的形成方法，其中该第一薄膜晶体管装置通过遮罩及掺杂工艺所形成，而该等遮罩及掺杂工艺包括实施重离子掺杂以同时掺杂该第一轻掺杂区及该第一源极/漏极区，而该第二薄膜晶体管装置通过遮罩及掺杂工艺所形成，而该等遮罩及掺杂工艺包括在形成该第二轻掺杂区之前对该第二有源层实施重离子掺杂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/490,551 US7592628B2 (en) | 2006-07-21 | 2006-07-21 | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
| US11/490,551 | 2006-07-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101110429A true CN101110429A (zh) | 2008-01-23 |
| CN101110429B CN101110429B (zh) | 2011-04-20 |
Family
ID=38970642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101299504A Expired - Fee Related CN101110429B (zh) | 2006-07-21 | 2007-07-20 | 电子装置、显示装置、图像显示系统及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7592628B2 (zh) |
| JP (1) | JP5650879B2 (zh) |
| KR (1) | KR101491567B1 (zh) |
| CN (1) | CN101110429B (zh) |
| TW (1) | TWI367383B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576387A (zh) * | 2013-10-14 | 2015-04-29 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| CN105527771A (zh) * | 2016-02-18 | 2016-04-27 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
| CN105870059A (zh) * | 2016-06-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及相关制作方法和显示面板 |
| CN106024811A (zh) * | 2016-07-14 | 2016-10-12 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示器件 |
| CN110379821A (zh) * | 2019-07-18 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| US10586481B2 (en) | 2014-07-31 | 2020-03-10 | International Business Machines Corporation | Hiding information in an image |
| CN112768479A (zh) * | 2021-01-22 | 2021-05-07 | 北海惠科光电技术有限公司 | 一种显示面板及其制作方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI271868B (en) * | 2005-07-08 | 2007-01-21 | Au Optronics Corp | A pixel circuit of the display panel |
| KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US7786480B2 (en) * | 2006-08-11 | 2010-08-31 | Tpo Displays Corp. | System for displaying images including thin film transistor device and method for fabricating the same |
| KR101009646B1 (ko) * | 2007-08-01 | 2011-01-19 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 이를 구비한 표시 장치 |
| US20090200553A1 (en) * | 2007-11-30 | 2009-08-13 | Applied Materials, Inc | High temperature thin film transistor on soda lime glass |
| JP5807352B2 (ja) * | 2011-03-18 | 2015-11-10 | セイコーエプソン株式会社 | 半導体装置の製造方法、及び電気光学装置の製造方法 |
| KR101353284B1 (ko) * | 2012-04-25 | 2014-01-21 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조방법 |
| KR102162794B1 (ko) | 2013-05-30 | 2020-10-08 | 삼성디스플레이 주식회사 | 평판표시장치용 백플레인 및 그의 제조 방법 |
| CN103811559B (zh) * | 2014-02-21 | 2018-07-06 | 苏州大学 | 一种具有双极型工作特性的薄膜晶体管 |
| KR102223678B1 (ko) * | 2014-07-25 | 2021-03-08 | 삼성디스플레이 주식회사 | 표시장치용 백플레인 및 그 제조 방법 |
| CN106024633A (zh) * | 2016-06-23 | 2016-10-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 |
| JP7086292B2 (ja) | 2019-06-25 | 2022-06-17 | 三菱電機株式会社 | 空気調和機及び空気調和機の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338481B2 (ja) * | 1992-09-08 | 2002-10-28 | ソニー株式会社 | 液晶表示装置 |
| JPH08160464A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH09326494A (ja) * | 1996-06-04 | 1997-12-16 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその形成方法 |
| JPH10125928A (ja) * | 1996-10-23 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法 |
| JPH10189998A (ja) * | 1996-12-20 | 1998-07-21 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| US6613620B2 (en) * | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI269922B (en) | 2002-03-07 | 2007-01-01 | Tpo Displays Corp | Manufacturing method of LCD screen |
| TW554538B (en) | 2002-05-29 | 2003-09-21 | Toppoly Optoelectronics Corp | TFT planar display panel structure and process for producing same |
| US7238963B2 (en) | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
| US7145209B2 (en) | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
| US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
| US20050258488A1 (en) | 2004-04-27 | 2005-11-24 | Toppoly Optoelectronics Corp. | Serially connected thin film transistors and fabrication methods thereof |
-
2006
- 2006-07-21 US US11/490,551 patent/US7592628B2/en not_active Expired - Fee Related
-
2007
- 2007-07-20 TW TW096126579A patent/TWI367383B/zh not_active IP Right Cessation
- 2007-07-20 KR KR20070072541A patent/KR101491567B1/ko not_active IP Right Cessation
- 2007-07-20 CN CN2007101299504A patent/CN101110429B/zh not_active Expired - Fee Related
- 2007-07-20 JP JP2007189857A patent/JP5650879B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576387A (zh) * | 2013-10-14 | 2015-04-29 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| CN104576387B (zh) * | 2013-10-14 | 2017-07-25 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| US10586481B2 (en) | 2014-07-31 | 2020-03-10 | International Business Machines Corporation | Hiding information in an image |
| CN105527771A (zh) * | 2016-02-18 | 2016-04-27 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
| CN105870059A (zh) * | 2016-06-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及相关制作方法和显示面板 |
| CN106024811A (zh) * | 2016-07-14 | 2016-10-12 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示器件 |
| CN106024811B (zh) * | 2016-07-14 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示器件 |
| CN110379821A (zh) * | 2019-07-18 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| CN112768479A (zh) * | 2021-01-22 | 2021-05-07 | 北海惠科光电技术有限公司 | 一种显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101491567B1 (ko) | 2015-02-10 |
| US20080017937A1 (en) | 2008-01-24 |
| TW200807125A (en) | 2008-02-01 |
| JP2008028399A (ja) | 2008-02-07 |
| JP5650879B2 (ja) | 2015-01-07 |
| US7592628B2 (en) | 2009-09-22 |
| TWI367383B (en) | 2012-07-01 |
| KR20080008987A (ko) | 2008-01-24 |
| CN101110429B (zh) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101110429B (zh) | 电子装置、显示装置、图像显示系统及其制造方法 | |
| CN101127359A (zh) | 图像显示系统及其制造方法 | |
| EP3070746A1 (en) | Array substrate, manufacturing method thereof and display device | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN100585831C (zh) | 半导体元件、显示装置、光电装置及上述的制造方法 | |
| WO2017118158A1 (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| US20190172850A1 (en) | Oled array substrate, method for manufacturing the same and oled display device | |
| CN102522410A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| WO2019200824A1 (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| JP5360756B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| TW201029174A (en) | System for displaying images and fabrication method thereof | |
| CN101789434B (zh) | 影像显示系统及其制造方法 | |
| CN101123258B (zh) | 影像显示系统及其制造方法 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US20090085039A1 (en) | Image display system and fabrication method thereof | |
| CN101834189A (zh) | 图像显示系统 | |
| US20050112807A1 (en) | Thin film transistor, method of fabricating the same and flat panel display using thin film transistor | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| KR20090102690A (ko) | 박막 반도체장치 및 그 제조방법 | |
| JP2004015046A (ja) | 平型ディスプレー装備記憶コンデンサーとその製造方法 | |
| CN108257975B (zh) | 阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法 | |
| CN101399273A (zh) | 图像显示系统及其制作方法 | |
| CN101452855B (zh) | 影像显示系统的薄膜晶体管的结构与制造方法 | |
| WO2022083430A1 (zh) | 显示面板、显示面板的制作方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: QIMEI ELECTRONIC CO LTD Free format text: FORMER OWNER: TONGBAO OPTOELECTRONICS CO., LTD. Effective date: 20110223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: HSINCHU SCIENCE INDUSTRIAL AREA, TAIWAN, CHINA TO: MIAOLI COUNTY, TAIWAN, CHINA |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110223 Address after: Miaoli County, Taiwan, China Applicant after: Chimei Optoelectronics Co., Ltd. Address before: Hsinchu science industry zone, Taiwan, China Applicant before: Tongbao Optoelectronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110420 Termination date: 20180720 |