CN106024811A - 显示基板及其制作方法、显示器件 - Google Patents
显示基板及其制作方法、显示器件 Download PDFInfo
- Publication number
- CN106024811A CN106024811A CN201610556680.4A CN201610556680A CN106024811A CN 106024811 A CN106024811 A CN 106024811A CN 201610556680 A CN201610556680 A CN 201610556680A CN 106024811 A CN106024811 A CN 106024811A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- display
- plasma treatment
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 117
- 238000009832 plasma treatment Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 37
- 239000000203 mixture Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 55
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002739 metals Chemical group 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，公开了一种显示基板及其制作方法、显示器件。所述显示基板的制作方法通过对非显示区域的薄膜晶体管的有源层进行等离子体处理，来增加其开启电压，从而减小与显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的阈值电压均一性，提升显示器件的显示质量。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板及其制作方法、显示器件。
背景技术
在平板显示技术领域，薄膜晶体管液晶显示器件(Thin Film TransistorLiquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。为了降低成本，GOA(Gate Driver on Array)技术也逐渐成熟，这种技术是把栅电极驱动电路集成在阵列基板上，这样就不需要Gate IC，从而达到降低成本的目的。
使用GOA技术的阵列基板，GOA区域的大尺寸TFT与像素区域的小尺寸TFT相比，阈值电压存在一定差异。具体为：对于GOA区域的大尺寸TFT，由于沟道的宽长比W/L(宽长比)较大，因此TFT更容易导通，即Vth偏小；对于像素区域的小尺寸TFT，由于沟道的W/L较小，因此TFT不容易导通，即Vth偏大。而GOA区域的大尺寸TFT与像素区域的小尺寸TFT，两者阈值电压Vth的均一性存在一定问题，这会影响到显示效果。
发明内容
本发明提供一种显示基板及其制作方法、显示器件，用以解决非显示区域与像素区域的TFT阈值电压存在差异，影响显示效果的问题。
为解决上述技术问题，本发明实施例中提供一种显示基板的制作方法，所述显示基板包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述显示基板包括位于非显示区域的第一薄膜晶体管和位于像素区域的第二薄膜晶体管，所述第一薄膜晶体管的沟道的宽长比大于所述第二薄膜晶体管的沟道的宽长比，所述制作方法包括：
通过一次构图工艺形成所述第一薄膜晶体管的有源层和第二薄膜晶体管的有源层；
对所述第一薄膜晶体管的有源层进行第一等离子体处理，以增加所述第一薄膜晶体管的开启电压，减小所述第一薄膜晶体管和第二薄膜晶体管的开启电压的差值。
本发明实施例中还提供一种显示基板，采用如上所述的制作方法制得。
本发明实施例中还提供一种显示器件，包括上述的显示基板。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过对非显示区域的薄膜晶体管的有源层进行等离子体处理，来增加其开启电压，从而减小与显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的阈值电压均一性，提升显示器件的显示质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示显示基板的结构示意图；
图2-图4表示本发明实施例中显示基板的制作过程示意图；
图5表示现有技术中非显示区域和显示区域的薄膜晶体管的转移特效曲线；
图6表示本发明实施例中非显示区域和显示区域的薄膜晶体管的转移特效曲线。
具体实施方式
薄膜晶体管因具有体积小、功耗低、制造成本低等优点，被广泛应用在各种显示器件上，如：液晶显示器件，有机发光二极管显示器件。
为了保证显示质量，需要保证薄膜晶体管的均一性，包括阈值电压(即开启电压)的均一性，其中，影响阈值电压的一个重要因素为薄膜晶体管的沟道的宽长比，但是，对于显示器件的非显示区域和显示区域，尤其是高分辨率的显示器件，显示区域的薄膜晶体管的尺寸很小，其沟道的宽长比较小，开启电压较大，而非显示区域的薄膜晶体管的尺寸较大，其沟道的宽长比也较大，开启电压较小，使得显示区域和非显示区域的薄膜晶体管的阈值电压存在差异，影响显示质量。
本发明要解决的技术问题就是提高显示区域和非显示区域的薄膜晶体管的阈值电压均一性。为了解决该技术问题，本发明对非显示区域的薄膜晶体管的有源层进行等离子体处理，以增加其开启电压，减小显示区域和非显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的均一性，提升显示质量。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
结合图2-图4所示，本实施例中的显示基板包括显示区域和非显示区域(包括图中的GOA区域)，所述显示区域包括多个像素区域。所述显示基板包括位于非显示区域的第一薄膜晶体管2和位于像素区域的第二薄膜晶体管1，第一薄膜晶体管2的沟道的宽长比大于第二薄膜晶体管1的沟道的宽长比。
本实施例中提供一种显示基板的制作方法，包括：
通过一次构图工艺形成第一薄膜晶体管2的第一有源层21和第二薄膜晶体管1的第二有源层11；
对第一薄膜晶体管2的第一有源层21进行第一等离子体处理，以增加第一薄膜晶体管2的开启电压，减小第一薄膜晶体管2和第二薄膜晶体管1的开启电压的差值。
由于非显示区域的薄膜晶体管的开启电压小于显示区域的薄膜晶体管的开启电压，上述制作方法通过对非显示区域的薄膜晶体管的有源层进行第一等离子体处理，来增加其开启电压，从而减小与显示区域的薄膜晶体管的开启电压的差值，提高薄膜晶体管的阈值电压均一性，提升显示器件的显示质量。
对比附图5和6可知，当不对第一薄膜晶体管的第一有源层进行第一等离子体处理时，非显示区域的第一薄膜晶体管的开启电压比像素区域的第二薄膜晶体管的开启电压高1.5V左右(参见图5)。采用本发明的技术方案对第一薄膜晶体管的第一有源层进行第一等离子体处理后，非显示区域的第一薄膜晶体管的开启电压比像素区域的第二薄膜晶体管的开启电压高0.2V左右(参见图6)，大大减小了第一薄膜晶体管和第二薄膜晶体管的开启电压的差值。
需要说明的是，本实施例中的“第一”、“第二”仅是为了区别，方便描述，并不具有顺序限定的意义。除特别声明外，对薄膜晶体管进行等离子体处理是指：对薄膜晶体管的有源层进行等离子体处理。
其中，第一等离子体可以采用N2O、O2、N2等气体。第一等离子体处理的功率p可以为200～2200W，处理时间t可以为5～100s，具体根据非显示区域和显示区域的薄膜晶体管的开启电压的差值来设定，以减小开启电压的差值为目的。
本实施例中薄膜晶体管的沟道是指：当薄膜晶体管导通时，有源层位于源电极和漏电极之间的部分形成导电的沟道，用于传输载流子，形成电流。阈值电压(或开启电压)是导通薄膜晶体管所需的最小栅电极电压。沟道的宽长比越大，开启电压越小，反之，沟道的宽长比越小，开启电压越大。等离子体处理的能量越大，获得的薄膜晶体管的开启电压越高。等离子体处理的能量等于p*t。
本发明的技术方案适用于所有类型的薄膜晶体管。薄膜晶体管的有源层可以由硅半导体材料制得，也可以有金属氧化物半导体材料制得，或其他半导体材料制得。
虽然，影响薄膜晶体管的开启电压大小的部分仅为有源层用于形成沟道的部分，但是，为了简化等离子处理的工艺，可以对第一薄膜晶体管2的整个第一有源层21进行第一等离子体处理，参见图3所示。
进一步地，如图2所示，形成像素区域的第二薄膜晶体管1的步骤包括：
对第二薄膜晶体管1的第二有源层11进行第二等离子体处理，所述第一等离子体处理的能量大于所述第二等离子处理的能量。
上述制作方法对显示区域和非显示区域的薄膜晶体管均进行等离子体处理，以同时增加第一薄膜晶体管和第二薄膜晶体管的开启电压，结合图2和图3所示。由于第一薄膜晶体管2的沟道的宽长比大于第二薄膜晶体管1的沟道的宽长比，通过设置第一等离子体处理的能量大于所述第二等离子处理的能量，使得第一薄膜晶体管2的开启电压的增幅大于第二薄膜晶体管1的开启电压的增幅，能够减小第一薄膜晶体管2和第二薄膜晶体管1的开启电压的差值，提高薄膜晶体管的阈值电压均一性。
本实施例中，当对非显示区域的第一薄膜晶体管进行第一等离子体处理，并对显示区域的第二薄膜晶体管进行第二等离子体处理时，可以设置所述第一等离子体处理的功率为300～2200W，处理时间为5～100s；所述第二等离子体处理的功率为200～2000W，处理时间为5～100s，需要保证等离子体处理的能量大于所述第二等离子处理的能量，具体根据非显示区域和显示区域的薄膜晶体管的开启电压的差值来设定，以减小开启电压的差值为目的。
为了实现第一等离子体处理的能量大于所述第二等离子处理的能量，可以设置第一等离子体处理和第二等离子体处理的时间相同，第一等离子体处理的功率大于第二等离子体处理的功率。具体可以设置所述第一等离子体处理的功率比第二等离子体处理的功率大100～200W。
当然，为了实现上述目的，也可以设置第一等离子体处理的功率和第二等离子体处理的功率相同，所述第一等离子体处理的时间比所述第二等离子体处理的时间长。具体可以设置所述第一等离子体处理的时间比所述第二等离子体处理的时间长10～20s。
对于薄膜晶体管，除了有源层之外，还包括栅电极、源电极和漏电极。为了简化制作工艺，本实施例中同时制作非显示区域的第一薄膜晶体管和像素区域的第二薄膜晶体管，包括：通过对同一栅金属层的一次构图工艺同时形成第一薄膜晶体管和第二薄膜晶体管的栅电极，通过对同一源漏金属层的一次构图工艺同时形成第一薄膜晶体管和第二薄膜晶体管的源电极和漏电极。
为了实现显示，所述显示基板还包括制作用于显示的各膜层结构。
以液晶显示器件为例，如图1所示，所述显示基板的制作方法还包括：
在每一像素区域形成像素电极4，像素电极4与第二薄膜晶体管1的第二漏电极13电性连接。
以液晶显示器件为例，所述显示基板的制作方法还包括：
形成有机发光二极管，所述有机发光二极管的底电极与第二薄膜晶体管的第二漏电极电性连接。
对于其他类型的显示器件，显示基板的制作方法参见现有技术，只需根据本发明的技术方案增加以下步骤即可：对非显示区域的第一薄膜晶体管的第一有源层进行第一等离子体处理，或对非显示区域的第一薄膜晶体管的第一有源层进行第一等离子体处理，并对像素区域的第二薄膜晶体管的第二有源层进行第二等离子体处理，且第一等离子体处理的能量大于所述第二等离子处理的能量。
结合图1-图4所示，本实施例中以底栅型薄膜晶体管液晶显示器件的显示基板为例，所述制作方法具体包括：
提供一透明的基底100，例如：玻璃基底、石英基底；
通过对同一栅金属层的一次构图工艺同时形成第一薄膜晶体管2的第一栅电极20和第二薄膜晶体管1的第二栅电极10，以及栅线(图中未示出)，所述栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。所述构图工艺包括光刻胶的涂覆、曝光和显影、刻蚀、剥离光刻胶等；
形成覆盖第一栅电极20和第二栅电极10的栅绝缘层101，栅绝缘层101的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，栅绝缘层101的材料可以是SiNx，SiOx或Si(ON)x；
在栅绝缘层101上形成金属氧化物半导体层，对金属氧化物半导体层进行一次构图工艺形成第一薄膜晶体管2的第一有源层21和第二薄膜晶体管2的第二有源层11；
用一遮挡板3遮挡住第一有源层21，对第二有源层11进行第二等离子体处理，如图2所示；
用一遮挡板3遮挡住第二有源层11，对第一有源层21进行第一等离子体处理，且第一等离子体处理的能量大于所述第二等离子处理的能量，如图3所示；
通过对同一源漏金属层的一次构图工艺同时形成数据线(图中未示出)、第一薄膜晶体管2的第一源电极22和第一漏电极23，以及第二薄膜晶体管1的第二源电极12和第二漏电极13，如图4所示，所述源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，源漏金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等；
形成覆盖第一薄膜晶体管2和第二薄膜晶体管1的钝化层102，在钝化层102中形成过孔，钝化层102的材料可以选用氧化物、氮化物或者氮氧化物，可以为单层、双层或多层结构。具体地，钝化层102的材料可以是SiNx，SiOx或Si(ON)x；
在钝化层102上形成像素电极4，像素电极4通过钝化层102中的过孔与第二漏电极13电性接触。
至此完成显示基板的制作。当然，对于横向电场型液晶显示器件，显示基板的制作方法还包括形成公共电极。也可以根据实际应用，对显示基板的结构进行相应调整，或增加实现所需功能的结构。
上述制作方法中，第一等离子体处理和第二等离子体处理的先后顺序可以调整。
实施例二
基于同一发明构思，本实施例中提供一种显示基板和显示器件，所述显示基板采用实施例一中的制作方法制得，所述显示器件包括上述显示基板。由于通过等离子体处理减小了显示区域和非显示区域的薄膜晶体管的阈值电压差值，从而提高了薄膜晶体管的均一性，提升了产品的显示质量。
所述显示器件可以为液晶显示面板、OLED显示面板、液晶显示装置、OLED显示装置等。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (11)
1.一种显示基板的制作方法，所述显示基板包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述显示基板包括位于非显示区域的第一薄膜晶体管和位于像素区域的第二薄膜晶体管，所述第一薄膜晶体管的沟道的宽长比大于所述第二薄膜晶体管的沟道的宽长比，其特征在于，所述制作方法包括：
通过一次构图工艺形成所述第一薄膜晶体管的有源层和第二薄膜晶体管的有源层；
对所述第一薄膜晶体管的有源层进行第一等离子体处理，以增加所述第一薄膜晶体管的开启电压，减小所述第一薄膜晶体管和第二薄膜晶体管的开启电压的差值。
2.根据权利要求1所述的制作方法，其特征在于，形成第二薄膜晶体管的步骤包括：
对所述第二薄膜晶体管的有源层进行第二等离子体处理，所述第一等离子体处理的能量大于所述第二等离子处理的能量。
3.根据权利要求2所述的制作方法，其特征在于，所述第一等离子体处理和第二等离子体处理的时间相同，所述第一等离子体处理的功率大于第二等离子体处理的功率。
4.根据权利要求3所述的制作方法，其特征在于，所述第一等离子体处理的功率比第二等离子体处理的功率大100～200W。
5.根据权利要求2所述的制作方法，其特征在于，第一等离子体处理的功率和第二等离子体处理的功率相同，所述第一等离子体处理的时间比所述第二等离子体处理的时间长。
6.根据权利要求5所述的制作方法，其特征在于，所述第一等离子体处理的时间比所述第二等离子体处理的时间长10～20s。
7.根据权利要求2所述的制作方法，其特征在于，所述第一等离子体处理的功率为300～2200W，处理时间为5～100s；
所述第二等离子体处理的功率为200～2000W，处理时间为5～100s。
8.根据权利要求2所述的制作方法，其特征在于，对所述第一薄膜晶体管的整个有源层和第二薄膜晶体管的整个有源层均进行等离子处理。
9.根据权利要求1所述的制作方法，其特征在于，所述第一等离子体处理的功率为200～2200W，处理时间为5～100s。
10.一种显示基板，其特征在于，采用权利要求1-9任一项所述的制作方法制得。
11.一种显示器件，其特征在于，包括权利要求10所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610556680.4A CN106024811B (zh) | 2016-07-14 | 2016-07-14 | 显示基板及其制作方法、显示器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610556680.4A CN106024811B (zh) | 2016-07-14 | 2016-07-14 | 显示基板及其制作方法、显示器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024811A true CN106024811A (zh) | 2016-10-12 |
| CN106024811B CN106024811B (zh) | 2018-11-23 |
Family
ID=57118121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610556680.4A Active CN106024811B (zh) | 2016-07-14 | 2016-07-14 | 显示基板及其制作方法、显示器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024811B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768053A (zh) * | 2019-01-28 | 2019-05-17 | 京东方科技集团股份有限公司 | 阵列基板及其控制方法、制造方法、显示面板、显示装置 |
| CN110190063A (zh) * | 2018-07-02 | 2019-08-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN111180492A (zh) * | 2020-01-02 | 2020-05-19 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法及双面显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040096999A1 (en) * | 2002-11-15 | 2004-05-20 | Gwo-Long Lin | Method of forming a liquid crystal display |
| JP2005251954A (ja) * | 2004-03-03 | 2005-09-15 | Sharp Corp | 半導体装置の製造方法、半導体装置、液晶表示装置、密着型イメージセンサおよび三次元ｉｃ |
| CN101110429A (zh) * | 2006-07-21 | 2008-01-23 | 统宝光电股份有限公司 | 电子装置、显示装置、图像显示系统及其制造方法 |
| US20100136730A1 (en) * | 2004-08-06 | 2010-06-03 | Au Optronics Corp. | Thin film devices for flat panel displays and methods for forming the same |
| US20110241010A1 (en) * | 2010-04-01 | 2011-10-06 | Samsung Mobile Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| US20120162558A1 (en) * | 2010-12-28 | 2012-06-28 | Infovision Optoelectronics (Kunshan) Co., Ltd. | Thin film transistor array substrate and liquid crystal display device |
| CN104465669A (zh) * | 2014-12-04 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2016
- 2016-07-14 CN CN201610556680.4A patent/CN106024811B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040096999A1 (en) * | 2002-11-15 | 2004-05-20 | Gwo-Long Lin | Method of forming a liquid crystal display |
| JP2005251954A (ja) * | 2004-03-03 | 2005-09-15 | Sharp Corp | 半導体装置の製造方法、半導体装置、液晶表示装置、密着型イメージセンサおよび三次元ｉｃ |
| US20100136730A1 (en) * | 2004-08-06 | 2010-06-03 | Au Optronics Corp. | Thin film devices for flat panel displays and methods for forming the same |
| CN101110429A (zh) * | 2006-07-21 | 2008-01-23 | 统宝光电股份有限公司 | 电子装置、显示装置、图像显示系统及其制造方法 |
| US20110241010A1 (en) * | 2010-04-01 | 2011-10-06 | Samsung Mobile Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| US20120162558A1 (en) * | 2010-12-28 | 2012-06-28 | Infovision Optoelectronics (Kunshan) Co., Ltd. | Thin film transistor array substrate and liquid crystal display device |
| CN104465669A (zh) * | 2014-12-04 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190063A (zh) * | 2018-07-02 | 2019-08-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN110190063B (zh) * | 2018-07-02 | 2021-10-12 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US11527554B2 (en) | 2018-07-02 | 2022-12-13 | Beijing Boe Technology Development Co., Ltd. | Array substrate, manufacturing method thereof, and display device |
| CN109768053A (zh) * | 2019-01-28 | 2019-05-17 | 京东方科技集团股份有限公司 | 阵列基板及其控制方法、制造方法、显示面板、显示装置 |
| CN109768053B (zh) * | 2019-01-28 | 2021-12-28 | 京东方科技集团股份有限公司 | 阵列基板及其控制方法、制造方法、显示面板、显示装置 |
| US11605684B2 (en) | 2019-01-28 | 2023-03-14 | Boe Technology Group Co., Ltd. | Array substrate, control method thereof, manufacturing method thereof, display panel and display device |
| CN111180492A (zh) * | 2020-01-02 | 2020-05-19 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法及双面显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024811B (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601556B2 (en) | Organic light emitting display device and method of manufacturing the same | |
| JP6330207B2 (ja) | 表示装置及び薄膜トランジスタ基板 | |
| KR102040011B1 (ko) | 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US9484360B2 (en) | Method for manufacturing oxide thin film transistor (TFT) array substrate | |
| US9698177B1 (en) | Method for manufacturing N-type TFT | |
| US9893092B2 (en) | Thin-film transistor array substrate having oxide semiconductor with channel region between conductive regions | |
| US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| KR102308621B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| US9401418B2 (en) | Method of manufacturing thin film transistor and organic light emitting diode display | |
| US9142653B2 (en) | Method for manufacturing thin-film transistor array substrate | |
| US10153377B2 (en) | Dual-gate thin film transistor and manufacturing method thereof and array substrate | |
| US20160181278A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| US20130048998A1 (en) | Semiconductor device, thin film transistor substrate, and display apparatus | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| CN106024811B (zh) | 显示基板及其制作方法、显示器件 | |
| US9653578B2 (en) | Thin film transistor, its manufacturing method and display device | |
| US11121261B2 (en) | Semiconductor substrate | |
| US9793298B2 (en) | Manufacture method of TFT substrate involving reduced number of masks and structure of TFT substrate so manufactured | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| JP6262477B2 (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| TWI569456B (zh) | 薄膜電晶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |