JP2008028399A - 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 - Google Patents
画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 Download PDFInfo
- Publication number
- JP2008028399A JP2008028399A JP2007189857A JP2007189857A JP2008028399A JP 2008028399 A JP2008028399 A JP 2008028399A JP 2007189857 A JP2007189857 A JP 2007189857A JP 2007189857 A JP2007189857 A JP 2007189857A JP 2008028399 A JP2008028399 A JP 2008028399A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- region
- active layer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Abstract
【課題】 駆動領域と画素領域のTFTが異なる特性、特に、電子移動度と、または漏れ特性を有する駆動回路と画素領域の全体的なTFT構造を提供する。
【解決手段】 薄膜トランジスタデバイスを含む画像表示システムであって、駆動回路領域と画素領域を含む基板、駆動回路領域と画素領域の基板の上にそれぞれ設置され、チャネル領域、ソース/ドレイン領域と、その間に形成された軽ドープ領域を含む第1と第2活性層、および第1と第2活性層の上にそれぞれ設置され、堆積された第1と第2ゲート誘電体層とゲート長を有するゲート層を含み、第2ゲート誘電体層が第1ゲート誘電体層より短い長さを有するが、ゲート層の前記ゲート長より長い2つのゲート構造を含み、第1活性層の軽ドープ領域は、第2活性層と異なる長さを有するシステム。
【選択図】 図2F
Description
102 バッファ層
103 第1活性層
104 第2活性層
I 駆動回路領域
II 画素領域
106、112 マスキングパターン層
103a ソース領域
104a ドレイン領域
103b、104b 軽ドープ領域
103c、104c チャネル領域
10 ホウ素イオン注入
12 重イオン注入
108 ゲート誘電体層
110 金属層
113、114 ゲート層
d1 軽ドープ領域103bの長さ
d2 軽ドープ領域104bの長さ
200 基板
202 バッファ層
203 第1活性層
204 第2活性層
20 ホウ素イオン注入
22 重イオン注入
204a ソース/ドレイン領域
206 マスキング層
208 第1ゲート誘電体層
208 第1絶縁層
210 第2絶縁層
212 導電層
211、213 第2ゲート誘電体層
215、216 ゲート層
L1 第1ゲート誘電体層208の長さ
L2 第2ゲート誘電体層211または213の長さ
L3 ゲート層215または216のゲート長
203a ソース/ドレイン領域
203c チャネル領域
203b 軽ドープ領域
204b 軽ドープ領域
204c チャネル領域
D1 第1活性層203の軽ドープ領域203の長さ
D2 第2活性層204の長さ
216 ゲート層
218 マスキング層
300 TFTデバイス
220 液晶層
222 上基板
400 フラットパネルディスプレイ(FPD)装置
401 スキャンドライバ回路領域(S−ドライバ回路)
402 データドライバ回路領域(D−ドライバ回路)
403 タイミング制御回路領域(その他の回路)
404 画素領域
500 コントローラ
600 電子デバイス
Claims (18)
- 薄膜トランジスタデバイスを含む画像表示システムであって、前記薄膜トランジスタデバイスは、
駆動回路領域と画素領域を含む基板、
前記駆動回路領域と前記画素領域の基板の上にそれぞれ設置される第1と第2活性層であって、チャネル領域、ソース/ドレイン領域と、その間に形成された軽ドープ領域を含む第1と第2活性層、および
前記第1と第2活性層の上にそれぞれ設置される2つのゲート構造であって、各ゲート構造は、堆積された第1と第2ゲート誘電体層とゲート長を有するゲート層を含み、前記第2ゲート誘電体層が前記第1ゲート誘電体層より短い長さを有するが、前記ゲート層の前記ゲート長より長い2つのゲート構造を含み、
前記第1活性層の軽ドープ領域は、前記第2活性層と異なる長さを有するシステム。 - 前記第1活性層の軽ドープ領域は、前記第2活性層より短い長さを有する請求項1に記載のシステム。
- 前記画素領域に定義され、前記薄膜トランジスタデバイスに動作可能に接続された画素素子を更に含む請求項1に記載のシステム。
- 前記システムは、フラットパネルディスプレイデバイスを含む請求項3に記載のシステム。
- 請求項4に記載の前記フラットパネルディスプレイデバイス、および
前記フラットパネルディスプレイデバイスに動作可能に接続され、前記フラットパネルディスプレイデバイスの操作を制御し、画像データに基づいて画像を表示するコントローラを含む電子デバイス。 - 前記電子デバイスは、ラップトップ型パソコン、携帯電話、デジタルカメラ、PDA、デスクトップ型パソコン、テレビ、カーディスプレイ、またはポータブルDVDプレーヤーの少なくとも1つを含む請求項5に記載の電子デバイス。
- 駆動回路領域と画素領域を含む基板を提供するステップ、
前記駆動回路領域の前記基板の上に第1活性層を形成し、前記画素領域の前記基板の上に第2活性層を形成するステップ、
前記第2活性層にソース/ドレイン領域を形成するステップ、
前記第1と第2活性層の上にそれぞれゲート構造を形成するステップであって、前記ゲート構造は、堆積された第1と第2ゲート誘電体層とゲート長を有するゲート層を含み、第2ゲート誘電体層が前記第1ゲート誘電体層より短い長さだが、前記ゲート層の前記ゲート長より長い長さを有するゲート構造をそれぞれ形成するステップ、
前記第2活性層をマスキング層で覆うステップ、
重イオン注入を行うことによって、前記第1活性層にソース/ドレインと軽ドープ領域を形成するステップ、
前記マスキング層を取り除くステップ、および
軽イオン注入を行い、前記第2活性層に第1活性層と異なる長さを有する軽ドープ領域を形成するステップを含む画像表示システムの製造方法。 - 前記ソース/ドレイン領域を形成するステップは、
マスキング層によって前記第1活性層と前記第2活性層の一部を覆うステップ、
前記覆われていない第2活性層に重イオン注入を行うステップ、および
前記マスキング層を取り除くステップを含む請求項7に記載の方法。 - 前記ゲート構造を形成するステップは、
前記第1と第2活性層の上に前記第1ゲート誘電体層として働く第1絶縁層、第2絶縁層と、導電層を順次に形成するステップ、
前記導電層と前記下方の第2絶縁層を順次にエッチングし、前記ゲート層と前記第2ゲート誘電体層を形成するステップ、および
前記第2ゲート誘電体層の長さが前記ゲート層のゲート長より長くなるように前記ゲート層の一部を横方向に取り除くステップを含む請求項7に記載の方法。 - 前記第1活性層の軽ドープ領域は、前記第2活性層より短い長さを有する請求項7に記載の方法。
- 前記第1と第2活性層の形成前に前記基板の上にバッファ層を更に形成する請求項7に記載の方法。
- 前記第1と第2活性層の前記ソース/ドレイン領域は、同じタイプの導電率を有する請求項7に記載の方法。
- 前記第2活性層の前記ソース/ドレイン領域の形成前に前記第1と第2活性層にチャネルドーピングを更に行う請求項7に記載の方法。
- 駆動回路領域と画素領域を定義する基板、
前記駆動回路領域の中に定義される第1薄膜トランジスタであって、第1チャネル領域、第1ソース/ドレイン領域と、前記第1チャネル領域と前記第1ソース/ドレイン領域の間の第1軽ドープ領域を含む第1活性層を含む第1薄膜トランジスタ、および
前記画素領域の中に定義される第2薄膜トランジスタであって、第2チャネル領域、第2ソース/ドレイン領域と、前記第2チャネル領域と前記第2ソース/ドレイン領域の間の第2軽ドープ領域を含む第2活性層を含む第2薄膜トランジスタを含み、
前記第1軽ドープ領域は、前記第2軽ドープ領域より短い長さを有するディスプレイ装置。 - 前記第1チャネル領域と前記第2チャネル領域は、実質的に同じ長さを有する請求項14に記載のディスプレイ装置。
- 前記第1薄膜トランジスタデバイスは、前記第1活性層上に定義された第1ゲート誘電体層と前記第1ゲート誘電体層上に定義された第1ゲートを更に含み、前記第1ゲート誘電体層は、前記第1ゲートを越えて延伸し、前記第1活性層を部分的に覆って前記第1軽ドープ領域を定義し、前記第2薄膜トランジスタデバイスは、前記第2活性層上に定義された第2ゲート誘電体層と前記第2ゲート誘電体層上に定義された第2ゲートを更に含み、前記第2ゲート誘電体層は、前記第2ゲートを越えて延伸し、前記第2活性層を部分的に覆う請求項14に記載のディスプレイ装置。
- 実質的に同じ長さによって、前記第1ゲート誘電体層は、前記第1ゲートを越えて延伸し、前記第2ゲート誘電体層は、前記21ゲートを越えて延伸する請求項16に記載のディスプレイ装置。
- 前記第1薄膜トランジスタデバイスは、重イオンドーピングを施し、第1軽ドープ領域とソース/ドレイン領域を同時にドープするのを含むマスキングとドーピングプロセスによって形成され、前記第2薄膜トランジスタデバイスは、第2軽ドープ領域が形成される前に重イオンドーピングを第2活性層に施すのを含むマスキングとドーピングプロセスによって形成される請求項14に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/490,551 | 2006-07-21 | ||
US11/490,551 US7592628B2 (en) | 2006-07-21 | 2006-07-21 | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028399A true JP2008028399A (ja) | 2008-02-07 |
JP5650879B2 JP5650879B2 (ja) | 2015-01-07 |
Family
ID=38970642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007189857A Expired - Fee Related JP5650879B2 (ja) | 2006-07-21 | 2007-07-20 | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7592628B2 (ja) |
JP (1) | JP5650879B2 (ja) |
KR (1) | KR101491567B1 (ja) |
CN (1) | CN101110429B (ja) |
TW (1) | TWI367383B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199265A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 半導体装置の製造方法、及び電気光学装置の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI271868B (en) * | 2005-07-08 | 2007-01-21 | Au Optronics Corp | A pixel circuit of the display panel |
KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
US7786480B2 (en) * | 2006-08-11 | 2010-08-31 | Tpo Displays Corp. | System for displaying images including thin film transistor device and method for fabricating the same |
KR101009646B1 (ko) * | 2007-08-01 | 2011-01-19 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 이를 구비한 표시 장치 |
US20090200553A1 (en) * | 2007-11-30 | 2009-08-13 | Applied Materials, Inc | High temperature thin film transistor on soda lime glass |
KR101353284B1 (ko) * | 2012-04-25 | 2014-01-21 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조방법 |
KR102162794B1 (ko) | 2013-05-30 | 2020-10-08 | 삼성디스플레이 주식회사 | 평판표시장치용 백플레인 및 그의 제조 방법 |
CN104576387B (zh) * | 2013-10-14 | 2017-07-25 | 上海和辉光电有限公司 | 低温多晶硅薄膜晶体管制造方法 |
CN103811559B (zh) * | 2014-02-21 | 2018-07-06 | 苏州大学 | 一种具有双极型工作特性的薄膜晶体管 |
KR102223678B1 (ko) * | 2014-07-25 | 2021-03-08 | 삼성디스플레이 주식회사 | 표시장치용 백플레인 및 그 제조 방법 |
CN105303510B (zh) | 2014-07-31 | 2019-04-16 | 国际商业机器公司 | 在图像中隐藏信息的方法和设备 |
CN105527771A (zh) * | 2016-02-18 | 2016-04-27 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
CN106024633A (zh) * | 2016-06-23 | 2016-10-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 |
CN105870059A (zh) * | 2016-06-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及相关制作方法和显示面板 |
CN106024811B (zh) * | 2016-07-14 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示器件 |
WO2020261381A1 (ja) | 2019-06-25 | 2020-12-30 | 三菱電機株式会社 | 空気調和機及び空気調和機の製造方法 |
CN110379821A (zh) * | 2019-07-18 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
CN112768479A (zh) * | 2021-01-22 | 2021-05-07 | 北海惠科光电技术有限公司 | 一种显示面板及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0688972A (ja) * | 1992-09-08 | 1994-03-29 | Sony Corp | 液晶表示装置 |
JPH08160464A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH09326494A (ja) * | 1996-06-04 | 1997-12-16 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその形成方法 |
JPH10125928A (ja) * | 1996-10-23 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法 |
JPH10189998A (ja) * | 1996-12-20 | 1998-07-21 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6613620B2 (en) * | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
TWI269922B (en) * | 2002-03-07 | 2007-01-01 | Tpo Displays Corp | Manufacturing method of LCD screen |
TW554538B (en) * | 2002-05-29 | 2003-09-21 | Toppoly Optoelectronics Corp | TFT planar display panel structure and process for producing same |
US7238963B2 (en) * | 2003-04-28 | 2007-07-03 | Tpo Displays Corp. | Self-aligned LDD thin-film transistor and method of fabricating the same |
US7145209B2 (en) * | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
US20050258488A1 (en) * | 2004-04-27 | 2005-11-24 | Toppoly Optoelectronics Corp. | Serially connected thin film transistors and fabrication methods thereof |
-
2006
- 2006-07-21 US US11/490,551 patent/US7592628B2/en not_active Expired - Fee Related
-
2007
- 2007-07-20 TW TW096126579A patent/TWI367383B/zh not_active IP Right Cessation
- 2007-07-20 JP JP2007189857A patent/JP5650879B2/ja not_active Expired - Fee Related
- 2007-07-20 CN CN2007101299504A patent/CN101110429B/zh not_active Expired - Fee Related
- 2007-07-20 KR KR20070072541A patent/KR101491567B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0688972A (ja) * | 1992-09-08 | 1994-03-29 | Sony Corp | 液晶表示装置 |
JPH08160464A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH09326494A (ja) * | 1996-06-04 | 1997-12-16 | Semiconductor Energy Lab Co Ltd | 半導体回路およびその形成方法 |
JPH10125928A (ja) * | 1996-10-23 | 1998-05-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法 |
JPH10189998A (ja) * | 1996-12-20 | 1998-07-21 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199265A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 半導体装置の製造方法、及び電気光学装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080017937A1 (en) | 2008-01-24 |
TWI367383B (en) | 2012-07-01 |
TW200807125A (en) | 2008-02-01 |
JP5650879B2 (ja) | 2015-01-07 |
CN101110429B (zh) | 2011-04-20 |
CN101110429A (zh) | 2008-01-23 |
KR101491567B1 (ko) | 2015-02-10 |
US7592628B2 (en) | 2009-09-22 |
KR20080008987A (ko) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5650879B2 (ja) | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 | |
US8053289B2 (en) | Manufacturing method for thin film transistor on insulator | |
US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
US20090203160A1 (en) | System for displaying images including thin film transistor device and method for fabricating the same | |
JPH05142577A (ja) | マトリクス回路駆動装置 | |
WO2017173712A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2019200824A1 (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
US20080121892A1 (en) | Low temperature poly silicon liquid crystal display | |
JP5360756B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
TW201029174A (en) | System for displaying images and fabrication method thereof | |
US20090085039A1 (en) | Image display system and fabrication method thereof | |
JP5188106B2 (ja) | 薄膜トランジスタデバイスを含む画像表示システムおよびその製造方法 | |
JP2004015046A (ja) | 平型ディスプレー装備記憶コンデンサーとその製造方法 | |
JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
CN108257975B (zh) | 阵列基板及其制备方法、显示装置、薄膜晶体管的制备方法 | |
US8030143B2 (en) | Method of forming a display device by using separate masks in forming source and drain regions of MOS transistors | |
WO2022083430A1 (zh) | 显示面板、显示面板的制作方法及电子设备 | |
CN101540331B (zh) | 影像显示系统及其制造方法 | |
JP2004303761A (ja) | 薄膜トランジスタ装置の製造方法および薄膜トランジスタ装置 | |
JP2011187500A (ja) | 半導体装置およびその製造方法 | |
JP2004327977A (ja) | 薄膜トランジスタ及びその作製方法 | |
JP2005051011A (ja) | トランジスタを備えた装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5650879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |