CN101540331B - 影像显示系统及其制造方法 - Google Patents
影像显示系统及其制造方法 Download PDFInfo
- Publication number
- CN101540331B CN101540331B CN2009100092394A CN200910009239A CN101540331B CN 101540331 B CN101540331 B CN 101540331B CN 2009100092394 A CN2009100092394 A CN 2009100092394A CN 200910009239 A CN200910009239 A CN 200910009239A CN 101540331 B CN101540331 B CN 101540331B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- bottom electrode
- active layer
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000009434 installation Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 18
- 238000003860 storage Methods 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种影像显示系统及其制造方法。一种包含薄膜晶体管阵列基板的影像显示系统，包括具有像素区域的基板，源极/漏极区在基板之上，位于像素区域的有源层范围内，下电极在基板的像素区域，上电极覆盖下电极，第一介电层设置于有源层上，第二介电层设置于第一介电层上，其中第二介电层设置于下电极与上电极之间，以及栅极在有源层之上，其中第一和第二介电层介于栅极与有源层之间。
Description
技术领域
本发明涉及一种包含薄膜晶体管(TFT)液晶显示器(LCD)的影像显示系统，特别是涉及一种薄膜晶体管阵列基板。
背景技术
一般而言，液晶显示器通常包括下基板、上基板以及液晶层设置于其间。上基板通常包括彩色滤光片以及共用电极(common electrode)，下基板通常包括多个由相交的扫描线(gate line)和数据线(data line)所定义的像素区域。每个像素区域包括薄膜晶体管作为切换元件，其位置靠近扫描线和数据线的交叉点，以及像素电极电性连接至薄膜晶体管。薄膜晶体管包括栅极、源极和漏极，其中栅极通常为扫描线的延伸部分，且漏极通过接触孔电性连接至像素电极。液晶层介于共用电极与像素电极之间，可容纳液晶分子。
为了改善影像品质，在每个像素区域形成储存电容。图1显示在已知的薄膜晶体管液晶显示器(TFT-LCD)中，薄膜晶体管阵列基板的必要组成元件。通常，如图1所示的结构的工艺包含以下步骤：形成第一有源层2a和第二有源层2b在基板1的驱动区域(driver area)16内，形成第三有源层2c和下电极2d在基板1的像素区域22内；进行离子注入步骤，在驱动区域16的第一有源层2a内形成源极/漏极区5，在像素区域22的第三有源层2c内形成源极/漏极区15，以及在像素区域22内形成n+型掺杂的下电极2d。沉积第一栅极介电层3覆盖第一有源层2a、第二有源层2b、第三有源层2c以及下电极2d，沉积第二栅极介电层7在第一栅极介电层3上，以及分别形成第一栅极6、第二栅极8、第三栅极10和上电极14在第一有源层2a、第二有源层2b、第三有源层2c和下电极2d的第二栅极介电层7上。
然而，已知的LCD有一些技术上的问题，例如，因为储存电容为不透明，因此像素的开口率(aperture ratio)会下降，造成较差的像素品质。此外，因为电容(栅极电容和储存电容)的介电层由相同的材料制成，且具有相同的厚度，对栅极电容和储存电容而言，其单位面积的电容值相同。因此，栅极电容和储存电容的电容无法个别控制，并且单位面积的储存电容值取决于栅极介电所需的厚度。此外，已知的制造方法无法薄化介电层。
因此，业界亟需一种用于TFT-LCD的TFT阵列基板，其储存电容具有较薄的介电层。
发明内容
本发明实施例提供一种包括薄膜晶体管阵列基板的影像显示系统，该影像显示系统包括具有像素区域的基板，源极/漏极区在基板之上，位于像素区域的有源层范围内，下电极在像素区域的基板之上，上电极在下电极之上，第一介电层设置于有源层上，第二介电层设置于第一介电层上，其中第二介电层设置于下电极与上电极之间，以及栅极在有源层之上，其中第一和第二介电层介于栅极与有源层之间。
本发明另一实施例提供一种影像显示系统的制造方法，包括形成薄膜晶体管阵列基板。首先，提供基板，其具有像素区域。形成半导体层在像素区域的基板之上，图案化半导体层，在像素区域内形成有源层和下电极。形成第一介电层在有源层和下电极上，形成掩模层在有源层上方的第一介电层上，部分地移除第一介电层暴露出下电极，或是留下第一介电层的薄的部分在下电极上。在有源层中注入离子，形成源极/漏极区，形成第二介电层在第一介电层和下电极上。形成金属层在第二介电层上，图案化金属层，在有源层和下电极之上分别形成栅极和上电极。
为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下：
附图说明
图1为显示已知的薄膜晶体管液晶显示器(TFT-LCD)的薄膜晶体管(TFT)阵列基板的结构剖面图。
图2、3、4、5A、5B、6、7、8和9为依据本发明实施例的薄膜晶体管(TFT)阵列基板的制造方法中各工艺的剖面图。其中图5A为显示依据本发明实施例，部分移除第一介电层的剖面图；图5B为显示依据本发明另一实施例，第一介电层的部分厚度可残留的剖面图。
图10为显示依据本发明实施例的包含薄膜晶体管(TFT)阵列基板的影像显示系统的配置示意图。
附图标记说明
1：基板 2a：第一有源层
2b：第二有源层 2c：第三有源层
2d：下电极 3：第一栅极介电层
5、15：源极/漏极区 6：第一栅极
7：第二栅极介电层 8：第二栅极
10：第三栅极 14：上电极
16：驱动区域 22：像素区域
302：基板 304：驱动区域
305：像素区域 307：储存电容
308：缓冲层 309：下电极
310、312、3101：有源层 314：光致抗蚀剂层
316：离子 324、325：源极/漏极区
326、328：第一介电层 320、3102：沟道
330、332、334：栅极 336：上电极
337：第二介电层 338：图案化的第二介电层
400：金属层 200：液晶显示装置
500：液晶显示面板 600：输入单元
700：电子装置
具体实施方式
以下所述用以说明本发明的实施方式，其并非限定本发明，在附图中，相同的元件以相同的标号标示，在说明书中，例如覆盖基板、该层之上、或该膜上的描述用以表示对于基层的表面的相对位置的关系，其中间可能存在其他层。因此，这些描述方式不只可以表示直接接触层，也可以表示一层或一层以上的非接触状态。
本发明提供一种形成TFT-LCD的TFT阵列基板的新方法，图2至图8显示依据本发明实施例制造液晶显示面板的薄膜晶体管阵列基板的各工艺阶段的剖面图，以下详细描述各实施例的变化。
请参阅图2，首先提供基板302，其包括驱动区域304和像素区域305，并且可选择性地形成缓冲层308于基板302上。一般而言，缓冲层308可包括氧化硅、氮化硅或前述的组合，且其可以是氧化硅层和氮化硅层的堆叠。依据各种实施例，氮化硅层的厚度约为
至
之间，氧化硅层的厚度约为
至
之间。
接着，形成半导体层(未图示)于缓冲层308上，通常半导体层可包括多晶硅(polysilicon)，例如，先以化学气相沉积法(CVD)形成非晶硅层(amorphoussilicon)，然后以准分子激光退火(excimer laser annealing，简称ELA)将非晶硅层结晶或退火，形成多晶硅层。半导体层以已知的光刻蚀刻技术图案化，在基板的驱动区域304上形成有源层310和有源层312，且在基板302的像素区域305上形成有源层3101和下电极309。
参阅图3，第一介电层326例如为氧化硅，其全面性地沉积在有源层310、有源层312、有源层3101、缓冲层308以及下电极309上。在实施例中，第一介电层326的沉积方式可包括CVD。
图4和图5A显示部分地移除第一介电层326，该部分移除的步骤可通过湿蚀刻或干蚀刻方式进行。光致抗蚀剂层314形成于部分的第一介电层326上，以作为掩模层。然后，进行蚀刻工艺除去未被光致抗蚀剂层314覆盖的第一介电层326，以形成图案化的第一介电层328，如图5A所示。第一介电层326于图案化之后，暴露出下电极309、部分的有源层310以及部分的有源层3101。
再参阅图4以及图5B，在另一实施例中，未被光致抗蚀剂层314覆盖的第一介电层326，其一部分的厚度可在蚀刻时通过较短的蚀刻时间被留下来，其可以避免底下的结构在后续工艺中被损害。在实施例中，第一介电层326残留的厚度可介于约
至
之间，优选约为150至
更佳约为
然而，在此实施例中，在光致抗蚀剂层314底下的第一介电层326的厚度约为200-亦即第一介电层328较薄的部分延伸至下电极309上。
参阅图6，在暴露出来的有源层310和暴露出来的有源层3101中注入离子316，分别形成源极/漏极区324和源极/漏极区325。在源极/漏极区324之间形成沟道320，在源极/漏极区325之间形成沟道3102。另外，离子316的注入也可以在蚀刻第一介电层326之前且形成光致抗蚀剂层314之后进行。在本发明实施例中，离子316可包括n+型离子，例如磷，且其掺杂量优选约为1E14～1E16ions/cm2。同时，在源极/漏极区324和源极/漏极区325的离子注入过程中，暴露出来的下电极309也会被注入离子316。
参阅图7，移除光致抗蚀剂层314，且在基板302的驱动区域304和像素区域305上，全面性地形成第二栅极介电层337。特别的是第二栅极介电层337全面性地形成于源极/漏极区324、325、第一介电层328、缓冲层308以及下电极309上。第二栅极介电层337可包括例如氧化硅、氮化硅、前述的组合、前述的堆叠层或其他介电常数约为或大于8的材料。值得注意的是，第二栅极介电层337作为储存电容中的电容介电层。在实施例中，第二栅极介电层337的沉积方式可包括CVD。
再参阅图7，在第二栅极介电层337上形成金属层400，在实施例中，金属层400的厚度约为
参阅图8，以已知的光刻蚀刻工艺图案化金属层400，分别形成栅极330、栅极332、栅极334以及上电极336在有源层310、有源层312、有源层3101及下电极309上方。如此，源极/漏极区325、沟道3102、第一介电层328、第二介电层337以及栅极334组成晶体管，例如在像素区域305的n型晶体管。值得注意的是，第一介电层328和第二介电层337介于栅极334与有源层3101之间，并且作为在像素区域305的晶体管的栅极介电层。同时，具有离子的下电极309，作为电容介电层的第二介电层337，以及上电极336组成如图8所示的储存电容。相对于栅极介电层而言，电容介电层较薄，并且电容介电层可以与栅极介电层不同。此外，如图5B中所示的第一介电层328较薄的部分以及第二介电层337也可设置于下电极309和上电极336之间，作为电容介电层。
源极/漏极区324、沟道320、第一介电层328、第二介电层337以及栅极330组成驱动区域304的n型晶体管，在后续的p型源极/漏极工艺后，有源层312具有p型掺杂区(未图示)，其与第一介电层328、第二介电层337以及栅极332组成驱动区域304的p型晶体管。
图9为显示本发明实施例的包括薄膜晶体管阵列基板的液晶显示装置200的另一剖面图，再参阅图8，选择性地进行蚀刻工艺以移除未被栅极330、栅极332、栅极334以及上电极336覆盖的部分的第二介电层337，形成图案化的第二介电层338。在此实施例中，源极/漏极区325、沟道3102、第一介电层328、图案化的第二介电层338以及栅极334组成在像素区域305的n型晶体管。值得注意的是，第一介电层328和图案化的第二介电层338作为在像素区域305的晶体管的栅极介电层。同时，具有离子的下电极309，作为电容介电层的图案化的第二介电层338，以及上电极336组成如图9中所示的储存电容307。
源极/漏极区324、沟道320、第一介电层328、图案化的第二介电层338以及栅极330组成在驱动区域304的n型晶体管。在后续的p型源极/漏极工艺后，有源层312具有p型掺杂区(未图示)，其与第一介电层328、图案化的第二介电层338以及栅极332组成驱动区域304的p型晶体管。
本发明的实施例具有许多优点，例如，不需增加掩模数量即可使得储存电容的介电层较栅极介电层薄，如此可得到单位面积具有较高电容值的储存电容。因此，如果使用具有相对较高介电常数的介电层例如Si3N4作为储存电容的电容介电层，并且该储存电容的电容值与已知的储存电容的电容值相同，则该储存电容的面积可以较已知的储存电容小，换言之，即可增加TFT-LCD的开口率。
图10显示实施例的影像显示系统，在此例中，以显示面板500或电子装置700实施。显示装置可被纳入显示面板500中，如图10所示，显示面板500包括显示装置，其例如为图9所示的液晶显示装置200。显示面板500可应用在各种电子装置中，如此例中的电子装置700。
一般而言，电子装置700可包括显示面板500以及输入单元600。更进一步地，输入单元600与显示面板500耦接，并传输信号(例如影像信号)至显示面板500以产生影像。电子装置700例如为移动电话、数字相机、个人数字助理(PDA)、笔记型电脑、桌上型电脑、电视、车用显示器、可携式DVD播放机、全球定位系统、数字相框或航空电子显示器。
虽然本发明已披露优选实施例如上，然其并非用以限定本发明，本领域的一般技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视后附的权利要求界定为准。
Claims (14)
1.一种影像显示系统，包括：
薄膜晶体管阵列基板，包括：
基板，具有像素区域；
源极/漏极区，设置于该基板之上，位于该像素区域的有源层范围内；
下电极，设置于该基板之上，位于该像素区域内；
上电极，设置于该下电极之上；
第一介电层，设置于该有源层上；
第二介电层，设置于该第一介电层上，其中该第二介电层设置于该下电极与该上电极之间；以及
栅极，设置于该有源层之上，其中该第一和第二介电层介于该栅极与该有源层之间，且该下电极与该源极/漏极区的材料为注入离子的半导体层，其中该栅极与该有源层之间的该第一和第二介电层的总厚度大于该下电极与该上电极之间的该第一和第二介电层的总厚度。
2.如权利要求1所述的影像显示系统，其中该下电极与该源极/漏极区位于同一层。
3.如权利要求1所述的影像显示系统，其中该下电极与该源极/漏极区掺杂有相同离子。
4.如权利要求1所述的影像显示系统，其中该有源层与该下电极包括多晶硅，该栅极与该上电极包括金属。
5.如权利要求1所述的影像显示系统，其中该第一介电层具有薄的部分延伸至该下电极上，且该薄的部分的厚度介于至之间。
6.如权利要求1所述的影像显示系统，其中该第一介电层与该第二介电层为图案化的介电层。
7.如权利要求1所述的影像显示系统，其中该第二介电层包括氧化硅、氮化硅、介电常数大于8的材料或前述的组合。
8.如权利要求1所述的影像显示系统，进一步包括液晶显示装置，该液晶显示装置包含该薄膜晶体管阵列基板。
9.如权利要求8所述的影像显示系统，进一步包括电子装置，该电子装置包括：
该液晶显示装置；以及
输入单元，与该液晶显示装置耦接，其中该输入单元传输信号至该液晶显示装置，以使该液晶显示装置显示影像，且其中该电子装置为移动电话、数字相机、个人数字助理、笔记型电脑、桌上型电脑、电视、车用显示器、可携式DVD播放机、全球定位系统、数字相框或航空电子显示器。
10.一种影像显示系统的制造方法，包括：
形成薄膜晶体管阵列基板，其包括以下步骤：
提供基板，具有像素区域；
形成半导体层在该基板的该像素区域之上；
图案化该半导体层，形成有源层和下电极于该像素区域内；
形成第一介电层，覆盖该有源层和该下电极；
形成掩模层，覆盖该有源层之上的该第一介电层；
部分地移除该第一介电层，暴露出该下电极或留下该第一介电层的薄的部分在该下电极上；
在该有源层中注入离子，形成源极/漏极区；
形成第二介电层，覆盖该第一介电层和该下电极；
形成金属层，覆盖该第二介电层；以及
图案化该金属层，分别形成栅极和上电极于该有源层和该下电极之上。
11.如权利要求10所述的影像显示系统的制造方法，其中在该部分地移除该第一介电层的步骤之后，暴露出该有源层，且形成图案化的第一介电层。
12.如权利要求10所述的影像显示系统的制造方法，其中在该有源层的离子注入步骤中，该离子同时注入该下电极中。
13.如权利要求10所述的影像显示系统的制造方法，还包括部分地移除未被该栅极和该上电极覆盖的该第二介电层。
14.如权利要求10所述的影像显示系统的制造方法，其中该第一介电层的该薄的部分的厚度介于至
之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/052,197 US8045082B2 (en) | 2008-03-20 | 2008-03-20 | System for display images and fabrication method thereof |
| US12/052,197 | 2008-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101540331A CN101540331A (zh) | 2009-09-23 |
| CN101540331B true CN101540331B (zh) | 2013-11-20 |
Family
ID=41088511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100092394A Expired - Fee Related CN101540331B (zh) | 2008-03-20 | 2009-02-25 | 影像显示系统及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8045082B2 (zh) |
| CN (1) | CN101540331B (zh) |
| TW (1) | TWI383230B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8617941B2 (en) * | 2011-01-16 | 2013-12-31 | International Business Machines Corporation | High-speed graphene transistor and method of fabrication by patternable hard mask materials |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767930A (en) * | 1994-05-20 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Active-matrix liquid crystal display and fabrication method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833883B2 (en) * | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
| KR100617031B1 (ko) * | 2003-12-30 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치 및 그 제조방법 |
| TWI297548B (en) * | 2006-06-19 | 2008-06-01 | Au Optronics Corp | Pixel structure for flat panel display and method for fabricating the same |
| TW200814326A (en) * | 2006-09-08 | 2008-03-16 | Wintek Corp | Thin film transistor liquid crystal display panel and the method of making same |
-
2008
- 2008-03-20 US US12/052,197 patent/US8045082B2/en active Active
-
2009
- 2009-02-20 TW TW098105425A patent/TWI383230B/zh not_active IP Right Cessation
- 2009-02-25 CN CN2009100092394A patent/CN101540331B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767930A (en) * | 1994-05-20 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Active-matrix liquid crystal display and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200941104A (en) | 2009-10-01 |
| US20090237580A1 (en) | 2009-09-24 |
| US8045082B2 (en) | 2011-10-25 |
| TWI383230B (zh) | 2013-01-21 |
| CN101540331A (zh) | 2009-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592628B2 (en) | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions | |
| US6509614B1 (en) | TFT-LCD formed with four masking steps | |
| US10249734B2 (en) | Poly-silicon thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| CN102522410B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| US20070007524A1 (en) | Thin film transistor plate and method of fabricating the same | |
| JPH05142577A (ja) | マトリクス回路駆動装置 | |
| US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| CN105793996A (zh) | 自对准金属氧化物tft | |
| US20050258488A1 (en) | Serially connected thin film transistors and fabrication methods thereof | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| US20060183263A1 (en) | Structure and Manufacturing Method of An Image TFT Array | |
| US20090085039A1 (en) | Image display system and fabrication method thereof | |
| US20120280332A1 (en) | Pixel structure and method for fabricating the same | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN107634034A (zh) | 主动阵列开关的制造方法 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| CN101540331B (zh) | 影像显示系统及其制造方法 | |
| CN108598040B (zh) | 阵列基板及其制造方法、驱动晶体管、显示面板 | |
| US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| US6731352B2 (en) | Method for fabricating liquid crystal display | |
| JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN101399273A (zh) | 图像显示系统及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: QIMEI ELECTRONIC CO LTD Free format text: FORMER OWNER: TONGBAO OPTOELECTRONICS CO., LTD. Effective date: 20131107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INNOLUX DISPLAY CORPORATION Free format text: FORMER NAME: QIMEI ELECTRONIC CO LTD |
|
| CP03 | Change of name, title or address |
Address after: Hsinchu Science Park, Taiwan, China Patentee after: INNOLUX DISPLAY CORP. Address before: Miaoli County, Taiwan, China Patentee before: CHI MEI OPTOELECTRONICS CORP. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131107 Address after: Miaoli County, Taiwan, China Patentee after: CHI MEI OPTOELECTRONICS CORP. Address before: Hsinchu science industry zone, Taiwan, China Patentee before: TOPPOLY OPTOELECTRONICS Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131120 Termination date: 20200225 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |