CN108598040B - 阵列基板及其制造方法、驱动晶体管、显示面板 - Google Patents

阵列基板及其制造方法、驱动晶体管、显示面板 Download PDF

Info

Publication number
CN108598040B
CN108598040B CN201710142461.6A CN201710142461A CN108598040B CN 108598040 B CN108598040 B CN 108598040B CN 201710142461 A CN201710142461 A CN 201710142461A CN 108598040 B CN108598040 B CN 108598040B
Authority
CN
China
Prior art keywords
active medium
pattern
substrate
gate
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710142461.6A
Other languages
English (en)
Other versions
CN108598040A (zh
Inventor
徐文清
刘明悬
王静
张小祥
郭会斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710142461.6A priority Critical patent/CN108598040B/zh
Priority to PCT/CN2017/109284 priority patent/WO2018161624A1/en
Priority to EP17861198.4A priority patent/EP3596753B1/en
Priority to US15/769,492 priority patent/US10644035B2/en
Priority to JP2018523816A priority patent/JP7001590B2/ja
Publication of CN108598040A publication Critical patent/CN108598040A/zh
Priority to US16/809,794 priority patent/US10943927B2/en
Application granted granted Critical
Publication of CN108598040B publication Critical patent/CN108598040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种阵列基板及其制造方法、驱动晶体管、显示面板，属于显示技术领域。阵列基板包括像素电路和有机发光二极管，像素电路包括：驱动晶体管和开关晶体管，驱动晶体管包括第一有源介质，开关晶体管包括第二有源介质，第一有源介质和第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。本申请解决了OLED显示面板的显示效果较差的问题，提高了OLED显示面板的显示效果，本申请用于显示面板。

Description

阵列基板及其制造方法、驱动晶体管、显示面板
技术领域
本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法、驱动晶体管、显示面板。
背景技术
有机发光二极管(英文：Organic Light-Emitting Diode；简称：OLED)显示面板包括阵列基板。阵列基板包括：衬底基板，衬底基板上设置有多个阵列排布的像素区域，每个像素区域内设置有一个OLED和一个像素电路，该像素电路用于控制该OLED发光。
在一个像素区域内，像素电路可以包括开关晶体管和驱动晶体管，驱动晶体管和开关晶体管均为多晶硅晶体管。开关晶体管的源极和栅极均与控制集成电路(英文：Integrated Circuit；简称：IC)相连接，开关晶体管的漏极与驱动晶体管的栅极相连，驱动晶体管的源极和漏极分别与控制IC和OLED串联。当需要控制该像素区域内的OLED发光时，控制IC可以首先向开关晶体管的栅极输入第一导通电压将开关晶体管导通，并向开关晶体管的源极输入第二导通电压，使得第二导通电压从开关晶体管的漏极输入至驱动晶体管的栅极，将驱动晶体管导通。然后，控制IC可以向驱动晶体管的源极输入驱动电压，驱动晶体管能够根据该驱动电压向OLED输入驱动电流，使得OLED在驱动电流的作用下发光。需要说明的是，驱动晶体管对驱动电压进行处理得到的驱动电流与该驱动晶体管的阈值电压相关，也即，当两个驱动晶体管的阈值电压不同时，两个驱动晶体管对驱动电压处理得到的驱动电流不同。
由于多晶硅晶体管的阈值电压与多晶硅晶体管中有源介质(多晶硅)的晶粒尺寸的均一度正相关，且衬底基板上的多个驱动晶体管中多晶硅薄膜的晶粒尺寸不同，各个像素区域的OLED上的驱动电流不同，因此，各个像素区域发出的光的亮度不同，OLED显示面板的显示效果较差。
发明内容
为了解决OLED显示面板的显示效果较差的问题，本申请提供了一种阵列基板及其制造方法、驱动晶体管、显示面板。所述技术方案如下：
第一方面，提供了一种阵列基板，所述阵列基板包括像素电路和有机发光二极管，所述像素电路包括：驱动晶体管和开关晶体管，
所述驱动晶体管包括第一有源介质，所述开关晶体管包括第二有源介质，所述第一有源介质和所述第二有源介质均为多晶硅，且所述第一有源介质的晶粒尺寸小于所述第二有源介质的晶粒尺寸。
可选的，所述驱动晶体管还包括：第一栅极、第一源漏极和第一栅绝缘块，所述开关晶体管还包括：第二栅极、第二源漏极和第二栅绝缘块，
所述第一栅绝缘块的厚度大于所述第二栅绝缘块的厚度。
可选的，所述阵列基板还包括：衬底基板；
所述衬底基板上设置有缓冲层；
设置有所述缓冲层的衬底基板上设置有所述像素电路。
第二方面，提供了一种阵列基板的制造方法，所述方法包括：
制造像素电路；
制造有机发光二极管，所述有机发光二极管与所述像素电路相连接；
其中，所述像素电路包括：驱动晶体管和开关晶体管，所述驱动晶体管包括第一有源介质，所述开关晶体管包括第二有源介质，所述第一有源介质和所述第二有源介质均为多晶硅，且所述第一有源介质的晶粒尺寸小于所述第二有源介质的晶粒尺寸。
可选的，所述制造像素电路，包括：
在衬底基板上形成非晶硅层；
在形成有所述非晶硅层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成预设图案，所述预设图案在所述衬底基板上的正投影区域为预设区域，所述预设图案对激光的吸收率大于零；
对形成有所述预设图案的衬底基板进行激光退火，使得所述非晶硅层变为多晶硅层；
去除所述预设图案；
对去除所述预设图案后的衬底基板进行处理，得到所述驱动晶体管和所述开关晶体管；
其中，所述驱动晶体管的第一有源介质和所述开关晶体管的第二有源介质均位于所述多晶硅层，且所述第一有源介质在所述衬底基板上的正投影位于所述预设区域内，所述第二有源介质在所述衬底基板上的正投影位于所述预设区域外。
可选的，所述对去除所述预设图案后的衬底基板进行处理，得到所述驱动晶体管和所述开关晶体管，包括：
对去除所述预设图案后的衬底基板进行图案化处理，得到多晶硅图案和栅绝缘图案，所述多晶硅图案包括所述第一有源介质和所述第二有源介质，所述栅绝缘图案包括：叠加在所述第一有源介质上的第一栅绝缘块，以及叠加在所述第二有源介质上的第二栅绝缘块；
在形成有所述栅绝缘图案的衬底基板上形成栅极图案，所述栅极图案包括：叠加在所述第一栅绝缘块上的第一栅极，以及叠加在所述第二栅绝缘块上的第二栅极；
在形成有所述栅极图案的衬底基板上形成层间绝缘层；
在形成有所述层间绝缘层的衬底基板上形成源漏极图案，所述源漏极图案包括第一源漏极和第二源漏极，所述第一源漏极与所述第一有源介质相连接，所述第二源漏极与所述第二有源介质相连接；
其中，所述驱动晶体管包括：所述第一栅极、所述第一源漏极和所述第一有源介质，所述开关晶体管包括：所述第二栅极、所述第二源漏极和所述第二有源介质。
可选的，预设刻蚀液能够分别刻蚀所述预设图案和所述栅绝缘层，所述去除所述预设图案，包括：
采用所述预设刻蚀液对激光退火后的衬底基板进行刻蚀，去除所述预设图案，并减薄所述栅绝缘层中未覆盖有所述预设图案的区域。
可选的，在形成有所述栅极图案的衬底基板上形成层间绝缘层之前，所述方法还包括：
对所述多晶硅图案进行掺杂，所述第一有源介质中被掺杂的区域与所述第一源漏极相连接，所述第二有源介质中被掺杂的区域与所述第二源漏极相连接。
可选的，所述预设图案为非晶硅图案。
可选的，所述非晶硅层的厚度为500埃，所述非晶硅图案的厚度范围为100埃至200埃。
可选的，所述第一有源介质中未被掺杂的区域在所述衬底基板上的正投影区域与所述第一栅极在所述衬底基板上的正投影区域重合；
所述第二有源介质中未被掺杂的区域在所述衬底基板上的正投影区域与所述第二栅极在所述衬底基板上的正投影区域重合。
可选的，在所述制造像素电路之前，所述方法还包括：在所述衬底基板上形成缓冲层；
所述制造像素电路，包括：在形成有所述缓冲层的衬底基板上制造所述像素电路。
第三方面，提供了一种驱动晶体管，所述驱动晶体管包括：第一有源介质，
所述第一有源介质的晶粒尺寸小于开关晶体管的第二有源介质的晶粒尺寸，所述第一有源介质和所述第二有源介质均为多晶硅。
可选的，所述驱动晶体管还包括：第一栅极、第一源漏极和第一栅绝缘块，
所述第一栅绝缘块的厚度大于所述开关晶体管中第二栅绝缘块的厚度。
第四方面，提供了一种显示面板，所述显示面板包括：第一方面所述的阵列基板。
本申请提供的技术方案带来的有益效果是：
在阵列基板中，驱动晶体管中的第一有源介质和开关晶体管中的第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。也即，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。又由于在晶粒尺寸越小时，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显，进而使得OLED显示面板上的各个驱动晶体管输入至OLED上的驱动电流趋于相同，使得各个像素区域发出的光的亮度趋于相同，提高了OLED显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-1为本发明实施例提供的一种阵列基板的结构示意图；
图1-2为本发明实施例提供的两种晶粒尺寸示意图；
图2为本发明实施例提供的一种阵列基板的制造方法的方法流程图；
图3为本发明实施例提供的另一种阵列基板的制造方法的方法流程图；
图4为本发明实施例提供的阵列基板的第一种局部结构示意图；
图5为本发明实施例提供的阵列基板的第二种局部结构示意图；
图6为本发明实施例提供的阵列基板的第三种局部结构示意图；
图7为本发明实施例提供的阵列基板的第四种局部结构示意图；
图8为本发明实施例提供的一种激光退火示意图；
图9为本发明实施例提供的阵列基板的第五种局部结构示意图；
图10为本发明实施例提供的一种得到驱动晶体管和开关晶体管的方法流程图；
图11为本发明实施例提供的阵列基板的第六种局部结构示意图；
图12为本发明实施例提供的阵列基板的第七种局部结构示意图；
图13为本发明实施例提供的阵列基板的第八种局部结构示意图；
图14为本发明实施例提供的阵列基板的第九种局部结构示意图；
图15为本发明实施例提供的阵列基板的第十种局部结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
图1-1为本发明实施例提供的一种阵列基板的结构示意图，如图1-1所示，该阵列基板0可以包括像素电路和有机发光二极管02(图1-1中仅仅示出了有机发光二极管02中的一个电极)，该像素电路可以包括：驱动晶体管和开关晶体管。
驱动晶体管包括第一有源介质A1，开关晶体管包括第二有源介质A2，第一有源介质A1和第二有源介质A2均为多晶硅，且第一有源介质A1的晶粒尺寸(也即第一有源介质中晶粒的尺寸)小于第二有源介质A2的晶粒尺寸(也即第二有源介质中晶粒的尺寸)。
综上所述，由于本发明实施例提供的阵列基板中，驱动晶体管中的第一有源介质和开关晶体管中的第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。也即，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。又由于在晶粒尺寸越小时，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显，进而使得OLED显示面板上的各个驱动晶体管输入至OLED上的驱动电流趋于相同，使得各个像素区域发出的光的亮度趋于相同，提高了OLED显示面板的显示效果。
示例的，本发明实施例中提到的多晶硅均可以为低温多晶硅。
图1-2为本发明实施例提供的两种晶粒尺寸示意图，如图1-2所示，当晶粒尺寸较大时，晶粒尺寸较不均一；当晶粒尺寸较小时，晶粒尺寸较均一。
可选的，图1-1所示的驱动晶体管还可以包括：第一栅极B1、第一源漏极C1和第一栅绝缘块D1，开关晶体管还可以包括：第二栅极B2、第二源漏极C2和第二栅绝缘块D2，且第一栅绝缘块D1的厚度大于第二栅绝缘块D2的厚度。需要说明的是，当晶体管中的栅绝缘块的厚度越大时，晶体管的亚阈值摆幅(英文：Subthreshold swing；简称：SS)因子越大，且在实际应用中为了有效的控制灰阶，驱动晶体管相较于开关晶体管需要更大的SS因子，因此，本发明实施例中可以设置驱动晶体管中的第一栅绝缘块D1的厚度大于开关晶体管中第二栅绝缘块D2的厚度，具体为第一栅极B1下方的栅绝缘块D1的厚度H1大于第二栅极B2下方的栅绝缘块D2的厚度H2。
可选的，驱动晶体管还可以包括：层间绝缘层012，第一源漏极C1可以通过层间绝缘层012上的过孔与第一有源介质A1相连接，第二源漏极C2可以通过层间绝缘层012上的过孔与第二有源介质A2相连接。第一源漏极C1和第二源漏极C2上还可以形成有平坦层014，平坦层014上可以形成有该有机发光二极管02，且有机发光二极管02通过平坦层014上的过孔与像素电路相连接。
进一步的，阵列基板0还可以包括：衬底基板03，衬底基板03上设置有缓冲层04；设置有缓冲层04的衬底基板03上设置有像素电路。也即，本发明实施例中在制造像素电路前，可以在衬底基板03上先形成一层缓冲层04，以减小衬底基板03表面存在的杂质对像素电路的影响。示例的，有机发光二极管02也可以设置在衬底基板03上，或者设置在衬底基板03上的缓冲层04上。
相关技术中，驱动晶体管向发光二极管输出的电流IOLED满足公式：IOLED＝γ*(Vgs-Vth)2；其中，Vgs为驱动晶体管的栅极与源极之间的电压差，Vth为驱动晶体管的阈值电压，γ为与驱动晶体管的特征尺寸及工艺参数决定的系数。也即，驱动晶体管输出的电流与驱动晶体管的阈值电压Vth相关，当两个驱动晶体管的阈值电压不同时，两个驱动晶体管向有机发光二极管输出的驱动电流不同。且多晶硅晶体管的阈值电压与多晶硅晶体管中有源介质(多晶硅)的晶粒尺寸的均一度正相关。进一步的，多晶硅晶粒尺寸的大小与多晶硅晶粒尺寸的均一度也呈正相关，同时，多晶硅晶粒尺寸的大小还与晶体管的开态电流的大小呈正相关。开关晶体管由于需要具有较大的开态电流，因此需要设置开关晶体管中有源介质的晶粒尺寸较大。
相关技术中的像素电路中的开关晶体管中有源介质的晶粒尺寸和驱动晶体管中有源介质的晶粒尺寸相等，虽然开关晶体管中有源介质的晶粒尺寸较大，满足开关晶体管具有较大开态电流的要求，但此时驱动晶体管中有源介质的晶粒尺寸较大，驱动晶体管中有源介质的晶粒尺寸较不均一，驱动晶体管中有源介质的晶粒尺寸的不均一所引起的阈值电压的不均一较明显。
本发明实施例中，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。且在晶粒尺寸越小时，晶粒尺寸越均一，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显。且驱动晶体管对驱动电压进行处理得到的驱动电流与该驱动晶体管的阈值电压相关，两个驱动晶体管的阈值电压较相似时，两个驱动晶体管对驱动电压处理得到的驱动电流较相似。因此，显示面板上各个驱动晶体管输入至OLED上的驱动电流趋于相同。
可选的，本发明实施例中开关晶体管中第二有源介质的晶粒尺寸可以等于相关技术中开关晶体管中有源介质的晶粒尺寸，本发明实施例中开关晶体管中第二有源介质的晶粒尺寸也可以不等于相关技术中开关晶体管中有源介质的晶粒尺寸，本发明实施例对此不作限定。但是，由于本发明实施例中无需限定开关晶体管中第二有源介质的晶粒尺寸必须等于第一有源介质的晶粒尺寸，因此，可以根据需要设置较大晶粒尺寸的第二有源介质，从而保证开关晶体管具有较大的开态电流。
综上所述，由于本发明实施例提供的阵列基板中，驱动晶体管中的第一有源介质和开关晶体管中的第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。也即，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。又由于在晶粒尺寸越小时，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显，进而使得OLED显示面板上的各个驱动晶体管输入至OLED上的驱动电流趋于相同，使得各个像素区域发出的光的亮度趋于相同，提高了OLED显示面板的显示效果。
本发明实施例提供了一种驱动晶体管，该驱动晶体管可以为图1-1中的驱动晶体管，该驱动晶体管包括：第一有源介质A1，第一有源介质A1为多晶硅，且第一有源介质A1的晶粒尺寸小于由多晶硅制成的开关晶体管的第二有源介质A2的晶粒尺寸。
可选的，该驱动晶体管还可以包括：第一栅极B1、第一源漏极C1和第一栅绝缘块D1，第一栅绝缘块D1的厚度大于开关晶体管中第二栅绝缘块D2的厚度。
综上所述，由于本发明实施例提供的驱动晶体管中，第一有源介质和开关晶体管中的第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。也即，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。又由于在晶粒尺寸越小时，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显，进而使得OLED显示面板上的各个驱动晶体管输入至OLED上的驱动电流趋于相同，使得各个像素区域发出的光的亮度趋于相同，提高了OLED显示面板的显示效果。
本发明实施例提供了一种显示面板，该显示面板包括：图1-1所示的阵列基板。该显示装置可以为：电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，由于本发明实施例提供的显示面板中的阵列基板中，驱动晶体管中的第一有源介质和开关晶体管中的第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。也即，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。又由于在晶粒尺寸越小时，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显，进而使得OLED显示面板上的各个驱动晶体管输入至OLED上的驱动电流趋于相同，使得各个像素区域发出的光的亮度趋于相同，提高了OLED显示面板的显示效果。
图2为本发明实施例提供的一种阵列基板的制造方法的方法流程图，如图2所示，该阵列基板的制造方法可以包括：
步骤201、制造像素电路。
步骤202、制造有机发光二极管，发光二极管与像素电路相连接。
其中，像素电路包括：驱动晶体管和开关晶体管，驱动晶体管包括第一有源介质，开关晶体管包括第二有源介质，第一有源介质和第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。
综上所述，由于本发明实施例提供的阵列基板的制造方法所制造的阵列基板中，驱动晶体管中的第一有源介质和开关晶体管中的第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。也即，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。又由于在晶粒尺寸越小时，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显，进而使得OLED显示面板上的各个驱动晶体管输入至OLED上的驱动电流趋于相同，使得各个像素区域发出的光的亮度趋于相同，提高了OLED显示面板的显示效果。
图3为本发明实施例提供的另一种阵列基板的制造方法的方法流程图，如图3所示，该阵列基板的制造方法可以包括：
步骤301、在衬底基板上形成缓冲层。
在执行步骤301之前，本发明实施例还可以对衬底基板进行清洗，以尽可能的减少衬底基板上的杂质。之后，就可以在衬底基板03上形成如图4所示的缓冲层04。由于缓冲层04较干净，缓冲层上的杂质较少，如果在缓冲层04上制造像素电路，那么缓冲层上的杂质对像素电路的影响较小。
步骤302、在形成有缓冲层的衬底基板上形成非晶硅层。
如图5所示，在衬底基板03上形成缓冲层04后，就可以进一步的在缓冲层上制造像素电路，示例的，可以在形成有缓冲层04的衬底基板03上形成非晶硅层05，可选的，非晶硅层05的厚度可以为500埃。
示例地，可以采用涂覆、磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板03上沉积非晶硅层。
步骤303、在形成有非晶硅层的衬底基板上形成栅绝缘层。
如图6所示，在衬底基板03上形成非晶硅层05后，就可以在形成有非晶硅层05的衬底基板03上形成栅绝缘层06。
步骤304、在形成有栅绝缘层的衬底基板上形成预设图案。
如图7所示，在衬底基板03上形成缓冲层04、非晶硅层05和栅绝缘层06之后，就可以在形成有栅绝缘层的衬底基板03上形成预设图案07。且该预设图案07在衬底基板03上的正投影区域为预设区域X，由于该预设图案07的厚度不为零，因此预设图案07对激光的吸收率大于零。
示例的，预设图案07的材质可以为非晶硅，预设图案07可以为非晶硅图案，且非晶硅图案的厚度范围可以为100埃至200埃。
在形成该非晶硅图案时，可以首先采用涂覆、磁控溅射、热蒸发或者PECVD等方法在衬底基板03上沉积一层非晶硅材质层，然后采用一次构图工艺对该非晶硅材质层进行处理就可以得到非晶硅图案。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对非晶硅材质层进行处理包括：在非晶硅材质层上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在非晶硅材质层上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可得到非晶硅图案。
步骤305、对形成有预设图案的衬底基板进行激光退火，使得非晶硅层变为多晶硅层。
示例的，如图8所示，在形成预设图案07后，可以对形成有预设图案07的衬底基板03进行激光退火，使得步骤302中形成的非晶硅层05在激光的作用下变为多晶硅层08。激光退火可以为准分子激光退火(英文：Excimer laser annealing；简称：ELA)。
需要说明的是，多晶硅层08可以包括第一区域Y1和第二区域Y2，其中，第一区域Y1在衬底基板03上的正投影区域为预设区域X，第二区域Y2在衬底基板03上的正投影区域位于预设区域X之外。在进行激光退火时，由于预设图案07覆盖在第一区域Y1上方，因此，预设图案07能够吸收部分需要照射至第一区域Y1的激光，从而使得第一区域Y1吸收到的激光较少，而第二区域Y2吸收到的激光较多。且吸收到的激光越少，多晶硅的晶粒尺寸就越小，因此，在步骤305中激光退火后，第一区域Y1的晶粒尺寸就小于第二区域Y2的晶粒尺寸。实际应用中，可以通过调整预设图案的厚度改变预设图案对激光的吸收程度，改变第一区域Y1吸收到的激光的多少，从而改变第一区域Y1的晶粒尺寸。
在后续需要形成的驱动晶体管的第一有源介质和开关晶体管的第二有源介质均可以位于该多晶硅层，且第一有源介质在衬底基板上的正投影可以位于预设区域内，第二有源介质在衬底基板上的正投影可以位于预设区域外。
步骤306、去除预设图案。
如图9所示，在得到多晶硅层08后，可以将预设图案07去除。
示例的，预设刻蚀液能够分别刻蚀预设图案07和栅绝缘层06，也即预设刻蚀液能够分别与预设图案07和栅绝缘层06发生化学反应。在去除预设图案07时，可以采用预设刻蚀液对激光退火后的衬底基板03进行刻蚀，完全去除预设图案07，并减薄图7中栅绝缘层06中未覆盖有预设图案07的区域，得到如图9所示的结构。
也即，在步骤306之后，栅绝缘层06包括第三区域Y3和第四区域Y4，第三区域Y3在衬底基板03上的正投影区域为预设区域X，第四区域Y4在衬底基板03上的正投影区域位于预设区域X之外。第三区域Y3的厚度H1大于第四区域Y4的厚度H2。
步骤307、对去除预设图案后的衬底基板进行处理，得到驱动晶体管和开关晶体管。
如图10所示，步骤307可以括：
步骤3071、对去除预设图案后的衬底基板进行图案化处理，得到多晶硅图案和栅绝缘图案。
请结合图9和图11，在步骤3071中可以对去除预设图案后的衬底基板进行图案化处理，去除多晶硅层08中的部分区域得到多晶硅图案09，以及去除栅绝缘层06中的部分区域得到栅绝缘图案010。
需要说明的是，多晶硅图案09可以包括第一有源介质A1和第二有源介质A2，栅绝缘图案010可以包括：叠加在第一有源介质A1上的第一栅绝缘块D1，以及叠加在第二有源介质A2上的第二栅绝缘块D2。
步骤3072、在形成有栅绝缘图案的衬底基板上形成栅极图案。
如图12所示，步骤3072中可以在形成有栅绝缘图案010的衬底基板03上形成栅极图案011，该栅极图案011可以包括：叠加在第一栅绝缘块D1上的第一栅极B1，以及叠加在第二栅绝缘块D2上的第二栅极B2。
在形成栅极图案时，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在衬底基板03上沉积栅极材质层，然后采用一次构图工艺对该栅极材质层进行处理就可以得到栅极图案011。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对栅极材质层进行处理包括：在栅极材质层上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在栅极材质层上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可得到栅极图案011。
步骤3073、对多晶硅图案进行掺杂。
如图13所示，步骤3073中可以对多晶硅图案09中的第一有源介质A1和第二有源介质A2进行掺杂。示例的，第一有源介质A1中未被掺杂的区域a11在衬底基板03上的正投影区域可以与第一栅极B1在衬底基板03上的正投影区域重合，第一有源介质A1中被掺杂的区域a12为除未被掺杂的区域a11之外的区域；第二有源介质A2中未被掺杂的区域a21在衬底基板03上的正投影区域与第二栅极B2在衬底基板03上的正投影区域重合，第二有源介质A2中被掺杂的区域a22为除被掺杂的区域a21之外的区域。
步骤3074、在形成有栅极图案的衬底基板上形成层间绝缘层。
如图14所示，步骤3074中可以在形成有栅极图案011的衬底基板03上形成层间绝缘层012。
步骤3075、在形成有层间绝缘层的衬底基板上形成源漏极图案。
如图15所示，步骤3075中可以在形成有层间绝缘层的衬底基板03上形成源漏极图案013，该源漏极图案013可以包括第一源漏极C1和第二源漏极C2，第一源漏极C1可以通过层间绝缘层012上的过孔与第一有源介质A1相连接，第二源漏极C2可以通过层间绝缘层012上的过孔与第二有源介质A2相连接。可选的，第一有源介质A1中被掺杂的区域a12可以与第一源漏极C1相连接，第二有源介质A2中被掺杂的区域a22可以与第二源漏极C2相连接。
在执行完毕3075之后，就可以得到像素电路中的驱动晶体管和开关晶体管，其中，驱动晶体管可以包括：第一栅极B1、第一源漏极C1和第一有源介质A1，开关晶体管可以包括：第二栅极B1、第二源漏极C1和第二有源介质A1。第一有源介质和第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。
相关技术中，驱动晶体管向发光二极管输出的电流IOLED满足公式：IOLED＝γ*(Vgs-Vth)2；其中，Vgs为驱动晶体管的栅极与源极之间的电压差，Vth为驱动晶体管的阈值电压，γ为与驱动晶体管的特征尺寸及工艺参数决定的系数。也即，驱动晶体管输出的电流与驱动晶体管的阈值电压Vth相关，当两个驱动晶体管的阈值电压不同时，两个驱动晶体管向有机发光二极管输出的驱动电流不同。且多晶硅晶体管的阈值电压与多晶硅晶体管中有源介质(多晶硅)的晶粒尺寸的均一度正相关。进一步的，多晶硅晶粒尺寸的大小与多晶硅晶粒尺寸的均一度也呈正相关，同时，多晶硅晶粒尺寸的大小还与晶体管的开态电流的大小呈正相关。开关晶体管由于需要具有较大的开态电流，因此需要设置开关晶体管中有源介质的晶粒尺寸较大。
相关技术中的像素电路中的开关晶体管中有源介质的晶粒尺寸和驱动晶体管中有源介质的晶粒尺寸相等，虽然开关晶体管中有源介质的晶粒尺寸较大，满足开关晶体管具有较大开态电流的要求，但此时驱动晶体管中有源介质的晶粒尺寸较大，驱动晶体管中有源介质的晶粒尺寸较不均一，驱动晶体管中有源介质的晶粒尺寸的不均一所引起的阈值电压的不均一较明显。
本发明实施例中，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。且在晶粒尺寸越小时，晶粒尺寸越均一，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显。且驱动晶体管对驱动电压进行处理得到的驱动电流与该驱动晶体管的阈值电压相关，两个驱动晶体管的阈值电压较相似时，两个驱动晶体管对驱动电压处理得到的驱动电流较相似。因此，显示面板上各个驱动晶体管输入至OLED上的驱动电流趋于相同。
可选的，本发明实施例中开关晶体管中第二有源介质的晶粒尺寸可以等于相关技术中开关晶体管中有源介质的晶粒尺寸，本发明实施例中开关晶体管中第二有源介质的晶粒尺寸也可以不等于相关技术中开关晶体管中有源介质的晶粒尺寸，本发明实施例对此不作限定。但是，由于本发明实施例中无需限定开关晶体管中第二有源介质的晶粒尺寸必须等于第一有源介质的晶粒尺寸，因此，可以根据需要设置较大晶粒尺寸的第二有源介质，从而保证开关晶体管具有较大的开态电流。
第一栅绝缘块的厚度大于第二栅绝缘块的厚度。需要说明的是，当晶体管中的栅绝缘块的厚度越大时，晶体管的SS因子越大，且在实际应用中为了有效的控制灰阶，驱动晶体管0相较于开关晶体管需要更大的SS因子，因此，本发明实施例中可以设置驱动晶体管中的第一栅绝缘块的厚度大于开关晶体管中第二栅绝缘块的厚度，具体为第一栅极下方的栅绝缘块的厚度大于第二栅极下方的栅绝缘块的厚度。
步骤308、制造有机发光二极管，有机发光二极管与像素电路相连接。
在执行步骤308时可以在形成有源漏极图案013的衬底基板03上形成如图2所示的平坦层014，并在形成有平坦层014的衬底基板013上形成如图2所示的有机发光二极管02(图2中仅仅示出了有机发光二极管02中的一个电极)。且有机发光二极管02通过平坦层014上的过孔与像素电路相连接。
综上所述，由于本发明实施例提供的阵列基板的制造方法所制造的阵列基板中，驱动晶体管中的第一有源介质和开关晶体管中的第二有源介质均为多晶硅，且第一有源介质的晶粒尺寸小于第二有源介质的晶粒尺寸。也即，在将开关晶体管的第二有源介质的晶粒尺寸作为标准尺寸时，驱动晶体管的第一有源介质的晶粒尺寸小于标准尺寸。又由于在晶粒尺寸越小时，晶粒尺寸的不均一所引起的驱动晶体管的阈值电压的不均一就越不明显，进而使得OLED显示面板上的各个驱动晶体管输入至OLED上的驱动电流趋于相同，使得各个像素区域发出的光的亮度趋于相同，提高了OLED显示面板的显示效果。
需要说明的是，本发明实施例提供的驱动晶体管实施例、像素电路实施例、显示面板实施例以及阵列基板的制造方法实施例均可以互相参考，本发明实施例对此不作限定。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种阵列基板，其特征在于，所述阵列基板包括像素电路和有机发光二极管，所述像素电路包括：驱动晶体管和开关晶体管，
所述驱动晶体管包括第一有源介质、第一栅极、第一源漏极和第一栅绝缘块，所述开关晶体管包括第二有源介质、第二栅极、第二源漏极和第二栅绝缘块，所述第一有源介质和所述第二有源介质均为多晶硅，且所述第一有源介质的晶粒尺寸小于所述第二有源介质的晶粒尺寸，所述第一栅绝缘块的厚度大于所述第二栅绝缘块的厚度，所述多晶硅为低温多晶硅；
所述第一有源介质和所述第二有源介质均为非晶硅经过激光退火形成，且在所述非晶硅激光退火时，所述非晶硅上覆盖有栅极绝缘层，且所述栅极绝缘层与所述第一有源介质对应的位置上设置有非晶硅的预设图案。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：衬底基板；
所述衬底基板上设置有缓冲层；
设置有所述缓冲层的衬底基板上设置有所述像素电路。
3.一种阵列基板的制造方法，其特征在于，所述方法包括：
制造像素电路；
制造有机发光二极管，所述有机发光二极管与所述像素电路相连接；
其中，所述像素电路包括：驱动晶体管和开关晶体管，所述驱动晶体管包括第一有源介质、第一栅极、第一源漏极和第一栅绝缘块，所述开关晶体管包括第二有源介质、第二栅极、第二源漏极和第二栅绝缘块，所述第一有源介质和所述第二有源介质均为多晶硅，且所述第一有源介质的晶粒尺寸小于所述第二有源介质的晶粒尺寸，所述第一栅绝缘块的厚度大于所述第二栅绝缘块的厚度，所述多晶硅为低温多晶硅；所述第一有源介质和所述第二有源介质均为非晶硅经过激光退火形成，且在所述非晶硅激光退火时，所述非晶硅上覆盖有栅极绝缘层，且所述栅极绝缘层与所述第一有源介质对应的位置上设置有非晶硅的预设图案。
4.根据权利要求3所述的方法，其特征在于，所述制造像素电路，包括：
在衬底基板上形成非晶硅层；
在形成有所述非晶硅层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成预设图案，所述预设图案在所述衬底基板上的正投影区域为预设区域，所述预设图案对激光的吸收率大于零；
对形成有所述预设图案的衬底基板进行激光退火，使得所述非晶硅层变为多晶硅层；
去除所述预设图案；
对去除所述预设图案后的衬底基板进行处理，得到所述驱动晶体管和所述开关晶体管；
其中，所述驱动晶体管的第一有源介质和所述开关晶体管的第二有源介质均位于所述多晶硅层，且所述第一有源介质在所述衬底基板上的正投影位于所述预设区域内，所述第二有源介质在所述衬底基板上的正投影位于所述预设区域外。
5.根据权利要求4所述的方法，其特征在于，所述对去除所述预设图案后的衬底基板进行处理，得到所述驱动晶体管和所述开关晶体管，包括：
对去除所述预设图案后的衬底基板进行图案化处理，得到多晶硅图案和栅绝缘图案，所述多晶硅图案包括所述第一有源介质和所述第二有源介质，所述栅绝缘图案包括：叠加在所述第一有源介质上的第一栅绝缘块，以及叠加在所述第二有源介质上的第二栅绝缘块；
在形成有所述栅绝缘图案的衬底基板上形成栅极图案，所述栅极图案包括：叠加在所述第一栅绝缘块上的第一栅极，以及叠加在所述第二栅绝缘块上的第二栅极；
在形成有所述栅极图案的衬底基板上形成层间绝缘层；
在形成有所述层间绝缘层的衬底基板上形成源漏极图案，所述源漏极图案包括第一源漏极和第二源漏极，所述第一源漏极与所述第一有源介质相连接，所述第二源漏极与所述第二有源介质相连接。
6.根据权利要求4或5所述的方法，其特征在于，预设刻蚀液能够分别刻蚀所述预设图案和所述栅绝缘层，所述去除所述预设图案，包括：
采用所述预设刻蚀液对激光退火后的衬底基板进行刻蚀，去除所述预设图案，并减薄所述栅绝缘层中未覆盖有所述预设图案的区域。
7.根据权利要求5所述的方法，其特征在于，在形成有所述栅极图案的衬底基板上形成层间绝缘层之前，所述方法还包括：
对所述多晶硅图案进行掺杂，所述第一有源介质中被掺杂的区域与所述第一源漏极相连接，所述第二有源介质中被掺杂的区域与所述第二源漏极相连接。
8.根据权利要求3所述的方法，其特征在于，所述非晶硅的厚度为500埃，所述预设图案的厚度范围为100埃至200埃。
9.根据权利要求7所述的方法，其特征在于，
所述第一有源介质中未被掺杂的区域在所述衬底基板上的正投影区域与所述第一栅极在所述衬底基板上的正投影区域重合；
所述第二有源介质中未被掺杂的区域在所述衬底基板上的正投影区域与所述第二栅极在所述衬底基板上的正投影区域重合。
10.根据权利要求3所述的方法，其特征在于，
在所述制造像素电路之前，所述方法还包括：在衬底基板上形成缓冲层；
所述制造像素电路，包括：在形成有所述缓冲层的衬底基板上制造所述像素电路。
11.一种驱动晶体管，其特征在于，所述驱动晶体管包括：第一有源介质、第一栅极、第一源漏极和第一栅绝缘块，
所述第一有源介质的晶粒尺寸小于开关晶体管的第二有源介质的晶粒尺寸，所述第一有源介质和所述第二有源介质均为多晶硅，所述第一栅绝缘块的厚度大于所述开关晶体管中第二栅绝缘块的厚度，所述多晶硅为低温多晶硅；
所述第一有源介质和所述第二有源介质均为非晶硅经过激光退火形成，且在所述非晶硅激光退火时，所述非晶硅上覆盖有栅极绝缘层，且所述栅极绝缘层与所述第一有源介质对应的位置上设置有非晶硅的预设图案。
12.一种显示面板，其特征在于，所述显示面板包括：权利要求1或2所述的阵列基板。
CN201710142461.6A 2017-03-10 2017-03-10 阵列基板及其制造方法、驱动晶体管、显示面板 Active CN108598040B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201710142461.6A CN108598040B (zh) 2017-03-10 2017-03-10 阵列基板及其制造方法、驱动晶体管、显示面板
PCT/CN2017/109284 WO2018161624A1 (en) 2017-03-10 2017-11-03 Array substrate, fabrication method thereof, driving transistor and display panel
EP17861198.4A EP3596753B1 (en) 2017-03-10 2017-11-03 Fabrication method for array substrate
US15/769,492 US10644035B2 (en) 2017-03-10 2017-11-03 Array substrate, fabrication method thereof, driving transistor and display panel
JP2018523816A JP7001590B2 (ja) 2017-03-10 2017-11-03 アレイ基板およびその製造方法、駆動用トランジスタ、並びに表示パネル
US16/809,794 US10943927B2 (en) 2017-03-10 2020-03-05 Array substrate, fabrication method thereof, driving transistor and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710142461.6A CN108598040B (zh) 2017-03-10 2017-03-10 阵列基板及其制造方法、驱动晶体管、显示面板

Publications (2)

Publication Number Publication Date
CN108598040A CN108598040A (zh) 2018-09-28
CN108598040B true CN108598040B (zh) 2021-03-16

Family

ID=63447308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710142461.6A Active CN108598040B (zh) 2017-03-10 2017-03-10 阵列基板及其制造方法、驱动晶体管、显示面板

Country Status (5)

Country Link
US (2) US10644035B2 (zh)
EP (1) EP3596753B1 (zh)
JP (1) JP7001590B2 (zh)
CN (1) CN108598040B (zh)
WO (1) WO2018161624A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN114170967B (zh) * 2021-12-22 2024-08-16 云谷（固安）科技有限公司 阵列基板、阵列基板的制作方法和显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188183A (ja) 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
KR100466628B1 (ko) * 2002-11-12 2005-01-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
JP2005123571A (ja) 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
JP2005300786A (ja) 2004-04-09 2005-10-27 Sanyo Electric Co Ltd 表示装置及びその製造方法
TWI327447B (en) 2006-10-16 2010-07-11 Chimei Innolux Corp Method of fabricating a thin film transistor
CN101170076B (zh) * 2006-10-27 2011-05-18 奇美电子股份有限公司 有机电激发光元件的制造方法及影像显示系统
US20090072225A1 (en) * 2007-09-18 2009-03-19 Electronics And Telecommunications Research Institute Flat panel display device having organic thin film transistor and manufacturing method thereof
TWI367565B (en) 2008-02-05 2012-07-01 Chimei Innolux Corp Double-layered active area structure with a polysilicon layer and a microcrystalline silicon layer, method for manufactruing the same and its application
CN101593730A (zh) * 2008-05-29 2009-12-02 统宝光电股份有限公司 影像显示系统及其制造方法
CN101404142A (zh) * 2008-10-31 2009-04-08 南开大学 电流镜型tft-oled显示像素单元电路及制备方法
TWI423435B (zh) * 2009-01-16 2014-01-11 Innolux Corp 影像顯示系統及其製造方法
KR102132781B1 (ko) * 2013-07-12 2020-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103456765B (zh) 2013-09-10 2015-09-16 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法

Also Published As

Publication number Publication date
EP3596753B1 (en) 2024-10-16
US20190081084A1 (en) 2019-03-14
US20200203389A1 (en) 2020-06-25
WO2018161624A1 (en) 2018-09-13
JP2020512567A (ja) 2020-04-23
US10943927B2 (en) 2021-03-09
JP7001590B2 (ja) 2022-01-19
EP3596753A1 (en) 2020-01-22
CN108598040A (zh) 2018-09-28
EP3596753A4 (en) 2020-12-16
US10644035B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN103715196B (zh) 一种阵列基板及其制作方法、显示装置
KR101491567B1 (ko) 픽셀 및 구동영역에서 상이한 전기적 특성들을 갖는 박막트랜지스터 장치를 가지는 디스플레이 및 이를 제조하는방법
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US8704235B2 (en) Semiconductor circuit having capacitor and thin film transistor, flat panel display including the semiconductor circuit, and method of manufacturing the semiconductor circuit
US11355519B2 (en) Array substrate, manufacturing method thereof, and display device
WO2016101719A1 (zh) 阵列基板及其制作方法和显示装置
JPH05142577A (ja) マトリクス回路駆動装置
US20060246639A1 (en) Thin film transistor and method of fabricating the same
US8981377B2 (en) Semiconductor device and method of making the same
US20220254852A1 (en) Method for fabricating displaying backplane, displaying backplane and displaying device
US8299471B2 (en) Organic electroluminescent device and fabrication method thereof
US10943927B2 (en) Array substrate, fabrication method thereof, driving transistor and display panel
KR101425845B1 (ko) 반도체 장치 및 그 제작 방법
CN101789434B (zh) 影像显示系统及其制造方法
KR102103428B1 (ko) 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치
JP2008047872A (ja) 薄膜トランジスタデバイスを含む画像表示システムおよびその製造方法
CN108511457B (zh) 一种tft像素结构、阵列基板及其制作方法、显示装置
EP3163620A1 (en) Low temperature poly-silicon thin film transistor array substrate and manufacturing method therefor and display device
CN105633098A (zh) 一种驱动背板及其制备方法和应用
CN108321122B (zh) Cmos薄膜晶体管及其制备方法和显示装置
TWI434356B (zh) 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置
CN101540331B (zh) 影像显示系统及其制造方法
EP4210035A1 (en) Display panel, manufacturing method for display panel, and electronic device
KR100590250B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 평판표시 장치
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant