KR100496300B1 - 박막 트랜지스터를 구비한 평판표시장치 - Google Patents

박막 트랜지스터를 구비한 평판표시장치 Download PDF

Info

Publication number
KR100496300B1
KR100496300B1 KR10-2003-0020738A KR20030020738A KR100496300B1 KR 100496300 B1 KR100496300 B1 KR 100496300B1 KR 20030020738 A KR20030020738 A KR 20030020738A KR 100496300 B1 KR100496300 B1 KR 100496300B1
Authority
KR
South Korea
Prior art keywords
thin film
grain boundary
channel region
film transistor
grain
Prior art date
Application number
KR10-2003-0020738A
Other languages
English (en)
Other versions
KR20040085889A (ko
Inventor
구재본
박지용
이을호
김진수
정진웅
이창규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0020738A priority Critical patent/KR100496300B1/ko
Priority to US10/715,424 priority patent/US6876001B2/en
Priority to CNB2003101240593A priority patent/CN100517423C/zh
Publication of KR20040085889A publication Critical patent/KR20040085889A/ko
Priority to US10/989,643 priority patent/US7009207B2/en
Application granted granted Critical
Publication of KR100496300B1 publication Critical patent/KR100496300B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 TFT의 활성층의 크기를 변경하지 않고, 동일 구동전압을 가한 상태에서도 구동 TFT의 온 커런트를 낮추며, 스위칭 TFT의 높은 특성은 그대로 유지함과 동시에, 구동 TFT에 의한 휘도 균일도를 만족시키며, 발광 소자의 수명을 단축시키지 않도록 하기 위한 것으로, 발광 소자와, 적어도 채널 영역을 갖는 반도체 활성층을 구비하고, 상기 발광 소자에 데이터 신호를 전달하기 위한 스위칭 박막 트랜지스터와, 적어도 채널 영역을 갖는 반도체 활성층을 구비하고, 상기 데이터신호에 따라서 상기 발광 소자에 소정의 전류가 흐르도록 상기 발광 소자를 구동하는 구동 박막 트랜지스터를 포함하며, 적어도 상기 스위칭 박막 트랜지스터의 채널 영역과 구동 박막 트랜지스터의 채널 영역은 그 결정립의 모양 및 크기가 서로 다르게 구비된 것을 특징으로 하는 평판표시장치에 관한 것이다.

Description

박막 트랜지스터를 구비한 평판표시장치{Flat panel display with TFT}
본 발명은 박막 트랜지스터를 구비한 액티브 매트릭스형 평판표시장치에 관한 것으로서, 보다 상세하게는 다결정질 실리콘을 활성층으로 구비하고, 스위칭 박막 트랜지스터와 구동 박막 트랜지스터의 활성층 채널영역의 결정구조를 달리한 박막 트랜지스터를 구비한 평판 표시장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: TFT)는 각 화소의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 박막 트랜지스터는 기판 상에 고농도의 불순물로 도핑된 드레인 영역과 소스 영역 및 상기 드래인 영역과 소스 영역의 사이에 형성된 채널 영역을 갖는 반도체 활성층을 가지며, 이 반도체 활성층 상에 형성된 게이트 절연막 및 활성층의 채널영역 상부의 게이트 절연막 상에 형성된 게이트 전극으로 구성되는 데, 상기 반도체 활성층은 실리콘의 결정 상태에 따라 비정질 실리콘과 다결정질 실리콘으로 구분된다.
비정질 실리콘을 이용한 박막 트랜지스터는 저온 증착이 가능하다는 장점이 있으나, 전기적 특성과 신뢰성이 저하되고, 표시장치의 대면적화가 어려워 최근에는 다결정질 실리콘을 많이 사용하고 있다. 다결정질 실리콘은 수십 내지 수백 ㎠/V.s의 높은 이동도를 갖고, 고주파 동작 특성 및 누설 전류치가 낮아 고정세 및 대면적의 평판표시장치에 사용하기에 매우 적합하다.
한편, 상기와 같은 박막 트랜지스터는 전술한 바와 같이, 평판 표시장치에 있어 스위칭 소자나 화소의 구동소자로 사용되는 데, 능동 구동방식의 액티브 매트릭스(Active Matrix: AM)형 유기 전계 발광 표시장치는 각 부화소당 적어도 2개의 박막 트랜지스터(이하, "TFT"라 함)를 구비한다.
상기 유기 전계 발광 소자는 애노우드 전극과 캐소오드 전극의 사이에 유기물로 이루어진 발광층을 갖는다. 이 유기 전계 발광 소자는 이들 전극들에 양극 및 음극 전압이 각각 인가됨에 따라 애노우드 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 캐소오드 전극으로부터 전자 수송층을 경유하여 발광층으로 주입되어, 이 발광층에서 전자와 홀이 재결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성한다. 풀컬러 유기 전계 발광 표시장치의 경우에는 상기 유기 전계 발광 소자로서 적(R), 녹(G), 청(B)의 삼색을 발광하는 화소를 구비토록 함으로써 풀컬러를 구현한다.
이러한 액티브 매트릭스형 유기 전계 발광 표시장치(AMOLED)에 있어서, 점차 고해상도 패널이 요구되고 있는데, 이 때는 전술한 바와 같은 고성능의 다결정질 실리콘으로 형성한 박막 트랜지스터가 오히려 문제를 야기시키게 된다.
즉, 종래의 액티브 매트릭스형 유기 전계 발광 표시장치 등 액티브 매트릭스형 평판표시장치에서는 동일한 다결정질 실리콘으로 스위칭 박막 트랜지스터와 구동 박막 트랜지스터가 제조되어 구동 박막 트랜지스터와 스위칭 박막 트랜지스터가 동일한 전류 이동도를 가지므로, 스위칭 박막 트랜지스터의 스위칭 특성과 구동 박막 트랜지스터의 저전류 구동특성을 동시에 만족할 수 없었다. 즉, 고해상도 표시소자의 구동 박막 트랜지스터와 스위칭 박막 트랜지스터를 전류 이동도가 큰 다결정질 실리콘막을 이용하여 제조하는 경우에는 스위칭 박막 트랜지스터의 높은 스위칭 특성은 얻을 수는 있지만, 구동 박막 트랜지스터를 통해 EL소자로 흐르는 전류량이 증가하여 휘도가 지나지게 높아지게 되고, 결국 단위면적당 전류밀도가 높아져서 EL소자의 수명이 감소하게 되는 것이다.
한편, 전류 이동도가 낮은 비정질 실리콘막 등을 이용하여 표시소자의 스위칭 트랜지스터와 구동 트랜지스터를 제조하는 경우에는, 구동 트랜지스터는 전류가 감소되는 방향으로, 스위칭 트랜지스터는 전류가 증가되는 방향으로 박막 트랜지스터를 제조해야 한다.
이러한 문제점을 해결하기 위하여, 구동 트랜지스터를 통해 흐르는 전류량을 제한하는 방법이 제안되었다. 그 방법으로는 구동 트랜지스터의 폭에 대한 길이의 비(W/L)를 감소시켜 채널영역의 저항을 증가시키는 방법, 또는 구동 트랜지스터의 소오스/드레인영역에 저도핑영역을 형성하여 저항을 증가시키는 방법 등이 있었다.
그러나, 길이를 증가시켜 W/L을 감소시키는 방법은 채널영역의 길이가 길어져서 엑시머 레이저 어닐링(ELA: Excimer Laser Annealing)방법 등을 이용하여 결정화할 때 채널영역에 줄무늬가 형성되고, 개구면적이 감소하는 문제점이 있었다. 폭을 감소시켜 W/L을 감소시키는 방법은 포토리소그래피 공정의 디자인 룰에 제약을 받으며, 트랜지스터의 신뢰성을 확보하기 어려운 문제점이 있었다.
또한, 저도핑영역을 형성하여 저항을 증가시키는 방법은 추가의 도핑공정이 수행되어야 하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, TFT의 활성층의 크기를 변경하지 않고, 동일 구동전압을 가한 상태에서도 구동 TFT의 온 커런트를 낮출 수 있는 평판표시장치를 제공하는 데 목적이 있다.
본 발명의 다른 목적은 스위칭 TFT의 높은 특성은 그대로 유지하고, 구동 TFT에 의한 휘도 균일도를 만족시키며, 발광 소자의 수명을 단축시키지 않는 평판표시장치를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 발광 소자와, 적어도 채널 영역을 갖는 반도체 활성층을 구비하고, 상기 발광 소자에 데이터 신호를 전달하기 위한 스위칭 박막 트랜지스터와, 적어도 채널 영역을 갖는 반도체 활성층을 구비하고, 상기 데이터신호에 따라서 상기 발광 소자에 소정의 전류가 흐르도록 상기 발광 소자를 구동하는 구동 박막 트랜지스터를 포함하며, 적어도 상기 스위칭 박막 트랜지스터의 채널 영역과 구동 박막 트랜지스터의 채널 영역은 그 결정립의 형상이 서로 다르게 구비된 것을 특징으로 하는 평판표시장치를 제공한다.
본 발명의 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 형상에 의해 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터의 각 채널 영역의 전류 이동도가 서로 다르게 될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 형상에 의해 상기 스위칭 박막 트랜지스터의 채널 영역의 전류 이동도가 상기 구동 박막 트랜지스터의 채널 영역의 전류 이동도보다 크게 될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 스위칭 박막 트랜지스터의 적어도 채널 영역과 상기 구동 박막 트랜지스터의 적어도 채널 영역은 그 결정립의 크기가 서로 다를 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 크기에 의해 상기 스위칭 박막 트랜지스터의 채널 영역의 전류 이동도가 상기 구동 박막 트랜지스터의 채널 영역의 전류 이동도보다 크게 될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 크기는 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 큰 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립의 크기가 더 크게 되도록 구비될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 스위칭 박막 트랜지스터의 채널 영역의 결정립의 크기가 상기 구동 박막 트랜지스터의 채널 영역의 결정립의 크기보다 클 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 스위칭 박막 트랜지스터의 적어도 채널 영역과 상기 구동 박막 트랜지스터의 적어도 채널 영역은 그 결정립의 모양이 서로 다를 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 모양은 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 낮은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역이 무정형의 결정입계를 갖도록 구비될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 모양은 상기 무정형의 결정입계를 갖는 박막 트랜지스터보다 높은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립이, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상이거나, 사각형상이 되도록 결정될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 모양은 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 높은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립이, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상이 되도록 결정될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 모양은 상기 스트라이프형의 제1결정입계를 갖는 박막 트랜지스터보다 낮은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역이 무정형 또는 그 제1결정입계가 사각형상인 결정입계를 갖도록 결정될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 채널 영역의 결정립의 모양은 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 높은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립이, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 사각형상이 되도록 결정될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 구동 박막 트랜지스터의 적어도 채널 영역의 결정립은 무정형의 결정입계를 가질 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 스위칭 박막 트랜지스터의 적어도 채널 영역의 결정립은, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상이거나, 사각형상인 결정입계를 가질 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 스위칭 박막 트랜지스터의 적어도 채널 영역의 결정립은, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상인 결정입계를 가질 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 구동 박막 트랜지스터의 적어도 채널 영역의 결정립은, 무정형 또는 그 제1결정입계가 사각형상인 결정입계를 가질 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 스위칭 박막 트랜지스터의 적어도 채널 영역의 결정립은, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 사각형상인 결정입계를 가질 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 상기 활성층의 적어도 채널영역은 다결정질 실리콘으로 구비될 수 있고, 상기 다결정질 실리콘은 레이저에 의한 결정화방법에 의해 형성될 수 있다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.
도 1은 본 발명에 따른 평판표시장치 중 그 바람직한 일 실시예에 따른 액티브 매트릭스형 유기 전계 발광 표시장치의 박막 트랜지스터 활성층 구조를 설명하기 위한 평면도이다. 도 1에서 볼 때, 상기 유기 전계 발광 표시장치의 각 화소들은 적색(R), 녹색(G) 및 청색(B)의 부화소들이 종방향(도 1에서 상하방향)으로 반복하여 배치되도록 구비되어 있다. 그러나, 이러한 화소들의 구성은 반드시 이에 한정되는 것은 아니며, 각 색상의 부화소들이 모자이크, 격자상 등 다양한 패턴으로 배열되어 화소를 구성할 수 있으며, 도 1에서 볼 수 있는 풀 칼라 평판표시장치가 아닌 모노 칼라 평판표시장치여도 무방하다.
이러한 유기 전계 발광 표시장치는 복수개의 게이트 라인(51)이 횡방향(도 1에서 좌우방향)으로 배설되고, 복수개의 데이터 라인(52)이 종방향으로 배설되어 있다. 그리고, 구동전압(Vdd)을 공급하기 위한 구동 라인(53)이 역시 종방향으로 배설되어 있다. 이들 게이트 라인(51), 데이터 라인(52) 및 구동 라인(53)은 하나의 부화소를 둘러싸도록 구비된다.
한편, 상기와 같은 구성에 있어서, 적색(R), 녹색(G) 및 청색(B) 화소들의 부화소들은 각각 스위칭 박막 트랜지스터(이하, "스위칭 TFT"라 함)와, 구동 박막 트랜지스터(이하, "구동 TFT"라 함)의 적어도 두 개의 박막 트랜지스터를 구비하는 데, 상기 스위칭 TFT(10)는 게이트 라인(51)의 신호에 따라 발광 소자에 데이터 신호를 전달하여 그 동작을 제어하고, 상기 구동 TFT(20)는 상기 데어터 신호에 따라 상기 발광 소자에 소정의 전류가 흐르도록 상기 발광 소자를 구동한다. 물론 이러한 스위칭 TFT와 구동 TFT 등 박막 트랜지스터의 수와 배치는 디스플레이의 특성 및 구동 방법 등에 따라 다양한 수가 존재할 수 있으며, 그 배치 방법도 다양하게 존재할 수 있음은 물론이다.
이들 스위칭 TFT(10) 및 구동 TFT(20)는 각각 반도체 활성층인 제 1 활성층(11) 및 제 2 활성층(21)을 갖는 데, 이들 활성층들은 비록 도면에 나타내지는 않았지만 각각 후술하는 바와 같은 채널 영역을 갖는다. 상기 채널 영역은 길이방향으로 형성된 제 1 활성층(11) 및 제 2 활성층(21)의 대략 중앙부에 위치한 영역으로, 그 상부를 통해 게이트 전극이 절연되어 형성된 영역에 해당한다.
도 1에서 볼 수 있는 바와 같이, 상기 적(R), 녹(G), 청(B)색의 화소를 이루는 부화소들에서, 상기 스위칭 TFT(10)를 이루는 제 1 활성층(11)들과 상기 구동 TFT(20)를 이루는 제 2 활성층(21)들은 그 결정립의 형상이 서로 다르게 구비되도록 형성될 수 있다. 이들 제 1 활성층(11)과 제 2 활성층(21)은 도 1에서 볼 수 있는 것처럼 적(R), 녹(G), 청(B)색의 화소에 상관없이 모두 공통되게 형성할 수도 있으나, 이와는 달리, 비록 도면으로 나타내지는 않았지만 구동 TFT(20)를 이루는 제 2 활성층(21)들이 각 색상별로 다른 형상을 갖도록 함으로써 화이트 밸런스를 맞출 수 있음은 물론이다.
한편, 본 발명의 바람직한 일 실시예에 따르면, 상기 제 1 활성층(11) 및 제 2 활성층(21)은 다결정질 실리콘 박막에 의해 형성될 수 있다. 그리고, 이러한 다결정질 실리콘 박막으로 형성된 제 1 활성층(11)과 제 2 활성층(21)은 전술한 바와 같이, 그 결정립이 서로 다른 형상을 갖도록 할 수 있다. 도 1에서 볼 수 있는 바와 같은 본 발명의 바람직한 일 실시예에서는, 적어도 상기 제 1 활성층(11)과 상기 제 2 활성층(21)의 결정립의 모양이 서로 다르게 구비되도록 할 수 있는 데, 이 때, 이 제 1 활성층(11) 및 제 2 활성층(21) 중 그 중앙부분인 채널 영역의 결정립이 이렇게 서로 다른 모양을 갖도록 하면 충분하나, 구조 설계의 복잡성으로 인하여 제 1, 2 활성층 전체의 결정립의 모양이 서로 다르게 되도록 하였다.
본 발명의 바람직한 일 실시예에 의하면, 이처럼 스위칭 TFT(10)의 제 1 활성층(11)과, 구동 TFT(20)의 제 2 활성층(21)의 채널 영역의 결정립의 모양이 서로 다르게 되도록 함에 따라 활성층의 크기를 동일하게 하면서도 구동 TFT로부터 발광 소자에 전달되는 전류량을 감소시켜 고해상도를 실현할 수 있다. 이하에서는 이러한 원리를 보다 상세히 설명한다.
전술한 바와 같이, 유기 전계 발광표시장치에 있어서, 고해상도, 특히, 소형 고해상도에 적합한 TFT를 형성하기 위해서는 스위칭 TFT의 온 커런트(on-current)는 높이고, 구동 TFT의 온 커런트는 낮추는 방향으로 해야 한다. 본 발명에서는 이러한 TFT의 온 커런트 조절을 각 TFT의 활성층의 결정립의 형상을 서로 다르게 함으로써 실현되도록 하였다. 즉, 스위칭 TFT의 활성층의 결정립의 형상과 구동 TFT의 활성층의 결정립의 형상을 조절함으로써 스위칭 TFT의 온 커런트는 높이고, 구동 TFT의 온 커런트는 낮추는 것이다.
따라서, 상기와 같은 스위칭 TFT의 활성층의 결정립의 형상과 구동 TFT의 활성층의 결정립의 형상은 각 활성층의 채널 영역의 전류 이동도에 따라 결정될 수 있다. 이는 활성층의 채널 영역에서의 전류 이동도가 크면 온 커런트 크게 되고, 채널 영역에서의 전류 이동도가 작으면 온 커런트가 작게 되기 때문이다. 결국, 전술한 바와 같이, 구동 TFT의 온 커런트를 낮춰 고해상도를 실현하도록 하기 위해서는 구동 TFT의 활성층의 채널 영역에서의 전류 이동도가 스위칭 TFT의 활성층의 채널 영역에서의 전류 이동도에 비해 낮게 되도록 구동 TFT의 활성층의 방향과 스위칭 TFT의 활성층의 방향을 조정해야 하는 것이다.
이러한 전류 이동도의 차이는 활성층을 형성하는 다결정질 실리콘 박막의 결정립 모양에 따라서 변화될 수 있는 데, 즉, 다결정질 실리콘 박막의 결정립 모양에 따라 전술한 바와 같은 이동도 차이의 효과를 얻을 수 있는 것이다.
이는 다시 말해, 스위칭 TFT(10)와 구동 TFT(20)의 제 1 및 제 2 활성층(11)(21)의 결정립의 모양이 각 활성층의 채널 영역의 전류 이동도에 따라서도 결정되도록 하는 것이다. 이는 활성층의 채널 영역에서의 전류 이동도가 크면 TFT의 온 커런트를 높일 수 있고, 채널 영역에서의 전류 이동도가 작으면 TFT의 온 커런트를 낮출 수 있기 때문이다.
따라서, 구동 TFT의 온 커런트를 낮추기 위해 구동 TFT의 제 2 활성층(21)의 채널 영역의 전류 이동도가 스위칭 TFT의 제 1 활성층(11)의 전류 이동도보다 낮게 되도록 각 활성층의 모양을 조절해야 하는 것이다. 이러한 전류 이동도의 차이는 활성층을 형성하는 다결정질 실리콘 박막의 결정 구조에 따라서 변화될 수 있는 데, 즉, 각 활성층이 서로 다른 결정 구조의 다결정질 실리콘 박막에 형성되도록 함으로써 전술한 바와 같은 전류 이동도의 차이의 효과를 얻을 수 있는 것이다.
도 2는 박막 트랜지스터의 활성층을 이루는 다결정질 실리콘 박막의 다양한 결정 구조를 나타낸 것으로, 이러한 다결정질 실리콘 박막은 비정질 실리콘 박막을 공지의 순차 측면 고상화법(SLS: Sequential Lateral Solidification, 이하, "SLS법"이라 함)에 의해 결정화할 수 있다. 상기 SLS법은 실리콘의 결정립(Grain)이 액상과 고상의 경계면에서 그 경계면에 대하여 수직한 방향으로 성장한다는 사실을 이용한 것으로, 마스크를 이용하여 레이저 빔을 투과시켜 비정질 실리콘의 일부를 용융시키고, 이 용융된 실리콘의 부분과 용융되지 않은 실리콘의 부분의 경계로부터 용융된 실리콘의 부분으로 결정성장이 이루어지도록 함으로써 결정화를 이루는 것이다.
도 2에서 볼 수 있는 바와 같은 결정구조는 상기 SLS법을 적용함에 있어서, 각 영역별로 서로 다른 마스크를 사용함으로써 얻을 수 있다.
먼저, 스트라이프상의 제 1 결정구조(61)는 서로 평행한 직선상의 제 1 결정입계(primary grain boundary:61a )가 복수개 형성되어 있고, 이에 대략 수직한 방향으로 제 2 결정입계(secondary grain boundary:61b)가 형성되어 있다. 이러한 제 1 결정구조(61)는 스트라이프 형태의 레이저 빔 투과 영역을 갖는 마스크를 이용하여 스트라이프 형태로 용융시켜 결정화한 것으로, 이 제 1 결정구조(61)에 박막 트랜지스터의 활성층을 형성하면 활성층의 채널영역의 길이방향에 대해 제 1 결정입계(61a)가 이루는 각도에 따라 도 3과 같은 전류 이동도의 차이를 얻을 수 있다. 즉, 활성층의 채널영역의 길이방향에 대해 제 1 결정입계가 수직할 때에 그 전류 이동도가 가장 크게 되고, 서로 평행을 이룰 때에 그 전류 이동도가 가장 작게 된다. 따라서 이러한 제 1 결정구조(61)에 스위칭 TFT의 활성층의 채널 영역을 상기 제 1 결정입계(61a)에 수직하도록 형성하면 높은 전류 이동도를 얻을 수 있게 된다.
이러한 현상은 캐리어의 이동에 대한 저항 성분이 얼마나 많은가로 설명될 수 있다. 활성층의 채널 영역이 제 1 결정입계(61a)와 0°를 이루는 경우에는 활성층의 채널 영역의 길이방향이 제 1 결정입계(61a)에 평행한 관계를 가지지만, 많은 수의 제 2 결정입계(61b)와 대략 수직하게 배치되어 캐리어(carrier)의 이동 시 제 2 결정입계(61b)와 캐리어의 이동 방향이 수직하므로 캐리어의 이동에 대한 저항 성분이 크게 되고, 이에 따라 전류 이동도가 떨어지게 된다.
반대로, 활성층의 채널 영역이 제 1 결정입계(61a)와 90°를 이루는 경우에는 활성층의 채널 영역의 길이방향이 제 1 결정입계(61a)에 수직한 관계를 가지지만, 많은 수의 제 2 결정입계(61b)와 대략 평행하게 배치되어 캐리어(carrier)의 이동 시 제 2 결정입계(61b)와 캐리어의 이동 방향이 평행하므로 캐리어의 이동에 대한 저항 성분이 적어 이동도가 큰 값을 나타낸다.
이러한 이동도의 차이는 온 커런트의 차이로서 나타난다. 즉, 활성층의 채널 영역의 길이방향에 대해 제 1 결정입계가 이루는 각도가 증대됨에 따라 이동도가 커지고, 이에 따라 온 커런트는 증대되는 것이다. 따라서, 상술한 바와 같이, 높은 온 커런트 값을 필요로 하는 스위칭 TFT의 채널 영역을 그 채널 영역의 길이방향에 대해 제 1 결정입계가 이루는 각도가 0°가 되지 않도록, 바람직하게는 90°가 되도록 설계할 수 있는 것이다.
다음으로, 제 2 결정구조(62)는 제 1 결정입계(primary grain boundary:61a)가 대략 사각형상을 띠게 되는 데, 이는 SLS법에서, 스트라이프 형태의 레이저 빔 투과 영역과 도트(dot)형태의 레이저 빔 차폐 영역이 혼합된 마스크를 이용하여 제조할 수 있는 데, 이러한 사각형 결정 구조에 박막 트랜지스터의 활성층을 형성하면, 상기 제 1 결정구조(61)의 것보다 작은 전류 이동도 값을 얻을 수 있다.
제 3 결정구조(63)는 결정립의 크기가 매우 작게 형성된 무정형 결정 모양을 이루도록 한 것으로, 이는 SLS법에서 플러드 래디에이션(flood radiation)방법에 의한 것이다. 이는 마스크없이 레이저 조사에 의해 복수개의 결정핵을 형성한 후 결정성장을 이뤄 미세하고 치밀한 분포의 결정립을 얻는다. 이러한 무정형의 제 3 결정구조(63)에 박막 트랜지스터의 활성층을 형성하면 상술한 결정구조의 경우보다 더욱 작은 전류 이동도 값을 얻을 수 있다.
도 4에는 이러한 제 1 내지 제 3 결정구조에 박막 트랜지스터의 활성층을 형성하였을 경우에 전류 이동도의 비를 나타낸 것이다. 이처럼, 어떠한 결정구조에 박막 트랜지스터의 활성층을 형성하느냐에 따라 전류 이동도가 차이가 나므로, 스위칭 TFT와 구동 TFT를 도 5 내지 도 7과 같이 다양하게 형성할 수 있다.
먼저, 도 5 및 도 6에서 볼 수 있는 바와 같이, 스위칭 TFT의 제 1 활성층(11)을 제 1 결정구조(61)에 형성할 경우에, 구동 TFT의 제 2 활성층(21)을 제 2 결정구조(62) 또는 제 3 결정구조(63)에 형성한다. 이 때, 제 1 결정구조(61)에 형성한 제 1 활성층(11)의 경우, 그 채널 영역(C1)의 길이방향에 대해 제 1 결정구조(61)의 제 1 결정입계(61a)가 수직하게 배치되도록 하여 전류 이동도가 높게 되도록 함이 바람직하다. 이러한 구조에 따르면, 제 1 활성층(11)에 비해 제 2 활성층(21)의 채널 영역(C2)의 전류 이동도가 더 작게 되므로, 구동 TFT의 온 커런트 값을 낮출 수 있다.
또한, 도 7에서 볼 수 있듯이, 스위칭 TFT의 제 1 활성층(11)을 제 2 결정구조(62)에 형성한 경우에는 구동 TFT의 제 2 활성층(21)을 제 3 결정구조(63)에 형성한다. 이 때에도 마찬가지로, 결정구조의 차이에 의한 전류 이동도의 차이가 나게 되고, 제 1 활성층(11)에 비해 제 2 활성층(21)의 채널 영역(C2)의 전류 이동도가 더 작게 되므로, 구동 TFT의 온 커런트 값을 낮출 수 있다.
이러한 TFT 활성층의 결정구조를 달리하는 것은 반드시 상기 사항에 한정된 것은 아니며, 스위칭 TFT와 구동 TFT 중 보다 작은 전류 이동도값을 필요로 하는 TFT의 활성층에 위의 제 3 결정구조를 채용하면, 이보다 큰 전류 이동도값을 필요로 하는 TFT의 활성층에 제 1 결정구조 또는 제 2 결정구조를 채용하고, 스위칭 TFT와 구동 TFT 중 보다 큰 전류 이동도값을 필요로 하는 TFT의 활성층에 위의 제 1 결정구조를 채용하면, 이보다 큰 전류 이동도값을 필요로 하는 TFT의 활성층에 제 2 결정구조 또는 제 3 결정구조를 채용하도록 할 수도 있다.
한편, 상술한 바와 같은 효과는 도 8에서 볼 수 있는 바와 같이, 각 TFT의 활성층의 적어도 채널영역을 형성하는 결정립의 크기가 서로 다르게 함으로써 얻어질 수 있다. 도 5에 따른 본 발명의 바람직한 다른 일 실시예는 엑시머 레이저 어닐링(Excimer Laser Annealing: ELA, 이하, "ELA"라 함)법에 따라 결정화한 것으로, 스위칭 TFT와 구동 TFT 별로 서로 다른 에너지를 조사함으로써 그 결정 크기를 다르게 할 수 있다.
먼저, ELA법에 있어, 조사되는 레이저의 에너지 밀도에 따라 도 9에서 볼 수 있는 바와 같이, 그 결정립의 크기가 서로 다르게 형성된다. 도 9에서는 500Å의 비정질 실리콘 박막을 ELA법에 의해 결정화함에 있어서, 조사되는 레이저의 에너지 밀도에 따른 결정립 크기의 차이를 나타낸 것이다.
도 9에서 볼 때, 영역 Ⅰ은 비교적 낮은 에너지 밀도로 조사해 비정질 실리콘에 부분 용융(Partial melting)이 일어나도록 하는 경우로, 비정질 실리콘의 부분적인 용융으로 그 결정립은 수직방향으로 성장해 작은 크기의 결정립을 형성한다.
영역 Ⅱ는 이보다 높은 에너지 밀도로 조사해 비정질 실리콘에 근사 완전 용융(Near complete melting)이 일어나도록 하는 경우로, 결정성장은 용융되지 않은 소수의 고상 결정핵으로부터 측방으로 성장해 크기가 큰 결정립을 형성한다.
영역 Ⅲ은 가장 높은 에너지 밀도로 조사해 비정질 실리콘에 완전 용융(Complete melting)이 일어나도록 하는 경우로, 과냉(supercooling)에 의해 다수의 결정핵이 발생하도록 하여 이로부터 미세한 결정립의 성장이 이루어지도록 하는 것이다.
따라서, 결정립의 크기는 영역 Ⅱ에 의해 형성한 것이 가장 크고, 다음으로, 영역 Ⅰ 및 영역 Ⅲ의 순으로 작아진다.
이렇게 결정립의 크기가 서로 다르게 형성될 경우, 이에 따른 전류 이동도도 다르게 나타나는 데, 즉, 도 10에서 볼 수 있듯이, 결정립의 크기가 커질수록 전류 이동도가 커져 거의 직선식에 가까운 관계가 됨을 알 수 있다.
이러한 도 9 및 도 10에 의해, 가장 큰 결정립을 형성할 수 있는 영역 Ⅱ에 따라 결정화할 경우 가장 큰 전류 이동도를 얻을 수 있고, 가장 작은 결정립을 형성할 수 있는 영역 Ⅲ에 따라 결정화할 경우 가장 작은 전류 이동도를 얻을 수 있음을 알 수 있다.
이를 도 8에서 볼 수 있는 바와 같은 본 발명의 바람직한 다른 일 실시예에 적용하면, 스위칭 TFT의 제 1 활성층(11)을 보다 큰 결정립을 갖는 제 4 결정구조(64)에 형성하고, 구동 TFT의 제 2 활성층(21)을 보다 작은 결정립을 갖는 제 5 결정구조(65)에 형성하면, 구동 TFT의 제 2 활성층(21)의 채널영역에 작은 전류 이동도값을 얻을 수 있게 되고, 이에 따라 구동 TFT의 온 커런트값을 낮출 수 있게 된다.
따라서, 만일, 스위칭 TFT의 제 1 활성층(11)이 형성된 제 4 결정구조(64)를 도 10의 영역 Ⅱ에서 결정화한 것이라면, 구동 TFT의 제 2 활성층(21)이 형성된 제 5 결정구조(65)는 도 10의 영역 Ⅰ 또는 영역 Ⅲ에서 결정화하고, 만일, 스위칭 TFT의 제 1 활성층(11)이 형성된 제 4 결정구조(64)를 도 10의 영역 Ⅰ에서 결정화한 것이라면, 구동 TFT의 제 2 활성층(21)이 형성된 제 5 결정구조(65)는 도 10의 영역 Ⅲ에서 결정화하는 것이 바람직하다.
이러한 TFT 활성층의 결정구조를 달리하는 것은 전술한 바와 같이, 반드시 상기 사항에 한정된 것은 아니며, 스위칭 TFT와 구동 TFT 중 보다 작은 전류 이동도값을 필요로 하는 TFT의 활성층을 도 10의 영역 Ⅲ에서 결정화하였다면, 이보다 큰 전류 이동도값을 필요로 하는 TFT의 활성층을 영역 Ⅰ 또는 영역 Ⅱ에서 결정화하고, 스위칭 TFT와 구동 TFT 중 보다 큰 전류 이동도값을 필요로 하는 TFT의 활성층을 도 10의 영역Ⅱ에서 결정화하였다면, 이보다 작은 전류 이동도값을 필요로 하는 TFT의 활성층을 영역 Ⅰ 또는 영역 Ⅲ에서 결정화한다.
상기와 같이 스위칭 TFT(10)와 구동 TFT(20)별로 결정크기를 달리 형성하고, 이에 각각 제 1 및 제 2 활성층들(11)(21)을 형성하면, 그 전류 이동도가 서로 차이가 나게 되어 구동 TFT(20)의 온 커런트 값을 떨어뜨려 고해상도를 달성할 수 있다.
한편, 상기한 바와 같은 스위칭 TFT 및 구동 TFT를 갖는 유기 전계 발광 표시장치의 각 부화소(sub-pixel)는 도 11 내지 도 14에서 볼 수 있는 바와 같은 구조를 갖는다.
먼저, 도 11은 도 1의 부화소들 중 어느 한 화소의 부화소에 대한 부분확대 평면도이고, 도 12는 도 11에서 볼 수 있는 부화소에 대한 등가회로도를 도시한 것이다.
도 12를 참조하면, 본 발명의 바람직한 일 실시예에 따른 액티브 매트릭스 유기전계 발광표시장치의 각 부화소는 스위칭용인 스위칭 TFT(10)와, 구동용인 구동 TFT(20)의 2개의 박막 트랜지스터와, 캐패시터(30) 및 하나의 유기 전계 발광 소자(이하, "EL소자"라 함, 40)로 이루어진다. 상기와 같은 박막 트랜지스터 및 캐패시터의 개수는 반드시 이에 한정되는 것은 아니며, 원하는 소자의 설계에 따라 이보다 더 많은 수의 박막 트랜지스터 및 캐패시터를 구비할 수 있음은 물론이다.
상기 스위칭 TFT(10)는 게이트 라인(51)에 인가되는 스캔(Scan) 신호에 구동되어 데이터 라인(52)에 인가되는 데이터(data) 신호를 전달하는 역할을 한다. 상기 구동 TFT(20)는 상기 스위칭 TFT(10)를 통해 전달되는 데이터 신호에 따라서, 즉, 게이트와 소오스 간의 전압차(Vgs)에 의해서 EL소자(40)로 유입되는 전류량을 결정한다. 상기 캐패시터(30)는 상기 스위칭 TFT(10)를 통해 전달되는 데이터 신호를 한 프레임동안 저장하는 역할을 한다.
이러한 회로를 구현하기 위하여, 도 11, 도 13 및 도 14와 같은 구조를 갖는 유기 전계 발광 표시장치를 형성하는 데, 이를 보다 상세히 설명하면 다음과 같다.
도 11, 도 13 및 도 14에서 볼 수 있듯이, 글래스(glass)재의 절연기판(1)에 버퍼층(2)이 형성되어 있고, 이 버퍼층(2) 상부로 스위칭 TFT(10), 구동 TFT(20), 캐패시터(30) 및 EL 소자(40)가 구비된다.
도 11 및 도 13에서 볼 수 있는 바와 같이 상기 스위칭 TFT(10)는 게이트 라인(51)에 접속되어 TFT 온/오프 신호를 인가하는 게이트 전극(13)과, 게이트 전극(13)의 상부에 형성되고 데이터 라인(52)과 접속되어 제 1 활성층(11)에 데이터 신호를 공급하는 소스 전극(14)과, 스위칭 TFT(10)와 캐패시터(30)를 연결시켜 캐패시터(30)에 전원을 공급하는 드레인 전극(15)으로 구성된다. 제 1 활성층(11)과 게이트 전극(13)의 사이에는 게이트 절연막(3)이 구비되어 있다.
충전용 캐패시터(30)는 스위칭 TFT(10)와 구동 TFT(20) 사이에 위치되어 한 프레임 동안 구동 TFT(20)를 구동시키는 데 필요한 구동전압을 저장하는 것으로, 도 11 및 도 13에서 볼 수 있듯이, 스위칭 TFT(10)의 드레인 전극(15)과 접속되는 제 1 전극(31), 제 1 전극(31)의 상부에 제 1 전극(31)과 오버랩되도록 형성되고, 전원 인가선인 구동라인(53)과 전기적으로 연결되는 제 2 전극(32) 및 제 1 전극(31)과 제 2 전극(32)의 사이에 형성되어 유전체로서 사용되는 층간 절연막(4)으로 구비될 수 있다. 물론 이러한 충전용 캐패시터(30)의 구조는 반드시 이에 한정되는 것은 아니며, TFT의 실리콘 박막과 게이트 전극의 도전층이 제 1 및 제 2 전극으로 사용되고, 게이트 절연층이 유전층으로 사용될 수도 있으며, 이 외에도 다양한 방법에 의해 형성 가능하다.
구동 TFT(20)는 도 11 및 도 14에서 볼 수 있듯이, 캐패시터(30)의 제 1 전극(31)과 연결되어 TFT 온/오프 신호를 공급하는 게이트 전극(23)과, 게이트 전극(23)의 상부에 형성되고 구동 라인(53)과 접속되어 제 2 활성층(21)에 구동을 위한 레퍼런스 공통전압을 공급하는 소스 전극(24)과, 구동 TFT(20)와 EL 소자(40)를 연결시켜 EL 소자(40)에 구동 전원을 인가하는 드레인 전극(25)으로 구성된다. 제 2 활성층(21)과 게이트 전극(23)의 사이에는 게이트 절연막(3)이 구비되어 있다. 여기서, 이 구동 TFT(20)의 제 2 활성층(21)의 채널 영역은 상기 스위칭 TFT(10)의 제 1 활성층(11)의 채널 영역의 결정구조와 다른 형상, 즉, 서로 다른 결정 모양 또는 결정 크기를 갖게 된다.
한편, EL 소자(40)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 도 11 및 도 14에서 볼 수 있듯이, 구동 TFT(20)의 드레인 전극(25)에 연결되어 이로부터 플러스 전원을 공급받는 애노우드 전극(41)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 캐소오드 전극(43)과, 이들 애노우드 전극(41) 및 캐소오드 전극(43)의 사이에 배치되어 발광하는 유기 발광막(42)으로 구성된다. 도면에서 미설명부호 5는 SiO2 등으로 이루어진 절연성 패시베이션막이고, 6은 아크릴 등으로 이루어진 절연성 평탄화막이다.
이상 설명한 바와 같은 본 발명의 바람직한 실시예에 따른 유기 전계 발광 표시장치의 층상 구조는 반드시 상술한 바에 한정되는 것은 아니고, 이와 다른 어떠한 구조도 본 발명이 적용될 수 있음은 물론이다.
상술한 바와 같은 구조를 가진 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 표시장치는 다음과 같이 제조될 수 있다.
먼저, 도 13 및 도 14에서 볼 수 있듯이, 글라스(Glass)재의 절연 기판(1) 상에 버퍼층(2)을 형성한다. 상기 버퍼층(2)은 SiO2로 형성할 수 있으며, PECVD법, APCVD법, LPCVD법, ECR법 등에 의해 증착될 수 있다. 그리고, 이 버퍼층(2)은 대략 3000Å 정도로 증착 가능하다.
상기 버퍼층(2)의 상부에는 비정질 실리콘 박막이 증착되는 데, 대략 500Å 정도로 증착시킬 수 있다. 상기와 같은 비정질 실리콘 박막은 다양한 방법에 의해 다결정질 실리콘 박막으로 결정화시킬 수 있다. 이 때, 다결정질 실리콘 박막으로의 결정화는 스위칭 TFT의 형성 위치와 구동 TFT의 형성 위치를 구분하여, 스위칭 TFT가 형성될 영역은 전류 이동도가 크게 되는 결정구조로 결정화하고, 구동 TFT가 형성될 영역은 전류 이동도가 작게 되는 결정구조로 결정화한다. 따라서, 전술한 바와 같이, SLS 결정화법을 사용할 경우에는 도 5 내지 도 7에서 볼 수 있는 바와 같은 결정구조를 갖도록 스위칭 TFT가 형성될 영역과 구동 TFT가 형성될 영역에 결정화하고, ELA 결정화법을 사용할 경우에는 도 8 및 도 9에서 볼 수 있는 바와 같은 결정구조를 갖도록 스위칭 TFT가 형성될 영역과 구동 TFT가 형성될 영역에 결정화한다. 물론, 상기와 같은 결정구조는 이 밖에 다른 방법에 의해서도 가능함은 물론이다.
이렇게 서로 다른 결정구조를 갖도록 한 후에는 그 위로 도 1에서 볼 수 있듯이, 스위칭 TFT(10)의 제 1 활성층(11)과 구동 TFT(20)의 제 2 활성층(21)을 패터닝하여, 제 1 활성층(11)과 제 2 활성층(21)이 서로 다른 형상을 갖도록 한다.
이렇게 활성층의 패터닝을 행한 후에는 그 위로 SiO2 등에 의해 게이트 절연막을 PECVD법, APCVD법, LPCVD법, ECR법 등에 의해 증착하여 형성하고, MoW, Al/Cu 등으로 도전막을 성막한 후 패터닝하여 게이트 전극을 형성한다. 상기 활성층, 게이트 절연막, 게이트 전극은 다양한 순서 및 방법에 의해 패터닝이 가능하다.
활성층, 게이트 절연막, 게이트 전극의 패터닝이 끝난 후에는 그 소스 및 드레인 영역에 N형 또는 P형 불순물을 도핑한다.
이렇게 도핑 공정이 끝난 후에는 도 13 및 도 14에서 볼 수 있듯이, 층간 절연막(4) 및 패시베이션막(5)을 형성한 후 컨택 홀을 통해 소스 전극(14)(24) 및 드레인 전극(15)(25)을 활성층(11)(21)에 접속하고, 평탄화막(6)을 형성한다. 이러한 막 구조는 소자 설계에 따라 다양한 구조를 체용할 수 있음은 물론이다.
한편, 구동 TFT(20)에 접속하는 EL 소자(40)는 다양한 방법에 의해 형성될 수 있는 데, 먼저, ITO에 의해 구동 TFT(20)의 드레인 전극(25)에 접속하는 애노우드 전극(41)을 형성한 후 패터닝하고, 그 위로 유기막(42)을 형성한다. 이 때, 상기 유기막(42)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층, 홀 수송층, 유기 발광층, 전자 수송층, 전자 주입층 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법으로 형성한다.
이렇게 유기막을 형성한 후에는 Al/Ca 등으로 캐소오드 전극(43)을 전면 증착하거나, 패터닝하여 형성할 수 있다. 그리고, 캐소오드 전극(43)의 상부는 글라스 또는 메탈 캡에 의해 밀봉된다.
이상 설명한 것은 본 발명을 유기 전계 발광 표시장치에 적용한 경우이나, 본 발명은 이에 한정되는 것이 아니며, 액정 표시장치나, 무기 전계 발광 표시장치 등 TFT를 이용할 수 있는 어떠한 구조에든 적용될 수 있음은 물론이다.
상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, TFT의 활성층의 크기나, 구동전압을 변경하지 않고 동일 크기의 활성층을 갖고도 구동 TFT로부터 발광 소자로 전달되는 전류량을 감소시키고, 이에 따라 고해상도에 적합한 구조를 얻을 수 있다.
둘째, 다결정질 실리콘의 특성을 활용하여 우수한 스위칭 특성을 갖는 스위칭 TFT를 얻고, 동시에, 고해상도를 실현할 수 있는 구동 TFT를 얻을 수 있다.
셋째, TFT의 결정구조만으로, 휘도의 균일성을 얻을 수 있고, 수명 열화를 방지할 수 있다.
넷째, 구동 TFT의 길이(L)를 증대시킬 필요가 없어 개구율 감소 문제가 없다.
다섯째, 구동 TFT의 폭(W)을 감소시킬 필요가 없어 신뢰성을 향상시킬 수가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 액티브 매트릭스형 유기 전계 발광 표시장치의 박막 트랜지스터 활성층 구조를 설명하기 위한 평면도,
도 2는 박막 트랜지스터의 활성층을 이루는 다결정질 실리콘 박막의 서로 그 모양을 달리하는 결정 구조를 나타내는 평면도,
도 3은 채널 영역의 길이방향에 대한 제 1 결정입계의 각도와 채널 영역에서의 전류 이동도와의 관계를 나타내는 그래프,
도 4는 도 2의 결정구조에 TFT를 형성하였을 경우 각 활성층들의 전류 이동도비를 나타내는 그래프,
도 5는 제 1 결정구조에 제 1 활성층을 형성하고, 제 2 결정구조에 제 2 활성층을 형성한 상태를 나타내는 평면도,
도 6은 제 1 결정구조에 제 1 활성층을 형성하고, 제 3 결정구조에 제 2 활성층을 형성한 상태를 나타내는 평면도,
도 7은 제 2 결정구조에 제 1 활성층을 형성하고, 제 3 결정구조에 제 2 활성층을 형성한 상태를 나타내는 평면도,
도 8은 서로 크기를 달리하는 다결정질 실리콘 박막에 제 1 활성층과, 제 2 활성층을 형성한 상태를 나타내는 평면도,
도 9는 ELA결정화법에 있어, 에너지 밀도와 결정립의 크기와의 관계를 나타내는 그래프,
도 10은 결정립의 크기와 전류 이동도의 관계를 나타내는 그래프,
도 11은 도 1에서 어느 하나의 부화소를 나타내는 부분 확대 평면도,
도 12는 도 11의 단위화소에 대한 등가회로도,
도 13은 도 11의 Ⅳ-Ⅳ에 대한 단면도,
도 14는 도 11의 Ⅴ-Ⅴ에 대한 단면도.

Claims (20)

  1. 화상이 구현되는 복수개의 부화소들을 포함하고,
    상기 각 부화소들은,
    발광 소자;
    적어도 채널 영역을 갖는 반도체 활성층을 구비하고, 상기 발광 소자에 데이터 신호를 전달하기 위한 스위칭 박막 트랜지스터; 및
    적어도 채널 영역을 갖는 반도체 활성층을 구비하고, 상기 데이터신호에 따라서 상기 발광 소자에 소정의 전류가 흐르도록 상기 발광 소자를 구동하는 구동 박막 트랜지스터;를 포함하며,
    적어도 상기 스위칭 박막 트랜지스터의 채널 영역과 구동 박막 트랜지스터의 채널 영역은 그 결정립의 형상이 서로 다르게 구비된 것을 특징으로 하는 평판표시장치.
  2. 제1항에 있어서,
    상기 각 채널 영역의 결정립의 형상에 의해 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터의 각 채널 영역의 전류 이동도가 서로 다르게 되는 것을 특징으로 하는 평판표시장치.
  3. 제2항에 있어서,
    상기 각 채널 영역의 결정립의 형상에 의해 상기 스위칭 박막 트랜지스터의 채널 영역의 전류 이동도가 상기 구동 박막 트랜지스터의 채널 영역의 전류 이동도보다 크게 되는 것을 특징으로 하는 평판표시장치.
  4. 제1항에 있어서,
    상기 스위칭 박막 트랜지스터의 적어도 채널 영역과 상기 구동 박막 트랜지스터의 적어도 채널 영역은 그 결정립의 크기가 서로 다른 것을 특징으로 하는 평판 표시장치.
  5. 제4항에 있어서,
    상기 각 채널 영역의 결정립의 크기에 의해 상기 스위칭 박막 트랜지스터의 채널 영역의 전류 이동도가 상기 구동 박막 트랜지스터의 채널 영역의 전류 이동도보다 크게 되는 것을 특징으로 하는 평판 표시장치.
  6. 제4항에 있어서,
    상기 각 채널 영역의 결정립의 크기는 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 큰 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립의 크기가 더 크게 되도록 구비된 것을 특징으로 하는 평판 표시장치.
  7. 제4항에 있어서,
    상기 스위칭 박막 트랜지스터의 채널 영역의 결정립의 크기가 상기 구동 박막 트랜지스터의 채널 영역의 결정립의 크기보다 큰 것을 특징으로 하는 평판 표시장치.
  8. 제1항에 있어서,
    상기 스위칭 박막 트랜지스터의 적어도 채널 영역과 구동 박막 트랜지스터의 적어도 채널 영역은 그 결정립의 모양이 서로 다른 것을 특징으로 하는 평판 표시장치.
  9. 제8항에 있어서,
    상기 각 채널 영역의 결정립의 모양은 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 낮은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역이 무정형의 결정입계를 갖도록 구비되는 것을 특징으로 하는 평판 표시장치.
  10. 제9항에 있어서,
    상기 각 채널 영역의 결정립의 모양은 상기 무정형의 결정입계를 갖는 박막 트랜지스터보다 높은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립이, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상이거나, 사각형상이 되도록 구비되는 것을 특징으로 하는 평판 표시장치.
  11. 제8항에 있어서,
    상기 각 채널 영역의 결정립의 모양은 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 높은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립이, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상이 되도록 구비되는 것을 특징으로 하는 평판 표시장치.
  12. 제11항에 있어서,
    상기 각 채널 영역의 결정립의 모양은 상기 스트라이프형의 제1결정입계를 갖는 박막 트랜지스터보다 낮은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역이, 무정형 또는 그 제1결정입계가 사각형상인 결정입계를 갖도록 구비되는 것을 특징으로 하는 평판 표시장치.
  13. 제8항에 있어서,
    상기 각 채널 영역의 결정립의 모양은 상기 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 보다 높은 전류 이동도를 필요로 하는 박막 트랜지스터의 적어도 채널 영역의 결정립이, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 사각형상이 되도록 구비된 것을 특징으로 하는 평판 표시장치.
  14. 제8항에 있어서,
    상기 구동 박막 트랜지스터의 적어도 채널 영역의 결정립은 무정형의 결정입계를 갖는 것을 특징으로 하는 평판 표시장치.
  15. 제14항에 있어서,
    상기 스위칭 박막 트랜지스터의 적어도 채널 영역의 결정립은, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상이거나, 사각형상인 결정입계를 갖는 것을 특징으로 하는 평판 표시장치.
  16. 제8항에 있어서,
    상기 스위칭 박막 트랜지스터의 적어도 채널 영역의 결정립은, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 스트라이프 형상인 결정입계를 갖는 것을 특징으로 하는 평판 표시장치.
  17. 제16항에 있어서,
    상기 구동 박막 트랜지스터의 적어도 채널 영역의 결정립은, 무정형 또는 그 제1결정입계가 사각형상인 결정입계를 갖는 것을 특징으로 하는 평판 표시장치.
  18. 제8항에 있어서,
    상기 스위칭 박막 트랜지스터의 적어도 채널 영역의 결정립은, 서로 평행하게 배열된 제1결정입계와, 상기 제 1결정입계의 사이에 상기 제1결정입계에 대략 수직하도록 연장된 제2결정입계를 갖는 것으로, 상기 제1결정입계가 사각형상인 결정입계를 갖는 것을 특징으로 하는 평판 표시장치.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 활성층의 적어도 채널영역은 다결정질 실리콘으로 구비된 것을 특징으로 하는 평판 표시장치.
  20. 제19항에 있어서,
    상기 다결정질 실리콘은 레이저에 의한 결정화방법에 의해 형성된 것을 특징으로 하는 평판 표시장치.
KR10-2003-0020738A 2003-04-02 2003-04-02 박막 트랜지스터를 구비한 평판표시장치 KR100496300B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0020738A KR100496300B1 (ko) 2003-04-02 2003-04-02 박막 트랜지스터를 구비한 평판표시장치
US10/715,424 US6876001B2 (en) 2003-04-02 2003-11-19 Flat panel display with thin film transistor
CNB2003101240593A CN100517423C (zh) 2003-04-02 2003-12-31 具有薄膜晶体管的平板显示器
US10/989,643 US7009207B2 (en) 2003-04-02 2004-11-17 Flat panel display with thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0020738A KR100496300B1 (ko) 2003-04-02 2003-04-02 박막 트랜지스터를 구비한 평판표시장치

Publications (2)

Publication Number Publication Date
KR20040085889A KR20040085889A (ko) 2004-10-08
KR100496300B1 true KR100496300B1 (ko) 2005-06-17

Family

ID=33095608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0020738A KR100496300B1 (ko) 2003-04-02 2003-04-02 박막 트랜지스터를 구비한 평판표시장치

Country Status (3)

Country Link
US (2) US6876001B2 (ko)
KR (1) KR100496300B1 (ko)
CN (1) CN100517423C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496297B1 (ko) * 2003-03-06 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
KR100490552B1 (ko) * 2003-03-13 2005-05-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
TWI285783B (en) * 2004-07-09 2007-08-21 Au Optronics Corp Poly silicon layer structure and forming method thereof
JP4751061B2 (ja) * 2004-12-21 2011-08-17 東芝モバイルディスプレイ株式会社 液晶表示装置
GB0506899D0 (en) 2005-04-05 2005-05-11 Plastic Logic Ltd Multiple conductive layer TFT
KR101219036B1 (ko) * 2005-05-02 2013-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20060121514A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
KR100698692B1 (ko) * 2005-07-20 2007-03-23 삼성에스디아이 주식회사 평판표시장치
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
US20070096646A1 (en) * 2005-10-28 2007-05-03 Van Nice Harold L Electroluminescent displays
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
US7557498B2 (en) * 2006-05-17 2009-07-07 Tpo Displays Corp. System for displaying images including electroluminescent device and method for fabricating the same
TWI317556B (en) * 2006-11-10 2009-11-21 Innolux Display Corp Top emission type oled and method for fabricating same
TWI371223B (en) * 2008-02-20 2012-08-21 Chimei Innolux Corp Organic light emitting display device and fabrications thereof and electronic device
CN104701265A (zh) * 2015-03-27 2015-06-10 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN108604532B (zh) * 2016-01-08 2024-03-29 纽约市哥伦比亚大学理事会 用于点波束结晶的方法和系统
CN108598040B (zh) 2017-03-10 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制造方法、驱动晶体管、显示面板
CN107146855A (zh) * 2017-05-16 2017-09-08 京东方科技集团股份有限公司 Oled基板及其制备方法、显示装置
KR102519086B1 (ko) * 2017-10-25 2023-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN112735272B (zh) 2020-12-30 2022-05-17 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6337232B1 (en) 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2001109399A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
KR100418745B1 (ko) 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법

Also Published As

Publication number Publication date
US7009207B2 (en) 2006-03-07
CN1536542A (zh) 2004-10-13
KR20040085889A (ko) 2004-10-08
CN100517423C (zh) 2009-07-22
US20050087744A1 (en) 2005-04-28
US6876001B2 (en) 2005-04-05
US20040195570A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
KR100496300B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
KR100354643B1 (ko) 박막 트랜지스터 및 표시 장치
US8049220B2 (en) Flat panel display device with polycrystalline silicon thin film transistor
US20060152644A1 (en) Thin film transistor array panel
US20070194326A1 (en) Organic light emitting diode display and method of manufacturing the same
KR100496297B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
US7223504B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US7385223B2 (en) Flat panel display with thin film transistor
KR100490552B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100544117B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100573108B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100563060B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100501314B1 (ko) 평판 표시 장치
KR100592264B1 (ko) 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치
KR20040094058A (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100637252B1 (ko) 유기 발광 표시 장치
KR20050017857A (ko) 박막 트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 15