CN1324665C - 自对准式薄膜晶体管的制造方法 - Google Patents
自对准式薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN1324665C CN1324665C CNB2004100314378A CN200410031437A CN1324665C CN 1324665 C CN1324665 C CN 1324665C CN B2004100314378 A CNB2004100314378 A CN B2004100314378A CN 200410031437 A CN200410031437 A CN 200410031437A CN 1324665 C CN1324665 C CN 1324665C
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- etching
- transparent conductive
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种自对准式薄膜晶体管的制造方法,该方法包括在一基板上镀上一金属层后,利用光刻工艺形成所需的栅极图案,随后依序生长栅极绝缘层、半导体层、欧姆接触层、透明导电层,随后利用负光刻胶利用该栅极金属作为掩模进行背后曝光后,经蚀刻,随后进行一般的多层半导体工艺,即可获得与栅极对准的源极及漏极。依据本发明的方法,可改良因栅漏电容不均所产生的液晶显示器色度不均问题。
Description
技术领域
本发明涉及一种使漏极与源极与栅极自对准式薄膜晶体管的制造方法。
本发明尤其涉及一种利用透明电极与自基板侧(背面)曝光而改良液晶显示器色度不均现象(mura)以使漏极与源极与栅极自对准式薄膜晶体管的制造方法。
背景技术
液晶显示器中的现有薄膜晶体管(TFT)的制备方式,如第1a图所示,一般在一基板1上镀上具有所需图案的金属电极2作为栅极,随后生长栅极绝缘层3后,依序生长一非晶型硅层4、n+硅层5及金属层6,随后在金属层上涂布一层正光刻胶层7后,透过具有所需图案的掩模8曝光随后将正光刻胶层7经曝光区域蚀刻除去,同时相对地蚀刻去除光刻胶下方的金属层6产生通道A而形成一漏极61以及源极62,随后将未曝光部分的光刻胶层7除去,如第1b图所示。随后生长钝化层(passivation layer),即获得薄膜晶体管。这种曝光工艺俗称黄光工艺。
在形成栅极上的漏极及源极时,曝光时若掩模位置未对准,将导致漏极及源极与栅极间的重叠或接触不平均随后将导致栅漏电容(Cgd)不均,此为液晶显示器中发生色度不均(mura)的主因。由于这种薄膜晶体管的尺寸均极小,小如数微米,因此掩模的对准极不易。
为了改良掩模对准问题,US 6,403,407B1揭示一种形成完全自对准的具有改良工艺视窗的TFT的方法,该方法先在基板上镀上金属层并绘图出所需的图案作为栅极,随后在该栅极金属上依序生长第一介电层、半导体层、第二介电层使得这种层对应于金属栅极的部分高于其他部分,并在第二介电层上涂布光刻胶后,利用该金属栅极作为掩模进行背后曝光(自基板侧曝光),使对应金属栅极的未经曝光的正光刻胶留下,其余部分蚀刻除去也同时蚀刻除去未被光刻胶保护的第二介电层部分,从而形成与金属栅极对准的通道绝缘层。随后再于其上生长金属层并涂覆光刻胶,利用通道绝缘层突起造成该通道绝缘层上方的光刻胶较薄的作用并利用具有灰阶的掩模予以曝光,进而蚀刻去除绝缘通道层上方的金属而形成漏极及源极。
该方法所利用的背后曝光仅界定出与金属栅极对准的通道绝缘层。随后所利用的灰阶掩模进行曝光仍有不易对准的问题存在,且曝光过程繁复。
据此仍需要一种可使漏极与源极可与栅极自对准式薄膜晶体管制造方法。
发明内容
本发明提供了一种自对准式薄膜晶体管的制造方法,该方法包括(i)在一基板上形成具有所需图案的第一金属层,该第一金属层作为栅极,(ii)在该第一金属层上依序生长一栅极绝缘层、一半导体层、一欧姆接触层以及一透明导电材料层,(iii)在透明导电材料层上涂覆负光刻胶,利用步骤(i)所形成的该第一金属层作为掩模自背后曝光(自基板侧照光),(iv)使未经曝光部分的负光刻胶经蚀刻去除,同时蚀刻去除对应部分的该透明导电材料层及欧姆接触层,(v)涂布正光刻胶并利用具有所需图案的掩模予以正面曝光,接着蚀刻除去不需要的部分,(vi)生长一第二金属层,再利用正光刻胶及正面曝光并蚀刻而留下所需的该第二金属层,(vii)在该第二金属层上生长一钝化层,即完成本发明的栅极与漏极及源极对准的薄膜晶体管(TFT)。
本发明还提供了一种自对准式薄膜晶体管的制造方法,该方法包括下列步骤:(i)在一基板上形成具有所需图案的第一金属层,该第一金属层作为栅极;(ii)在该第一金属层上依序生长一栅极绝缘层、一半导体层、一欧姆接触层以及一透明导电材料层;(iii)在该透明导电材料层上涂覆一负光刻胶,利用步骤(i)所形成的该第一金属层作为掩模自该基板侧照光予以曝光;(iv)使未经曝光部分的该负光刻胶经蚀刻去除,同时进一步蚀刻去除对应部分的该透明导电材料层,形成对应于该栅极位置的一通道;(v)涂布正光刻胶并利用具有所需图案的掩模自该基板的相反侧予以曝光,接着蚀刻除去基板上该栅极两侧的部分该透明导电材料层、部分该欧姆接触层以及部分该半导体层,形成岛状薄膜晶体管结构;(vi)进一步蚀刻去除对应该通道的该欧姆接触层;(vii)生长一第二金属层,再利用正光刻胶及掩模自基板的相反侧予以曝光后蚀刻去除对应该通道的第二金属层;及(viii)在最后结构的整个表面上生长一钝化层,由此获得该栅极与该漏极及该源极对准的薄膜晶体管(TFT)。
依据本发明,由于在步骤(ii)利用中利用透明导电材料作为漏极与源极的材料,并利用其可透光的特性,当使用负光刻胶(经曝光的部分留下,未曝光的部分可蚀刻去除)并利用该第一金属层(栅极)作为掩模进行背后曝光,随后进行蚀刻可将对应于栅极金属的部分蚀刻去除,而可达到漏极及源极与栅极精确对准的目的,并进而解决传统黄光工艺中因栅漏电容(Cgd)不均导致的色度不均问题。
依据本发明,由于组合背后曝光及利用透明导电材料的手段,而可简化TFT艺并获得漏极及源极与栅极精确对准的TFT,进而可提高TFT生产良率并降低制造成本。
附图说明
第1a及1b图为现有制造薄膜晶体管的一般工艺;
第2图是依据本发明方法的在基材上形成栅极的剖面图;
第3图为本发明方法的在其上形成有栅极的基板上依据生长栅极绝缘层(GI)、半导体层、欧姆接触层以及透明导电材料,最后涂布负光刻胶的TFT多层结构剖面图;其中箭头代表照光方向;
第4图为蚀刻去除透明导电材料及欧姆接触层在半导体层上对应于栅极的部位形成通道A的TFT多层结构的剖面图;
第5图为蚀刻去除栅极外部的半导体层、欧姆接触层及透明导电层而形成岛状TFT后的TFT多层结构剖面图;
第6图为在透明电极对应两侧生长第二金属层产生漏极及源极的TFT多层结构的剖面图;及
第7图为依据本发明方法制得的多层结构的薄膜晶体管剖面图。
具体实施方式
本发明说明书中,有关”背后曝光”或”自基板侧曝光”的术语意指自其上未形成任何图案或材料层的基板侧朝向基板的方向照光。
相反地,本发明中有关”正面曝光”或”自基板相反侧曝光”的术语意指自其上形成有图案或材料层的基板侧朝向基板的方向照光。
本发明的自对准式薄膜晶体管的制造方法将参考下列图式更详细加以说明。
现请参见第2图,其中在基板11上利用光刻形成具有所需图案的金属层12为栅极。其中所用的基板11为透明材料,可使用例如玻璃、石英或塑胶等。而该栅极12可为TFT领域中使用的任何导电金属,例如可使用单一导电金属如铬、钨、铝、铜及其合金以及其他导电材料,亦可为多层金属材料例如Cr/Al、Mo/Al等。本发明中该栅极12不限于第2图中所示的剖面形状(topography),亦可具有渐尖的斜边(Taper)形状。
接着请见第3图,在其上形成有栅极12的基板11上依序生长栅极绝缘层(Gate Insulator,GI)13、半导体层14、欧姆接触层15以及透明导电材料16,最后涂布负光刻胶17。利用背后曝光(自基板11侧照光,光源如第3图箭头所示)后,使负光刻胶17的部分U未经曝光(因栅极12作为掩模而使对应栅极上方部分的负光刻胶未曝光)及负光刻胶17的部分L经曝光,将负光刻胶的部分U予以蚀刻去除并进而蚀刻去除底下的透明导电材料16及欧姆接触层15,而在半导体层14上对应该栅极12的部分产生一通道A,接着去除经曝光的负光刻胶部分L后,如第4图所示。
随后再涂布正光刻胶后利用掩模遮蔽所需部分予以正面曝光(与基板相反侧的方向)蚀刻去除不需要的部分,亦即蚀刻去除栅极外部的导电金属层16、欧姆接触层15以及半导体层14,留下岛状TFT,如第5图所示。
在形成如第5图所示的岛状TFT后,又可视需要进一步蚀刻去除对应该通道的部分厚度的该半导体层14。此步骤为非必须,端视所欲用途而定。
本发明方法中,所用的栅极绝缘层13可为一般用在薄膜晶体管的绝缘材料,例如可使用氮化硅、氧化硅、氧氮化硅、氧化铝、氧化钽、有机材料例如聚酰胺等,或可为高-κ介电材料,例如钡锶钛氧化物(BST)、钡锆钛氧化物(BZT)及五氧化钽等。而欧姆接触层可使用例如n+-硅、p+-硅等,以n+-硅较佳。
本发明方法中,所用的半导体层可使用例如非晶型硅(a-Si、a-Si:H)、多晶硅或其他用以形成晶体管中电流通道的半导体材料。
依据本发明方法,主要利用透明导电材料的透光性而在背后曝光的同时可界定出漏极18a与源极18b间的通道A位置。所用的透明导电材料可为任何透明导电性材料,但一般使用例如铟锡氧化物(ITO)或铟锌氧化物(IZO),其中又以铟锌氧化物(IZO)较佳。
接着如第6图所示,随后在第5图的结构上生长第二金属层18并利用正光刻胶及具所需图案的掩模,自基板的相反侧予以曝光后,蚀刻去除上述通道上方以及该透明导电材料上方的第二金属部分,形成所要的漏极18a与源极18b。最后如第7图所示,再于整个薄膜晶体管上生长一钝化层(passivation layer)19,即完成本发明的自对准式薄膜晶体管(TFT)。
本发明方法中所用的第二金属层可使用与第一金属层相同或不同的材料,且可使用例如前述对第一金属层所列举的材料。
依据本发明的自对准式薄膜晶体管的制造方法,在第4图所示步骤中,掩模使负光刻胶未经曝光部分蚀刻去除并对应地蚀刻去除底下的导电金属层16及欧姆接触层15的步骤中,亦可仅蚀刻去除该导电金属层16但仍保留该欧姆接触层15,在进行第5图所示的形成岛状TFT的步骤后,再蚀刻而去除对应该通道A的该欧姆接触层15并裸露出半导体层14。该欧姆接触层15的蚀刻顺序并无任何限制,只要在涂布钝化层19之前实施即可。
本发明方法中所用的蚀刻方式可为干蚀刻或湿蚀刻,以湿蚀刻较佳。
依据本发明方法所制得的薄膜晶体管主要可用于液晶显示装置。
本发明的自对准式薄膜晶体管的制造方法已通过上述较佳具体例加以详细说明,惟这种较佳具体例仅用以说明本发明,而非用以限制本发明的范围。据此,凡不脱离本发明的精神及范围下所做的各种修正、变化及改变均属本发明的范围。
Claims (12)
1.一种自对准式薄膜晶体管的制造方法,该方法包括下列步骤:
(i)在一基板上形成具有所需图案的第一金属层,该第一金属层作为栅极;
(ii)在该第一金属层上依序生长一栅极绝缘层、一半导体层、一欧姆接触层以及一透明导电材料层;
(iii)在该透明导电材料层上涂覆一负光刻胶,利用步骤(i)所形成的该第一金属层作为掩模自该基板侧照光予以曝光;
(iv)使未经曝光部分的该负光刻胶经蚀刻去除,同时进一步蚀刻去除对应部分的该透明导电材料层及该欧姆接触层,形成对应于该栅极位置的一通道;
(v)涂布正光刻胶并利用具有所需图案的掩模自该基板的相反侧予以曝光,接着蚀刻除去基板上该栅极两侧的部分该透明导电材料层、部分该欧姆接触层以及部分该半导体层,形成岛状薄膜晶体管结构;
(vi)生长一第二金属层,再利用正光刻胶及掩模自基板的相反侧予以曝光后蚀刻去除对应该通道的第二金属层;及
(vii)在最后结构的整个表面上生长一钝化层;
获得该栅极与该漏极及该源极对准的薄膜晶体管。
2.如权利要求1所述的制造方法,其特征在于,还包括在步骤(v)之后,进一步蚀刻去除对应该通道的部分厚度的该半导体层。
3.如权利要求1所述的制造方法,其特征在于,步骤(ii)中的透明导电材料层为铟锡氧化物或铟锌氧化物。
4.如权利要求2所述的制造方法,其特征在于,步骤(ii)中的透明导电材料层为铟锡氧化物或铟锌氧化物。
5.如权利要求1所述的制造方法,其特征在于,该基板为玻璃基板。
6.如权利要求1所述的制造方法,其特征在于,该基板为石英基板。
7.一种自对准式薄膜晶体管的制造方法,该方法包括下列步骤:
(i)在一基板上形成具有所需图案的第一金属层,该第一金属层作为栅极;
(ii)在该第一金属层上依序生长一栅极绝缘层、一半导体层、一欧姆接触层以及一透明导电材料层;
(iii)在该透明导电材料层上涂覆一负光刻胶,利用步骤(i)所形成的该第一金属层作为掩模自该基板侧照光予以曝光;
(iv)使未经曝光部分的该负光刻胶经蚀刻去除,同时进一步蚀刻去除对应部分的该透明导电材料层,形成对应于该栅极位置的一通道;
(v)涂布正光刻胶并利用具有所需图案的掩模自该基板的相反侧予以曝光,接着蚀刻除去基板上该栅极两侧的部分该透明导电材料层、部分该欧姆接触层以及部分该半导体层,形成岛状薄膜晶体管结构;
(vi)进一步蚀刻去除对应该通道的该欧姆接触层;
(vii)生长一第二金属层,再利用正光刻胶及掩模自基板的相反侧予以曝光后蚀刻去除对应该通道的第二金属层;及
(viii)在最后结构的整个表面上生长一钝化层;
获得该栅极与该漏极及该源极对准的薄膜晶体管。
8.如权利要求7所述的制造方法,其特征在于,还包括在步骤(vi)之后,进一步蚀刻去除对应于该通道的部分厚度的该半导体层。
9.如权利要求7所述的制造方法,其特征在于,步骤(ii)中的透明导电材料层为铟锡氧化物或铟锌氧化物。
10.如权利要求8所述的制造方法,其特征在于,步骤(ii)中的透明导电材料层为铟锡氧化物或铟锌氧化物。
11.如权利要求7所述的制造方法,其特征在于,该基板为玻璃基板。
12.如权利要求7所述的制造方法,其特征在于,该基板为石英基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100314378A CN1324665C (zh) | 2004-03-29 | 2004-03-29 | 自对准式薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100314378A CN1324665C (zh) | 2004-03-29 | 2004-03-29 | 自对准式薄膜晶体管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1677626A CN1677626A (zh) | 2005-10-05 |
CN1324665C true CN1324665C (zh) | 2007-07-04 |
Family
ID=35050043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100314378A Expired - Fee Related CN1324665C (zh) | 2004-03-29 | 2004-03-29 | 自对准式薄膜晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1324665C (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI294689B (en) | 2005-09-14 | 2008-03-11 | Ind Tech Res Inst | Method of tft manufacturing and a base-board substrate structure |
CN101202306B (zh) * | 2006-12-15 | 2010-05-26 | 群康科技(深圳)有限公司 | 薄膜晶体管基板的制造方法 |
CN102122620A (zh) * | 2011-01-18 | 2011-07-13 | 北京大学深圳研究生院 | 一种自对准薄膜晶体管的制作方法 |
CN102157565A (zh) * | 2011-01-18 | 2011-08-17 | 北京大学深圳研究生院 | 一种薄膜晶体管的制作方法 |
CN105575893A (zh) * | 2016-01-05 | 2016-05-11 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
CN108878536B (zh) * | 2017-05-10 | 2021-08-17 | 中国科学院苏州纳米技术与纳米仿生研究所 | 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 |
CN107482019A (zh) * | 2017-08-10 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制备方法和液晶面板 |
CN107634034A (zh) * | 2017-09-15 | 2018-01-26 | 惠科股份有限公司 | 主动阵列开关的制造方法 |
CN108321088B (zh) * | 2018-02-05 | 2020-06-16 | 京东方科技集团股份有限公司 | 触控基板的制造方法、触控基板及显示装置 |
CN115000091B (zh) * | 2022-05-31 | 2023-04-25 | 长沙惠科光电有限公司 | 一种显示面板的制备方法及显示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5340758A (en) * | 1990-10-05 | 1994-08-23 | General Electric Company | Device self-alignment by propagation of a reference structure's topography |
US6403408B1 (en) * | 1999-08-24 | 2002-06-11 | U.S. Philips Corporation | Thin-film transistors and method for producing the same |
US6403407B1 (en) * | 2000-06-02 | 2002-06-11 | International Business Machines Corporation | Method of forming fully self-aligned TFT with improved process window |
CN1357786A (zh) * | 2000-12-05 | 2002-07-10 | 国际商业机器公司 | 象素单元及其制作方法 |
CN1388986A (zh) * | 2000-08-26 | 2003-01-01 | 皇家菲利浦电子有限公司 | 底栅薄膜晶体管的制作方法 |
-
2004
- 2004-03-29 CN CNB2004100314378A patent/CN1324665C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5340758A (en) * | 1990-10-05 | 1994-08-23 | General Electric Company | Device self-alignment by propagation of a reference structure's topography |
US6403408B1 (en) * | 1999-08-24 | 2002-06-11 | U.S. Philips Corporation | Thin-film transistors and method for producing the same |
US6403407B1 (en) * | 2000-06-02 | 2002-06-11 | International Business Machines Corporation | Method of forming fully self-aligned TFT with improved process window |
CN1388986A (zh) * | 2000-08-26 | 2003-01-01 | 皇家菲利浦电子有限公司 | 底栅薄膜晶体管的制作方法 |
CN1357786A (zh) * | 2000-12-05 | 2002-07-10 | 国际商业机器公司 | 象素单元及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1677626A (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101908537B (zh) | 用于显示设备的阵列基板及其制造方法 | |
US20130056739A1 (en) | Tft array substrate and manufacturing method thereof | |
CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
EP3327763B1 (en) | Method for manufacturing array substrate, array substrate, and display device | |
US20150102338A1 (en) | Thin film transistor and manufacturing method thereof, and display device | |
CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
CN101556417A (zh) | Ffs型tft-lcd阵列基板结构及其制造方法 | |
CN102842601B (zh) | 一种阵列基板及其制作方法 | |
CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
US7598159B2 (en) | Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same | |
US10340392B2 (en) | Semiconductor device including mark portion and production method for same | |
CN107799466B (zh) | Tft基板及其制作方法 | |
CN102651343A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
CN1324665C (zh) | 自对准式薄膜晶体管的制造方法 | |
US10529750B2 (en) | LTPS array substrate and method for producing the same | |
JP6110412B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
WO2021077674A1 (zh) | 阵列基板的制作方法及阵列基板 | |
WO2021077673A1 (zh) | 阵列基板的制作方法及阵列基板 | |
CN1834790A (zh) | 利用三道掩膜制造液晶显示装置用下基板的方法 | |
US20190051713A1 (en) | Manufacturing method of tft substrate, tft substrate, and oled display panel | |
US10483405B2 (en) | Metal oxide thin-film transistor and manufacturing method for the same | |
WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
US20210366942A1 (en) | Array substrate and manufacturing method thereof | |
CN107275343B (zh) | 底栅型tft基板的制作方法 | |
US11289605B2 (en) | Thin film transistor substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER NAME OR ADDRESS: GUANGHUI ELECTRONIC CO., LTD. |
|
CP03 | Change of name, title or address |
Address after: Hsinchu, Taiwan, China Patentee after: AU Optronics Corporation Address before: Taoyuan County of Taiwan Province Patentee before: Guanghui Electronic Co., Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20210329 |
|
CF01 | Termination of patent right due to non-payment of annual fee |